JPH0481154A - Isdn基本インタフェースレイヤ1のプログラマブル状態遷移回路 - Google Patents
Isdn基本インタフェースレイヤ1のプログラマブル状態遷移回路Info
- Publication number
- JPH0481154A JPH0481154A JP2195243A JP19524390A JPH0481154A JP H0481154 A JPH0481154 A JP H0481154A JP 2195243 A JP2195243 A JP 2195243A JP 19524390 A JP19524390 A JP 19524390A JP H0481154 A JPH0481154 A JP H0481154A
- Authority
- JP
- Japan
- Prior art keywords
- state transition
- layer
- basic interface
- interface layer
- isdn basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 title claims abstract description 56
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ISDN基本インタフェースの通信制御に関
し、特に、レイヤ1の状態遷移制御に関する。
し、特に、レイヤ1の状態遷移制御に関する。
従来の技術
従来のISDN基本インタフェースレイヤ1の状態遷移
回路は、2種類の系統が考えられる。
回路は、2種類の系統が考えられる。
ひとつは、第2図に示すように、受信信号11を入力し
て受信信号種別情報13を出力する受信信号種別検出部
12と、レイヤl状懸遷移制御ディジタル回路14と、
ディジタル回路14の出力する送信信号制御情報15を
入力して送信信号17を出力する送信信号生成部16と
を有している。
て受信信号種別情報13を出力する受信信号種別検出部
12と、レイヤl状懸遷移制御ディジタル回路14と、
ディジタル回路14の出力する送信信号制御情報15を
入力して送信信号17を出力する送信信号生成部16と
を有している。
レイヤ1状態遷移制御ディジタル回路14は、受信信号
種別情報13とディジタル回路14の内部に保持する前
状態遷移番号とディジタル回路14の内部に保持するタ
イマ出力とを元に現在の状態遷移番号を判定し、内部の
保持する状態遷移番号値を更新する。またその状態遷移
番号に応じて内部のタイマ起動を行い、送信信号制御情
報15により送信生成部16を制御し、送信信号17を
出力させる。
種別情報13とディジタル回路14の内部に保持する前
状態遷移番号とディジタル回路14の内部に保持するタ
イマ出力とを元に現在の状態遷移番号を判定し、内部の
保持する状態遷移番号値を更新する。またその状態遷移
番号に応じて内部のタイマ起動を行い、送信信号制御情
報15により送信生成部16を制御し、送信信号17を
出力させる。
従来技術の他のひとつは、第3図に示すように、受信信
号18を入力して受信信号種別情報2oを出力する受信
信号検出部19と、CPO28と、CPU2gの動作す
るプログラムを保持し使用メモリを備えるメモリ部29
と、タイマ27と、CPO28が動作するアドレスバス
・データバス26と、入力ポート24と、出力ポート2
5と、送信信号23を出力する送信信号生成部22とを
有している。
号18を入力して受信信号種別情報2oを出力する受信
信号検出部19と、CPO28と、CPU2gの動作す
るプログラムを保持し使用メモリを備えるメモリ部29
と、タイマ27と、CPO28が動作するアドレスバス
・データバス26と、入力ポート24と、出力ポート2
5と、送信信号23を出力する送信信号生成部22とを
有している。
CPU2gは、メモリ部29内のプログラムに基づき入
力ポート24より受信信号種別情報20を入力し、前状
態遷移番号をメモリ部29がら取り出し、タイマ出力3
0により割り込みを受け、現在の状態遷移番号を判定し
、メモリ部29内に保持する状態遷移番号を更新する。
力ポート24より受信信号種別情報20を入力し、前状
態遷移番号をメモリ部29がら取り出し、タイマ出力3
0により割り込みを受け、現在の状態遷移番号を判定し
、メモリ部29内に保持する状態遷移番号を更新する。
また、その状態遷移番号に基づき出力ポート25を通し
て送信信号生成部22を制御して送信信号23を出力さ
せる。
て送信信号生成部22を制御して送信信号23を出力さ
せる。
発明が解決しようとする課題
これらの従来におけるISDN基本インタフェースレイ
ヤ1の状態遷移回路では、第2図の場合にはしイヤ1状
慧遷移制御ディジタル回路14において回路構成が複雑
な上に規模が比較的大きくなる。
ヤ1の状態遷移回路では、第2図の場合にはしイヤ1状
慧遷移制御ディジタル回路14において回路構成が複雑
な上に規模が比較的大きくなる。
また固定的な構成であるために動作仕様の変更や調整が
困難であった。
困難であった。
第3図の場合には、状態遷移処理においてcPUの処理
遅延を考慮したプログラム設計が必要となるために、I
SDN基本インタフェースのレイヤ1の状態遷移速度に
対応するのが困難であった。
遅延を考慮したプログラム設計が必要となるために、I
SDN基本インタフェースのレイヤ1の状態遷移速度に
対応するのが困難であった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記諸課
題を解決することを可能としたISDN基本インタフェ
ースレイヤ1の新規なプログラマブル状態遷移回路を提
供することにある。
従って本発明の目的は、従来の技術に内在する上記諸課
題を解決することを可能としたISDN基本インタフェ
ースレイヤ1の新規なプログラマブル状態遷移回路を提
供することにある。
課題を解決するための手段
上記目的を達成する為に、本発明に係るISDN基本イ
ンタフェースレイヤ1の状態遷移制御回路は、受信信号
を入力して受信信号種別情報を出力する受信信号種別検
出部と、後記レイヤ1状態遷移制御プログラマブルRO
Mの出力する送信制御信号を入力して送信信号を出力す
る送信信号生成部と、後記レイヤ1状態遷移制御プログ
ラムROMの起動信号により起動させられ第1及び第2
のタイマカウント情報を出力する第1及び第2のタイマ
と、前記第1及び第2のタイマカウント情報と前記受信
信号種別情報と前状態遷移情報を入力し現在の状態遷移
番号を出力しまたその状態遷移番号に基づき送信信号前
記第1、第2のタイマ起動の制御情報を出力するISD
N基本インタフェースレイヤ1状態遷移制御プログラマ
ブルROMとを備えて構成される。
ンタフェースレイヤ1の状態遷移制御回路は、受信信号
を入力して受信信号種別情報を出力する受信信号種別検
出部と、後記レイヤ1状態遷移制御プログラマブルRO
Mの出力する送信制御信号を入力して送信信号を出力す
る送信信号生成部と、後記レイヤ1状態遷移制御プログ
ラムROMの起動信号により起動させられ第1及び第2
のタイマカウント情報を出力する第1及び第2のタイマ
と、前記第1及び第2のタイマカウント情報と前記受信
信号種別情報と前状態遷移情報を入力し現在の状態遷移
番号を出力しまたその状態遷移番号に基づき送信信号前
記第1、第2のタイマ起動の制御情報を出力するISD
N基本インタフェースレイヤ1状態遷移制御プログラマ
ブルROMとを備えて構成される。
実施例
次に本発明をその好ましい一実施例について区画を参照
して具体的に説明する。
して具体的に説明する。
第1図は本発明の一実施例を示すブロック構成図である
。
。
第1図を参照するに、受信信号1はまず受信信号種別検
出部2に入力し、信号種別を判定させられる。信号種別
情報3はレイヤ1状態遷移制御プログラマブルROM
4に入力する。同時に、前回の状態遷移番号を示す前状
態遷移情報1oと、各種タイマのタイマカウント出力3
3.34がレイヤ1状態遷移制御プログラマフルROM
4に入力する。レイヤ1状態遷移制御プログラマブル
ROM 4にはISDN基本インタフェースレイヤ1の
状態遷移に従って動作するデータが格納されている。前
記入力情報からレイヤ1状態制御遷移プログラマブルR
OM 4は、送出すべき送出信号の情報5と、タイマ起
動の必要性のある場合には起動指示信号35.36と、
現在の状態遷移番号32を比刀する。次の状態遷移時の
ために、現在の状態遷移番号32をラッチ31て′保持
しておく。
出部2に入力し、信号種別を判定させられる。信号種別
情報3はレイヤ1状態遷移制御プログラマブルROM
4に入力する。同時に、前回の状態遷移番号を示す前状
態遷移情報1oと、各種タイマのタイマカウント出力3
3.34がレイヤ1状態遷移制御プログラマフルROM
4に入力する。レイヤ1状態遷移制御プログラマブル
ROM 4にはISDN基本インタフェースレイヤ1の
状態遷移に従って動作するデータが格納されている。前
記入力情報からレイヤ1状態制御遷移プログラマブルR
OM 4は、送出すべき送出信号の情報5と、タイマ起
動の必要性のある場合には起動指示信号35.36と、
現在の状態遷移番号32を比刀する。次の状態遷移時の
ために、現在の状態遷移番号32をラッチ31て′保持
しておく。
送信信号生成部6は、レイヤ1状懸遷移制御部プログラ
マブルROM 4の出力する送信信号出力制御情報5に
基づき送信信号7を出力する。タイマ8.9は、レイヤ
1状態遷移制御部プログラマブルROM 4の出力する
起動指示信号35.36に基づきタイマカウントを開始
し、タイマカウント情報33.34を出力する。
マブルROM 4の出力する送信信号出力制御情報5に
基づき送信信号7を出力する。タイマ8.9は、レイヤ
1状態遷移制御部プログラマブルROM 4の出力する
起動指示信号35.36に基づきタイマカウントを開始
し、タイマカウント情報33.34を出力する。
発明の詳細
な説明したように、本発明によれば、ISDN基本イン
タフェースレイヤ1の状態遷移の判定・各種制御動作を
多入力・多出力のプログラマブルROM (消去書込
み可読み出し専用メモリ)により実現したので、処理速
度を第2図で示される従来のディジタル回路による回路
構成と同等にすることができる効果が得られ、ISDN
基本インタフェスレイヤ1の状態遷移にリアルタイムで
対応できる。
タフェースレイヤ1の状態遷移の判定・各種制御動作を
多入力・多出力のプログラマブルROM (消去書込
み可読み出し専用メモリ)により実現したので、処理速
度を第2図で示される従来のディジタル回路による回路
構成と同等にすることができる効果が得られ、ISDN
基本インタフェスレイヤ1の状態遷移にリアルタイムで
対応できる。
また、本発明によれば、回路構成の規模を前記レイヤ1
状態遷移制御をROM 1個で実現することにより十分
小さく簡易にするという効果が得られる6 さらにまた、本発明は、状態遷移の仕様変更や処理動作
の変更に対して前記ROMを書き替えることで柔軟に対
応できるという効果を有する。
状態遷移制御をROM 1個で実現することにより十分
小さく簡易にするという効果が得られる6 さらにまた、本発明は、状態遷移の仕様変更や処理動作
の変更に対して前記ROMを書き替えることで柔軟に対
応できるという効果を有する。
第1図は本発明の一実施例を示すブロック構成図、第2
図と第3図は従来におけるこの種の回路構成例を示すブ
ロック図である。
図と第3図は従来におけるこの種の回路構成例を示すブ
ロック図である。
Claims (2)
- (1)、受信信号の情報種別を検出する受信信号種別検
出部と、各種タイマと、送信信号生成部と、前記受信信
号種別検出部の出力する種別情報と前記各種タイマの出
力と前状態遷移番号を入力して現在の状態遷移番号と前
記送信信号生成部を制御する信号と前記各種タイマを制
御する信号を出力するレイヤ1状態遷移制御プログラマ
ブルROMとを備えることを特徴とするISDN基本イ
ンタフェースレイヤ1のプログラマブル状態遷移回路。 - (2)、前記レイヤ1状態遷移制御プログラマブルRO
Mに、次の状態遷移時のために現在の状態遷移番号を保
持しておくラッチを設けたことを更に特徴とする請求項
(1)に記載のISDN基本インタフェースレイヤ1の
プログラマブル状態遷移回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195243A JPH0481154A (ja) | 1990-07-24 | 1990-07-24 | Isdn基本インタフェースレイヤ1のプログラマブル状態遷移回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2195243A JPH0481154A (ja) | 1990-07-24 | 1990-07-24 | Isdn基本インタフェースレイヤ1のプログラマブル状態遷移回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0481154A true JPH0481154A (ja) | 1992-03-13 |
Family
ID=16337876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2195243A Pending JPH0481154A (ja) | 1990-07-24 | 1990-07-24 | Isdn基本インタフェースレイヤ1のプログラマブル状態遷移回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0481154A (ja) |
-
1990
- 1990-07-24 JP JP2195243A patent/JPH0481154A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898878A (en) | Data processing system having capability to interpolate processing coefficients | |
| JPH06162228A (ja) | データフロープロセッサ装置 | |
| US7051194B2 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
| JPH0481154A (ja) | Isdn基本インタフェースレイヤ1のプログラマブル状態遷移回路 | |
| JP2002278924A (ja) | データの転送制御システム,転送制御方法およびそのプログラム | |
| US4650932A (en) | Key telephone system | |
| JPH0816220A (ja) | プログラマブルシーケンスコントローラ | |
| JP2890660B2 (ja) | ビット選択形出力ポート及び出力装置 | |
| JPH06100997B2 (ja) | データ伝送用回路装置 | |
| JPH01145730A (ja) | データ行先き制御方式 | |
| JP2897774B2 (ja) | 出力セレクト回路 | |
| EP0353307A1 (en) | System for controlling pc apparatus | |
| JP3708560B2 (ja) | データフロー型情報処理装置 | |
| JPH06291768A (ja) | 信号伝送制御装置 | |
| JPS6227830A (ja) | 割込み制御方式 | |
| JPH09284095A (ja) | ディジタルフィルタlsi | |
| JPS62260414A (ja) | 信号処理プロセツサ | |
| JPH05276177A (ja) | ローカルエリアネットワークシステム | |
| KR910012888A (ko) | 자기동조제어기의 시스템 제어방법 | |
| JPS60251457A (ja) | 情報処理装置 | |
| JPH06290044A (ja) | 順序制御回路 | |
| JPS62105252A (ja) | 異常検出回路 | |
| JPH02138652A (ja) | アドレス設定方式 | |
| JPH0962421A (ja) | ポートの状態切換回路 | |
| JPH0417188A (ja) | スタックメモリ制御方式 |