JPH09284095A - ディジタルフィルタｌｓｉ - Google Patents
ディジタルフィルタｌｓｉInfo
- Publication number
- JPH09284095A JPH09284095A JP8660096A JP8660096A JPH09284095A JP H09284095 A JPH09284095 A JP H09284095A JP 8660096 A JP8660096 A JP 8660096A JP 8660096 A JP8660096 A JP 8660096A JP H09284095 A JPH09284095 A JP H09284095A
- Authority
- JP
- Japan
- Prior art keywords
- digital filter
- master
- lsi
- coefficient
- coefficient data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 １システムにおいて複数個のディジタルフィ
ルタＬＳＩを使用する場合、同じ係数データ又は異なる
係数データを単一のＲＯＭから設定することを可能とす
る。 【解決手段】 マスタ／スレーブの設定機能及び係数デ
ータ取り込み機能をディジタルフィルタＬＳＩ自身に設
けることにより、外部回路にマイクロコンピュータ等の
書き込み制御回路を必要とせず、回路規模の縮小を図
り、係数データを係数ＲＯＭから自律的に設定すること
を可能にする。
ルタＬＳＩを使用する場合、同じ係数データ又は異なる
係数データを単一のＲＯＭから設定することを可能とす
る。 【解決手段】 マスタ／スレーブの設定機能及び係数デ
ータ取り込み機能をディジタルフィルタＬＳＩ自身に設
けることにより、外部回路にマイクロコンピュータ等の
書き込み制御回路を必要とせず、回路規模の縮小を図
り、係数データを係数ＲＯＭから自律的に設定すること
を可能にする。
Description
【０００１】
【発明の属する技術分野】本発明はディジタルフィルタ
ＬＳＩにかかり、特にフィルタ特性を決定する演算用係
数データを外部から設定可能なディジタルフィルタＬＳ
Ｉに関するものである。
ＬＳＩにかかり、特にフィルタ特性を決定する演算用係
数データを外部から設定可能なディジタルフィルタＬＳ
Ｉに関するものである。
【０００２】
【従来の技術】従来からディジタルフィルタはＬＳＩ化
されてきており、フィルタの特性を決定する演算用係数
データを外部から設定出来るように様々な工夫が行われ
ている。
されてきており、フィルタの特性を決定する演算用係数
データを外部から設定出来るように様々な工夫が行われ
ている。
【０００３】この中で、外部からの設定には回路の複雑
さに程度の差があるものの、書き込み制御回路を付加す
ることが必要である。
さに程度の差があるものの、書き込み制御回路を付加す
ることが必要である。
【０００４】更に、フィルタの特性が互いに異なる複数
のディジタルフィルタが必要とされるシステムの場合、
それぞれのディジタルフィルタＬＳＩに書き込み制御回
路、又は演算用係数データＲＯＭが必要となる。
のディジタルフィルタが必要とされるシステムの場合、
それぞれのディジタルフィルタＬＳＩに書き込み制御回
路、又は演算用係数データＲＯＭが必要となる。
【０００５】これらの、必要性から演算用係数データの
外部からの設定方法には、様々な工夫が行われている。
外部からの設定方法には、様々な工夫が行われている。
【０００６】この中で本発明に近い代表的な例として、
特公平２ー４２８１１号公報に開示されているように、
コントローラを用いて係数メモリから係数レジスタへ係
数データをロードする方法が存在する。この方法では、
コントローラ部への指示が他の回路によって（たとえば
マイクロコンピュータ等）行われる必要がある。
特公平２ー４２８１１号公報に開示されているように、
コントローラを用いて係数メモリから係数レジスタへ係
数データをロードする方法が存在する。この方法では、
コントローラ部への指示が他の回路によって（たとえば
マイクロコンピュータ等）行われる必要がある。
【０００７】本発明は、外部回路にマイクロコンピュー
タ等の書き込み制御回路を必要とせず、複数のディジタ
ルフィルタに対する係数データの設定を、一つの係数Ｒ
ＯＭから自律的に行うことが可能なディジタルフィルタ
ＬＳＩを提供するものであり、上記従来技術とは相違し
ている。
タ等の書き込み制御回路を必要とせず、複数のディジタ
ルフィルタに対する係数データの設定を、一つの係数Ｒ
ＯＭから自律的に行うことが可能なディジタルフィルタ
ＬＳＩを提供するものであり、上記従来技術とは相違し
ている。
【０００８】
【発明が解決しようとする課題】従来からディジタルフ
ィルタはＬＳＩ化されてきており、フィルタの特性を決
定する演算用係数データを外部から設定出来るよう様々
な工夫が行われ、この中で、外部からの設定には回路の
複雑さに程度の差があるものの、書き込み制御回路を付
加する必要があるという問題点があった。
ィルタはＬＳＩ化されてきており、フィルタの特性を決
定する演算用係数データを外部から設定出来るよう様々
な工夫が行われ、この中で、外部からの設定には回路の
複雑さに程度の差があるものの、書き込み制御回路を付
加する必要があるという問題点があった。
【０００９】更に、フィルタの特性が互いに異なる複数
のディジタルフィルタが必要とされるシステムの場合、
それぞれのディジタルフィルタＬＳＩに書き込み制御回
路、又は演算用係数データＲＯＭが必要となり、付加回
路および演算用係数データＲＯＭにより回路規模が大き
くなるという問題点があった。
のディジタルフィルタが必要とされるシステムの場合、
それぞれのディジタルフィルタＬＳＩに書き込み制御回
路、又は演算用係数データＲＯＭが必要となり、付加回
路および演算用係数データＲＯＭにより回路規模が大き
くなるという問題点があった。
【００１０】本発明の目的は、上記した従来技術の問題
点を解決する事にあり、特に１システムにおいて複数個
のディジタルフィルタＬＳＩを使用する場合、上記ディ
ジタルフィルタＬＳＩにマスタ／スレーブの設定が可能
でかつ係数データの取り込み可能とする回路を設けるこ
とにより、回路規模が小さくてすみ、かつ同じ係数デー
タまたは異なる係数データを一つの係数ＲＯＭから複数
個のディジタルフィルタＬＳＩに設定可能としたディジ
タルフィルタＬＳＩを提供する事に有る。
点を解決する事にあり、特に１システムにおいて複数個
のディジタルフィルタＬＳＩを使用する場合、上記ディ
ジタルフィルタＬＳＩにマスタ／スレーブの設定が可能
でかつ係数データの取り込み可能とする回路を設けるこ
とにより、回路規模が小さくてすみ、かつ同じ係数デー
タまたは異なる係数データを一つの係数ＲＯＭから複数
個のディジタルフィルタＬＳＩに設定可能としたディジ
タルフィルタＬＳＩを提供する事に有る。
【００１１】
【課題を解決するための手段】本発明の第１のディジタ
ルフィルタＬＳＩは、入力データをラッチする入力デー
タラッチ部と、外部に存在する係数ＲＯＭから読み出さ
れ、フィルタの特性を決定する係数データを受信する係
数データ受信部と、入力データラッチ部から出力される
入力データと上記係数データとを受けてフィルタ演算を
行うフィルタ演算部とを含んで成るディジタルフィルタ
ＬＳＩを複数個用い、１つをマスタディジタルフィルタ
ＬＳＩとして用い、他をスレーブディジタルフィルタＬ
ＳＩとして用いるディジタルフィルタＬＳＩシステムの
ディジタルフィルタＬＳＩに適用されるものであり、次
の特徴を有している。
ルフィルタＬＳＩは、入力データをラッチする入力デー
タラッチ部と、外部に存在する係数ＲＯＭから読み出さ
れ、フィルタの特性を決定する係数データを受信する係
数データ受信部と、入力データラッチ部から出力される
入力データと上記係数データとを受けてフィルタ演算を
行うフィルタ演算部とを含んで成るディジタルフィルタ
ＬＳＩを複数個用い、１つをマスタディジタルフィルタ
ＬＳＩとして用い、他をスレーブディジタルフィルタＬ
ＳＩとして用いるディジタルフィルタＬＳＩシステムの
ディジタルフィルタＬＳＩに適用されるものであり、次
の特徴を有している。
【００１２】すなわち、上記係数ＲＯＭは単一であり、
上記デジタルフィルタＬＳＩの係数データ受信部は、シ
ステムクロックを分周してマスタライトクロックとマス
タアドレスを形成し、当該ディジタルフィルタＬＳＩを
マスタディジタルフィルタＬＳＩとして用いる場合に限
って、上記係数ＲＯＭから係数データを読み出すため、
上記マスタライトクロックとマスタアドレスを係数ＲＯ
Ｍ制御信号として係数ＲＯＭへ出力するカウンタ部と、
ディジタルフィルタＬＳＩをマスタディジタルフィルタ
ＬＳＩとして用いるか、スレーブディジタルフィルタＬ
ＳＩとして用いるかを設定するモード切り換え信号を受
け、マスタディジタルフィルタＬＳＩとして用いる場合
には、上記カウンタ部から出力されるマスタアドレスを
選択出力し、スレーブディジタルフィルタＬＳＩとして
用いる場合には、マスタディジタルフィルタＬＳＩから
出力されるマスタアドレスを選択出力する第１のセレク
タと、ディジタルフィルタＬＳＩをマスタディジタルフ
ィルタＬＳＩとして用いるかスレーブディジタルフィル
タＬＳＩとして用いるかを設定するモード切り換え信号
を受け、マスタディジタルフィルタＬＳＩとして用いる
場合には、上記カウンタ部から出力されるマスタライト
クロックを選択出力し、スレーブディジタルフィルタＬ
ＳＩとして用いる場合には、マスタディジタルフィルタ
ＬＳＩから出力されるマスタライトクロックを選択出力
する第２のセレクタと、第１のセレクタから出力される
マスタアドレスと第２のセレクタから出力されるマスタ
ライトクロックとを受けて、該マスタライトクロックの
タイミングで該マスタアドレスに上記係数ＲＯＭから出
力される係数データを保持するレジスタとから成ること
を特徴としている。
上記デジタルフィルタＬＳＩの係数データ受信部は、シ
ステムクロックを分周してマスタライトクロックとマス
タアドレスを形成し、当該ディジタルフィルタＬＳＩを
マスタディジタルフィルタＬＳＩとして用いる場合に限
って、上記係数ＲＯＭから係数データを読み出すため、
上記マスタライトクロックとマスタアドレスを係数ＲＯ
Ｍ制御信号として係数ＲＯＭへ出力するカウンタ部と、
ディジタルフィルタＬＳＩをマスタディジタルフィルタ
ＬＳＩとして用いるか、スレーブディジタルフィルタＬ
ＳＩとして用いるかを設定するモード切り換え信号を受
け、マスタディジタルフィルタＬＳＩとして用いる場合
には、上記カウンタ部から出力されるマスタアドレスを
選択出力し、スレーブディジタルフィルタＬＳＩとして
用いる場合には、マスタディジタルフィルタＬＳＩから
出力されるマスタアドレスを選択出力する第１のセレク
タと、ディジタルフィルタＬＳＩをマスタディジタルフ
ィルタＬＳＩとして用いるかスレーブディジタルフィル
タＬＳＩとして用いるかを設定するモード切り換え信号
を受け、マスタディジタルフィルタＬＳＩとして用いる
場合には、上記カウンタ部から出力されるマスタライト
クロックを選択出力し、スレーブディジタルフィルタＬ
ＳＩとして用いる場合には、マスタディジタルフィルタ
ＬＳＩから出力されるマスタライトクロックを選択出力
する第２のセレクタと、第１のセレクタから出力される
マスタアドレスと第２のセレクタから出力されるマスタ
ライトクロックとを受けて、該マスタライトクロックの
タイミングで該マスタアドレスに上記係数ＲＯＭから出
力される係数データを保持するレジスタとから成ること
を特徴としている。
【００１３】また、本発明の第２のディジタルフィルタ
ＬＳＩは、各ディジタルフィルタＬＳＩの係数データ受
信部におけるレジスタが、各々同一の係数データを格納
することを特徴としている。
ＬＳＩは、各ディジタルフィルタＬＳＩの係数データ受
信部におけるレジスタが、各々同一の係数データを格納
することを特徴としている。
【００１４】また、本発明の第３のディジタルフィルタ
ＬＳＩは、上記係数ＲＯＭ制御信号を各ディジタルフィ
ルタＬＳＩ毎に加工して相異なる信号にすることによ
り、各ディジタルフィルタＬＳＩの係数データ受信部に
おけるレジスタが、各々相異なる係数データを格納する
ことを特徴としている。
ＬＳＩは、上記係数ＲＯＭ制御信号を各ディジタルフィ
ルタＬＳＩ毎に加工して相異なる信号にすることによ
り、各ディジタルフィルタＬＳＩの係数データ受信部に
おけるレジスタが、各々相異なる係数データを格納する
ことを特徴としている。
【００１５】従来技術では、ディジタルフィルタＬＳＩ
の動作に先立ち、演算用の係数データを外部から設定す
る必要があるが、本発明では、ディジタルフィルタＬＳ
Ｉにマスタ／スレーブの切り替えの機能をもたせ、更に
係数データ取り込み機能を持たせることにより、係数デ
ータ取り込みの自律化を可能にし、容易にディジタルフ
ィルタＬＳＩのフィルタの特性を設定することが可能と
なる。
の動作に先立ち、演算用の係数データを外部から設定す
る必要があるが、本発明では、ディジタルフィルタＬＳ
Ｉにマスタ／スレーブの切り替えの機能をもたせ、更に
係数データ取り込み機能を持たせることにより、係数デ
ータ取り込みの自律化を可能にし、容易にディジタルフ
ィルタＬＳＩのフィルタの特性を設定することが可能と
なる。
【００１６】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて詳細に説明する。
いて詳細に説明する。
【００１７】図１は、本発明で用いられるディジタルフ
ィルタＬＳＩの概要を示すブロック図である。図示する
ように、このディジタルフィルタは、入力データラッチ
部１とフィルタ演算部２と係数データ受信部３とから構
成されている。
ィルタＬＳＩの概要を示すブロック図である。図示する
ように、このディジタルフィルタは、入力データラッチ
部１とフィルタ演算部２と係数データ受信部３とから構
成されている。
【００１８】図１に示すように、入力データは入力デー
タラッチ部１に一時保持された後、フィルタ演算部２へ
供給される。一方、係数データはディジタルフィルタＬ
ＳＩの初期設定時に係数データ受信部３に保持される。
フィルタ演算部２は、入力データラッチ部１に保持され
ている入力データと係数データ受信部３に保持されてい
る演算用の係数データとを用いてフィルタ演算を行い、
その演算結果を出力データとして出力する。
タラッチ部１に一時保持された後、フィルタ演算部２へ
供給される。一方、係数データはディジタルフィルタＬ
ＳＩの初期設定時に係数データ受信部３に保持される。
フィルタ演算部２は、入力データラッチ部１に保持され
ている入力データと係数データ受信部３に保持されてい
る演算用の係数データとを用いてフィルタ演算を行い、
その演算結果を出力データとして出力する。
【００１９】さらに、係数データ受信部３は、図１に示
すように、係数データを外部にある係数ＲＯＭ（図示せ
ず）から取り込むための係数ＲＯＭ制御信号を作成して
出力する。なお、上記係数ＲＯＭ制御信号はディジタル
フィルタＬＳＩをマスタディジタルフィルタとして用い
る時に限って出力とされるものであり、ディジタルフィ
ルタＬＳＩをスレーブディジタルフィルタとして用いる
場合には必要がないため、出力しないように構成しても
良い。この場合、後述するマスタ／スレーブのモード切
り換え信号により、スレーブとして用いるときには、ゲ
ート回路を閉じて、係数ＲＯＭ制御信号を遮断するよう
に構成すれば良い。
すように、係数データを外部にある係数ＲＯＭ（図示せ
ず）から取り込むための係数ＲＯＭ制御信号を作成して
出力する。なお、上記係数ＲＯＭ制御信号はディジタル
フィルタＬＳＩをマスタディジタルフィルタとして用い
る時に限って出力とされるものであり、ディジタルフィ
ルタＬＳＩをスレーブディジタルフィルタとして用いる
場合には必要がないため、出力しないように構成しても
良い。この場合、後述するマスタ／スレーブのモード切
り換え信号により、スレーブとして用いるときには、ゲ
ート回路を閉じて、係数ＲＯＭ制御信号を遮断するよう
に構成すれば良い。
【００２０】また、係数データ受信部３には、図示する
ように、マスタディジタルフィルタから出力される上記
係数ＲＯＭ制御信号が入力されている。これは、ディジ
タルフィルタをスレーブディジタルフィルタとして用い
る場合に限って、マスタディジタルフィルタから入力さ
れるものであり、ディジタルフィルタをスレーブディジ
タルフィルタとして用いる場合には、入力されない。
ように、マスタディジタルフィルタから出力される上記
係数ＲＯＭ制御信号が入力されている。これは、ディジ
タルフィルタをスレーブディジタルフィルタとして用い
る場合に限って、マスタディジタルフィルタから入力さ
れるものであり、ディジタルフィルタをスレーブディジ
タルフィルタとして用いる場合には、入力されない。
【００２１】図２は、本発明に係るディジタルフィルタ
ＬＳＩのマスタ／スレーブ接続の概要を示すブロック図
である。図中、７はマスタディジタルフィルタＬＳＩ、
８はスレーブディジタルフィルタＬＳＩ、９は係数ＲＯ
Ｍを示している。
ＬＳＩのマスタ／スレーブ接続の概要を示すブロック図
である。図中、７はマスタディジタルフィルタＬＳＩ、
８はスレーブディジタルフィルタＬＳＩ、９は係数ＲＯ
Ｍを示している。
【００２２】まず、入力データＡと入力データＢに対し
て同じ特性のフィルタを通して出力データＡと出力デー
タＢを得る場合、本発明のディジタルフィルタＬＳＩを
２つもってきて、１つをマスタディジタルフィルタＬＳ
Ｉ７、もう１つをスレーブディジタルフィルタＬＳＩ８
として使用する。フィルタの特性を決定するための係数
データは、１つの係数ＲＯＭ９に格納されているので、
このデータを２つのディジタルフィルタＬＳＩ７，８に
取り込む必要がある。マスタディジタルフィルタＬＳＩ
７は、係数ＲＯＭ制御信号を係数ＲＯＭ９に対して出力
して、係数ＲＯＭ９から出力される係数データを取込
む。また、スレーブディジタルフィルタＬＳＩ８は、係
数ＲＯＭ９からのデータをマスタ係数ＲＯＭ９と同期し
て取り込むため、マスタディジタルフィルタＬＳＩ７か
ら係数ＲＯＭ制御信号を受信する。スレーブディジタル
フィルタＬＳＩ８は、マスタディジタルフィルタＬＳＩ
７から係数ＲＯＭ制御信号をもらうことにより、係数Ｒ
ＯＭ９からの係数データをマスタディジタルフィルタ７
と同様に取り込むことができる。
て同じ特性のフィルタを通して出力データＡと出力デー
タＢを得る場合、本発明のディジタルフィルタＬＳＩを
２つもってきて、１つをマスタディジタルフィルタＬＳ
Ｉ７、もう１つをスレーブディジタルフィルタＬＳＩ８
として使用する。フィルタの特性を決定するための係数
データは、１つの係数ＲＯＭ９に格納されているので、
このデータを２つのディジタルフィルタＬＳＩ７，８に
取り込む必要がある。マスタディジタルフィルタＬＳＩ
７は、係数ＲＯＭ制御信号を係数ＲＯＭ９に対して出力
して、係数ＲＯＭ９から出力される係数データを取込
む。また、スレーブディジタルフィルタＬＳＩ８は、係
数ＲＯＭ９からのデータをマスタ係数ＲＯＭ９と同期し
て取り込むため、マスタディジタルフィルタＬＳＩ７か
ら係数ＲＯＭ制御信号を受信する。スレーブディジタル
フィルタＬＳＩ８は、マスタディジタルフィルタＬＳＩ
７から係数ＲＯＭ制御信号をもらうことにより、係数Ｒ
ＯＭ９からの係数データをマスタディジタルフィルタ７
と同様に取り込むことができる。
【００２３】図３は、図１に示したディジタルフィルタ
ＬＳＩの係数データ受信部３の概要を示すブロック図で
ある。図示するように、係数データ受信部３は、カウン
タ部４とセレクタ部５ａ，５ｂとレジスタ部６とから構
成されている。
ＬＳＩの係数データ受信部３の概要を示すブロック図で
ある。図示するように、係数データ受信部３は、カウン
タ部４とセレクタ部５ａ，５ｂとレジスタ部６とから構
成されている。
【００２４】まず最初に、ディジタルフィルタＬＳＩが
マスタとして機能するときの係数データ受信部３の働き
（係数データの取り込み）について説明する。このと
き、セレクタ５ａ，５ｂに入力されるモード切り換え信
号により、セレクタ５ａ，５ｂは各々端子Ａに入力され
る信号を端子Ｙから出力するようにセットされる。
マスタとして機能するときの係数データ受信部３の働き
（係数データの取り込み）について説明する。このと
き、セレクタ５ａ，５ｂに入力されるモード切り換え信
号により、セレクタ５ａ，５ｂは各々端子Ａに入力され
る信号を端子Ｙから出力するようにセットされる。
【００２５】図３において、カウンタ部４は入力される
クロック（本システムで用いられているシステムクロッ
ク）を分周することにより、マスタライトクロック（Ｑ
１）とマスタアドレス（Ｑ２〜Ｑｎ）を作成して出力す
る。このマスタライトクロックとマスタアドレスは、図
１に示す係数ＲＯＭ制御信号であり、係数ＲＯＭ（図２
参照）に入力され、係数ＲＯＭから係数データを読み出
すために用いられる。
クロック（本システムで用いられているシステムクロッ
ク）を分周することにより、マスタライトクロック（Ｑ
１）とマスタアドレス（Ｑ２〜Ｑｎ）を作成して出力す
る。このマスタライトクロックとマスタアドレスは、図
１に示す係数ＲＯＭ制御信号であり、係数ＲＯＭ（図２
参照）に入力され、係数ＲＯＭから係数データを読み出
すために用いられる。
【００２６】レジスタ部６は、図示するように、係数Ｒ
ＯＭから読み出される係数データを一時保持して、演算
用の係数データとしてフィルタ演算部２（図１参照）へ
出力するものである。また、前記したように、セレクタ
５ａ，５ｂが各々端子Ａに入力される信号を出力するよ
うにセットされているため、レジスタ部６のアドレス信
号としてカウンタ部４から出力されるマスタアドレスが
入力され、レジスタ部６のライトクロックとしてカウン
タ部４から出力されるマスタライトクロックが入力され
る。これによって、レジスタ部６は、係数ＲＯＭから読
み出される係数データを保持する。
ＯＭから読み出される係数データを一時保持して、演算
用の係数データとしてフィルタ演算部２（図１参照）へ
出力するものである。また、前記したように、セレクタ
５ａ，５ｂが各々端子Ａに入力される信号を出力するよ
うにセットされているため、レジスタ部６のアドレス信
号としてカウンタ部４から出力されるマスタアドレスが
入力され、レジスタ部６のライトクロックとしてカウン
タ部４から出力されるマスタライトクロックが入力され
る。これによって、レジスタ部６は、係数ＲＯＭから読
み出される係数データを保持する。
【００２７】レジスタ部６は、カウンタ部４からアドレ
ス信号とライトクロックをもらっており、かつ係数ＲＯ
Ｍに係数ＲＯＭ制御信号として上記アドレス信号とライ
トクロックを出力している。したがって、レジスタ部６
は、自分がアクセスしている係数ＲＯＭからのデータを
マスタディジタルフィルタＬＳＩ内部の信号に同期して
取り込むことができる。
ス信号とライトクロックをもらっており、かつ係数ＲＯ
Ｍに係数ＲＯＭ制御信号として上記アドレス信号とライ
トクロックを出力している。したがって、レジスタ部６
は、自分がアクセスしている係数ＲＯＭからのデータを
マスタディジタルフィルタＬＳＩ内部の信号に同期して
取り込むことができる。
【００２８】次に、ディジタルフィルタＬＳＩがスレー
ブとして機能するときの係数データ受信部３の働き（係
数データの取り込み）について説明する。このとき、セ
レクタ５ａ，５ｂに入力されるモード切り換え信号によ
り、セレクタ５ａ，５ｂは各々端子Ｂに入力される信号
を端子Ｙから出力するようにセットされる。
ブとして機能するときの係数データ受信部３の働き（係
数データの取り込み）について説明する。このとき、セ
レクタ５ａ，５ｂに入力されるモード切り換え信号によ
り、セレクタ５ａ，５ｂは各々端子Ｂに入力される信号
を端子Ｙから出力するようにセットされる。
【００２９】スレーブモードに設定されている場合、図
２から明らかなように、レジスタ部６は係数ＲＯＭから
の係数データを保持するために必要な係数ＲＯＭ制御信
号（アドレスとライトクロック）をマスタディジタルフ
ィルタＬＳＩからもらう構成となっている。すなわち、
セレクタ部５ａ，５ｂは、マスタディジタルフィルタＬ
ＳＩから出力される係数ＲＯＭ制御信号であるマスタア
ドレスとマスタライトクロックを各々選択し（端子
Ｂ）、これによりマスタディジタルフィルタＬＳＩがア
クセスして取り込んでいる係数ＲＯＭからの係数データ
をマスタディジタルフィルタＬＳＩと同期して取り込む
ことができる。
２から明らかなように、レジスタ部６は係数ＲＯＭから
の係数データを保持するために必要な係数ＲＯＭ制御信
号（アドレスとライトクロック）をマスタディジタルフ
ィルタＬＳＩからもらう構成となっている。すなわち、
セレクタ部５ａ，５ｂは、マスタディジタルフィルタＬ
ＳＩから出力される係数ＲＯＭ制御信号であるマスタア
ドレスとマスタライトクロックを各々選択し（端子
Ｂ）、これによりマスタディジタルフィルタＬＳＩがア
クセスして取り込んでいる係数ＲＯＭからの係数データ
をマスタディジタルフィルタＬＳＩと同期して取り込む
ことができる。
【００３０】つまり、セレクタ部５ａ，５ｂにおいて、
端子Ｂの入力が選択され、この信号が端子Ｙから出力さ
れることにより、接続された相手の係数ＲＯＭ制御信
号、つまりマスタディジタルフィルタＬＳＩ内部の信号
に同期して動作することになる。こうすることにより、
係数ＲＯＭを共有することができ経済化がはかられる。
端子Ｂの入力が選択され、この信号が端子Ｙから出力さ
れることにより、接続された相手の係数ＲＯＭ制御信
号、つまりマスタディジタルフィルタＬＳＩ内部の信号
に同期して動作することになる。こうすることにより、
係数ＲＯＭを共有することができ経済化がはかられる。
【００３１】また、上記実施の形態においては、１つを
マスタ、もう１つをスレーブとして使用した場合を記載
したが、スレーブの設定をしたディジタルフィルタ回路
はＮ個（Ｎは任意の正の整数）まで増やすことが可能で
あり、理論的にはＮ＋１個の同じ特性のフィルタを構成
することが可能である。
マスタ、もう１つをスレーブとして使用した場合を記載
したが、スレーブの設定をしたディジタルフィルタ回路
はＮ個（Ｎは任意の正の整数）まで増やすことが可能で
あり、理論的にはＮ＋１個の同じ特性のフィルタを構成
することが可能である。
【００３２】また、係数ＲＯＭから同一の係数データを
マスタディジタルフィルタＬＳＩとスレーブディジタル
フィルタＬＳＩに出力するものとして説明したが、本発
明はこれに限定されるものではない。例えば、第２図に
おいて、係数ＲＯＭ９のアドレス領域を２つに分け、上
位のアドレス領域にマスタディジタルフィルタＬＳＩ７
から出力される係数ＲＯＭ制御信号を入力し、下位のア
ドレス領域にスレーブディジタルフィルタＬＳＩ７から
出力される係数ＲＯＭ制御信号を入力することにより、
マスタディジタルフィルタＬＳＩ７とスレーブディジタ
ルフィルタＬＳＩ８に異なる係数データを入力すること
が可能になる。これによって、異なるフィルタ特性を有
する複数のディジタルフィルタＬＳＩ群を構成すること
も可能になる。すなわち、係数ＲＯＭ制御信号を各ディ
ジタルフィルタＬＳＩ毎に加工してする相異なる信号に
することにより、各ディジタルフィルタＬＳＩの係数デ
ータ受信部におけるレジスタが、各々相異なる係数デー
タを格納することを可能にすることができる。
マスタディジタルフィルタＬＳＩとスレーブディジタル
フィルタＬＳＩに出力するものとして説明したが、本発
明はこれに限定されるものではない。例えば、第２図に
おいて、係数ＲＯＭ９のアドレス領域を２つに分け、上
位のアドレス領域にマスタディジタルフィルタＬＳＩ７
から出力される係数ＲＯＭ制御信号を入力し、下位のア
ドレス領域にスレーブディジタルフィルタＬＳＩ７から
出力される係数ＲＯＭ制御信号を入力することにより、
マスタディジタルフィルタＬＳＩ７とスレーブディジタ
ルフィルタＬＳＩ８に異なる係数データを入力すること
が可能になる。これによって、異なるフィルタ特性を有
する複数のディジタルフィルタＬＳＩ群を構成すること
も可能になる。すなわち、係数ＲＯＭ制御信号を各ディ
ジタルフィルタＬＳＩ毎に加工してする相異なる信号に
することにより、各ディジタルフィルタＬＳＩの係数デ
ータ受信部におけるレジスタが、各々相異なる係数デー
タを格納することを可能にすることができる。
【００３３】前述のように上記実施の形態によれば、デ
ィジタルフィルタＬＳＩにマスタ／スレーブの設定機能
及び係数データ取り込み機能を設けることにより、外部
回路にマイクロコンピュータ等の書き込み制御回路を必
要とせず、係数データをＲＯＭから自律的に設定を可能
とするものである。
ィジタルフィルタＬＳＩにマスタ／スレーブの設定機能
及び係数データ取り込み機能を設けることにより、外部
回路にマイクロコンピュータ等の書き込み制御回路を必
要とせず、係数データをＲＯＭから自律的に設定を可能
とするものである。
【００３４】
【発明の効果】以上述べた様に、本発明によれば、ディ
ジタルフィルタＬＳＩの動作に先立ち、係数データを外
部から設定する必要があるシステムにおいて、マスタ／
スレーブの設定機能及び係数データ取り込み機能をディ
ジタルフィルタＬＳＩ自身に設けることにより、外部回
路にマイクロコンピュータ等の書き込み制御回路を必要
とせず、回路規模の縮小を図り、係数データを係数ＲＯ
Ｍから自律的に設定することを可能にし、１システムに
おいて複数個の同じ特性のディジタルフィルタＬＳＩを
使用する場合、同じ係数データを一つのＲＯＭから設定
することを可能とし、１システムにおいて複数個の異な
る特性のディジタルフィルタＬＳＩを使用する場合、異
なる係数データを一つのＲＯＭから設定することが可能
となる。
ジタルフィルタＬＳＩの動作に先立ち、係数データを外
部から設定する必要があるシステムにおいて、マスタ／
スレーブの設定機能及び係数データ取り込み機能をディ
ジタルフィルタＬＳＩ自身に設けることにより、外部回
路にマイクロコンピュータ等の書き込み制御回路を必要
とせず、回路規模の縮小を図り、係数データを係数ＲＯ
Ｍから自律的に設定することを可能にし、１システムに
おいて複数個の同じ特性のディジタルフィルタＬＳＩを
使用する場合、同じ係数データを一つのＲＯＭから設定
することを可能とし、１システムにおいて複数個の異な
る特性のディジタルフィルタＬＳＩを使用する場合、異
なる係数データを一つのＲＯＭから設定することが可能
となる。
【図１】図１は、本発明で用いられるディジタルフィル
タＬＳＩの概要を示すブロック図。
タＬＳＩの概要を示すブロック図。
【図２】図２は、本発明に係るディジタルフィルタＬＳ
Ｉのマスタ／スレーブ接続の概要を示すブロック図。
Ｉのマスタ／スレーブ接続の概要を示すブロック図。
【図３】図３は、図１に示したディジタルフィルタＬＳ
Ｉの係数データ受信部３の概要を示すブロック図。
Ｉの係数データ受信部３の概要を示すブロック図。
１…入力データラッチ部、２…フィルタ演算部、３…係
数データ受信部、４…カウンタ部、５…セレクタ部、６
…レジスタ部、７…マスタディジタルフィルタＬＳＩ、
８…スレーブディジタルフィルタＬＳＩ、９…係数ＲＯ
Ｍ。
数データ受信部、４…カウンタ部、５…セレクタ部、６
…レジスタ部、７…マスタディジタルフィルタＬＳＩ、
８…スレーブディジタルフィルタＬＳＩ、９…係数ＲＯ
Ｍ。
Claims (3)
- 【請求項１】 入力データをラッチする入力データラッ
チ部と、外部に存在する係数ＲＯＭから読み出され、フ
ィルタの特性を決定する係数データを受信する係数デー
タ受信部と、入力データラッチ部から出力される入力デ
ータと上記係数データとを受けてフィルタ演算を行うフ
ィルタ演算部とを含んで成るディジタルフィルタＬＳＩ
を複数個用い、１つをマスタディジタルフィルタＬＳＩ
として用い、他をスレーブディジタルフィルタＬＳＩと
して用いるディジタルフィルタＬＳＩシステムのディジ
タルフィルタＬＳＩにおいて、 上記係数ＲＯＭは単一であり、 上記デジタルフィルタＬＳＩの係数データ受信部は、 システムクロックを分周してマスタライトクロックとマ
スタアドレスを形成し、当該ディジタルフィルタＬＳＩ
をマスタディジタルフィルタＬＳＩとして用いる場合に
限って、上記係数ＲＯＭから係数データを読み出すた
め、上記マスタライトクロックとマスタアドレスを係数
ＲＯＭ制御信号として係数ＲＯＭへ出力するカウンタ部
と、 ディジタルフィルタＬＳＩをマスタディジタルフィルタ
ＬＳＩとして用いるか、スレーブディジタルフィルタＬ
ＳＩとして用いるかを設定するモード切り換え信号を受
け、マスタディジタルフィルタＬＳＩとして用いる場合
には、上記カウンタ部から出力されるマスタアドレスを
選択出力し、スレーブディジタルフィルタＬＳＩとして
用いる場合には、マスタディジタルフィルタＬＳＩから
出力されるマスタアドレスを選択出力する第１のセレク
タと、 ディジタルフィルタＬＳＩをマスタディジタルフィルタ
ＬＳＩとして用いるかスレーブディジタルフィルタＬＳ
Ｉとして用いるかを設定するモード切り換え信号を受
け、マスタディジタルフィルタＬＳＩとして用いる場合
には、上記カウンタ部から出力されるマスタライトクロ
ックを選択出力し、スレーブディジタルフィルタＬＳＩ
として用いる場合には、マスタディジタルフィルタＬＳ
Ｉから出力されるマスタライトクロックを選択出力する
第２のセレクタと、 第１のセレクタから出力されるマスタアドレスと第２の
セレクタから出力されるマスタライトクロックとを受け
て、該マスタライトクロックのタイミングで該マスタア
ドレスに上記係数ＲＯＭから出力される係数データを保
持するレジスタとから成ることを特徴とするディジタル
フィルタＬＳＩ。 - 【請求項２】 各ディジタルフィルタＬＳＩの係数デー
タ受信部におけるレジスタは、各々同一の係数データを
格納することを特徴とする請求項１記載のディジタルフ
ィルタＬＳＩ。 - 【請求項３】 上記係数ＲＯＭ制御信号を各ディジタル
フィルタＬＳＩ毎に加工してする相異なる信号にするこ
とにより、各ディジタルフィルタＬＳＩの係数データ受
信部におけるレジスタが、各々相異なる係数データを格
納することを特徴とする請求項１記載のディジタルフィ
ルタＬＳＩ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8660096A JPH09284095A (ja) | 1996-04-09 | 1996-04-09 | ディジタルフィルタｌｓｉ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8660096A JPH09284095A (ja) | 1996-04-09 | 1996-04-09 | ディジタルフィルタｌｓｉ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09284095A true JPH09284095A (ja) | 1997-10-31 |
Family
ID=13891512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8660096A Pending JPH09284095A (ja) | 1996-04-09 | 1996-04-09 | ディジタルフィルタｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09284095A (ja) |
-
1996
- 1996-04-09 JP JP8660096A patent/JPH09284095A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5812806A (en) | Data driven information processor configuring each data packet with a multi-attribute tag having at least two components | |
| JPH09284095A (ja) | ディジタルフィルタｌｓｉ | |
| JPH01110274A (ja) | 試験回路 | |
| JPH08228157A (ja) | データ転送回路 | |
| JPH07182849A (ja) | Ｆｉｆｏメモリ | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| JP2723843B2 (ja) | デュアルポートメモリ制御回路 | |
| JP2890660B2 (ja) | ビット選択形出力ポート及び出力装置 | |
| JPH0719121B2 (ja) | プログラマブルコントローラの時分割入力方法 | |
| JPS63197251A (ja) | 情報処理装置 | |
| JPS6031641A (ja) | ワンチツプマイクロコンピユ−タ | |
| JP2001526810A (ja) | プロセッサをａｓｉｃに接続する方法及び構成体 | |
| JPH09146788A (ja) | 論理エミュレーション方法及びシステム | |
| JPH05134867A (ja) | 制御記憶アクセスシステム | |
| JPH0483373A (ja) | 集積回路のチェック用信号出力回路 | |
| JPH05281303A (ja) | 半導体集積回路 | |
| JPH11220368A (ja) | 遅延回路および半導体集積回路 | |
| JPH1131117A (ja) | 信号処理装置 | |
| JPH08106430A (ja) | データ転送方法 | |
| JPH09106385A (ja) | データ転送制御回路 | |
| JPH0560136B2 (ja) | ||
| JPH04219879A (ja) | 演算装置 | |
| EP1084466A1 (en) | Data processing arrangement and memory system | |
| JPS58119026A (ja) | プログラマブル・コントロ−ラの入出力デ−タ伝送方式 | |
| JPS59148949A (ja) | 電子計算機の分岐判定回路 |