JPH0481859B2 - - Google Patents

Info

Publication number
JPH0481859B2
JPH0481859B2 JP59010179A JP1017984A JPH0481859B2 JP H0481859 B2 JPH0481859 B2 JP H0481859B2 JP 59010179 A JP59010179 A JP 59010179A JP 1017984 A JP1017984 A JP 1017984A JP H0481859 B2 JPH0481859 B2 JP H0481859B2
Authority
JP
Japan
Prior art keywords
lead
pellet
power supply
bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59010179A
Other languages
English (en)
Other versions
JPS60154646A (ja
Inventor
Hiroshi Tate
Takayuki Okinaga
Kanji Ootsuka
Masayuki Shirai
Ken Okuya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP59010179A priority Critical patent/JPS60154646A/ja
Publication of JPS60154646A publication Critical patent/JPS60154646A/ja
Publication of JPH0481859B2 publication Critical patent/JPH0481859B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置の信頼性向上に適用して
有効な技術に関するものである。
〔背景技術〕
ペレツトの高集積化が進むに従い、ペレツトに
形成されている回路全体に対し、安定して電力を
供給することが難しくなつてくる。そのため、回
路への電力供給部をペレツトに分散して複数形成
することが必要になると考えられる。
ペレツトの回路部と外部端子との電気的導通を
ペレツト取付部周囲に配列して形成されているリ
ードと金等のワイヤでボンデイングして行なつて
いる半導体装置では、前記電力供給部はペレツト
の回路形成領域の周囲に形成されているボンデイ
ングパツドである。
このような半導体装置において、一本の電源リ
ードから互いに離れて形成されている複数の電力
供給部である電源パツドへ電力を供給する場合、
同一リードのボンデイング部に複数のワイヤをボ
ンデイングすることは物理的に困難であるととも
に、たとえボンデイングが行なえた場合であつて
も、一本以上の電力供給用ワイヤは必ず、他のリ
ードとボンデイングパツドとを接続している信号
用ワイヤと交差することになるため、ワイヤ間の
接触を生じるという問題も考えられる。
また、ペレツト裏面に一定電圧をかけておくこ
とを必要とする半導体装置においては、裏面電極
としてペレツト取付部であるメタライズ層(金−
シリコン共晶層)を利用しており、そのため該ペ
レツト取付部は、周囲に形成されている特定のリ
ードと接続して形成されている。
この半導体装置において、互いに離れて形成さ
れている複数のボンデイングパツドをペレツト裏
面電極と同一電位にする必要がある場合は、ペレ
ツト取付部に接続しているリードのボンデイング
部に複数のワイヤをボンデイングする必要があ
る。なぜなら、ワイヤボンダーで電気的接続を行
なうためには、ボンデイングパツドから一定距離
以上離れていなければ、装置上困難であるからで
ある。
このような半導体装置においても、前記の一本
の電源リードと複数の電源パツドとをワイヤボン
デイングを行なう場合と同様な問題があることが
本発明者によつて見い出された。
〔発明の目的〕
本発明の目的は、ワイヤを交差させることな
く、かつ、リード数を増加させることなく、ペレ
ツトに配置された複数の電力供給用の電源ボンデ
イングパツドに対して同一電位の安定な電力を供
給するのに有効な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特
徴は、本明細書の記述および添付図面から明らか
になるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、次の通りである。
すなわち、任意のリードを複数のボンデイング
パツドとワイヤボンデイング可能な位置まで延長
せしめることにより、または裏面電極であるペレ
ツト取付部端部の所定部をボンデイングパツドと
ワイヤボンデイング可能な位置まで延長せしめる
ことにより、ボンデイングパツドの数に相当する
ワイヤを、各ボンデイングパツドとほぼ対応する
位置でワイヤボンデイングを可能ならしむること
によつて、該ワイヤと信号用ワイヤとの交差を生
じることなく、特定の電極である一本のリードと
複数のボンデイングパツドとを電気的に接続する
ことができるものである。
実施例 1 第1図は、本発明による実施例1であるセラミ
ツク製のチツプキヤリア型パツケージからなる半
導体装置を、そのほぼ中心部における断面図で示
したものである。
実施例1の半導体装置は、セラミツク製のパツ
ケージ基板1に形成されているキヤビテイ底部に
タングステンでメタライズ形成されているペレツ
ト取付部2にシリコン単結晶等で形成されている
ペレツト3をろう材4で接着せしめ、該ペレツト
3のボンデイングパツド5と該ペレツト取付部2
周囲においてペレツト取付部2と同一主面上に配
列して形成されているタングステン等からなるリ
ード6のボンデイング部7とを金又はアルミニウ
ムのワイヤ8で電気的に接続した後、セラミツク
製のキヤツプ9で低融点ガラス10を介して気密
封止してなるものである。なお、前記リード6
は、一部がパツケージ基板1に埋設され、他端が
該基板裏面に延在せられ、外部との電気的導通を
とることが可能になつている。
第2図は、本実施例1の半導体装置におけるキ
ヤビテイ内部の一部を、ボンデイングワイヤを省
略した平面図で示したものである。
すなわち、ペレツト取付部2にペレツト3が取
り付けられており、該ペレツト取付部2の周囲に
は該ペレツト取付部端部よりほぼ一定の距離をお
いて、ほぼ所定間隔で複数のリード6が配列形成
されてなるもので、そのうちの電源リード6aが
2本以上のリード6の先端部を挟むように櫛形の
一部であるほぼコ字状に延長して形成されてなる
ものである。
本図に示すように、各ボンデイングパツドとほ
ぼ対応した位置にリード6が配列されており、各
リードはその先端部近傍のボンデイング部6aで
対応するボンデイングパツドとワイヤ(図示せ
ず)で接続されている。そして、電源リード6a
はそのボンデイング部である7aおよび7bで、
そたぞれ対応している電源パツドである5aおよ
び5bとワイヤボンデイングされてなるものであ
る。
従つて、本実施例1の半導体装置では、離在し
ている電源パツド5aと5bとの間に形成されて
いる他の信号用パツド5とそれに対応するリード
6とを接続しているワイヤ7と交差することな
く、一本の電源リード6aと複数の電源パツド5
aおよび5bとをワイヤボンデイングをすること
ができるので、ワイヤ7どうしの接触が生じるこ
となく、複数の電源パツドへ同一電位で電力を安
定して供給することができるので、信頼性の向上
を図ることができるものである。
なお、前記ペレツト取付部2およびリード6は
タングステンのペーストを印刷する等の通常の方
法で容易に形成することができるものであり、必
要に応じて金等をメツキしてなるものである。
実施例 2 第3図は、本発明による実施例2である半導体
装置のキヤビテイ内部の一部をボンデイングワイ
ヤを省略した平面図で示したものである。
本実施例2の半導体装置は、前記実施例1の半
導体装置とほぼ同一のものであり、第3図に示す
キヤビテイ内部も第2図とほぼ同一部を示すもの
である。
本実施例2の半導体装置においては、2本の電
源リード6aおよび6bを延長せしめ、他のリー
ド6を取り囲むように連続した状態で形成したも
のであり、離在して形成されている複数の電源パ
ツド5aおよび5bと、該電源リード6aおよび
6bのボンデイング部7aおよび7bとをそれぞ
れワイヤボンデイングを行なうことにより、前記
実施例1と同様の効果を得ることができるもので
ある。
加えて、複数の電源を連続形成したものである
ため、高集積度の半導体装置でリード巾が狭くな
る等により、一本のリードでは電流容量が不足す
るような場合に、複数の電源パツドへ安定した電
力を供給することができるものである。
実施例 3 第4図は、本発明による実施例3である半導体
装置のキヤビテイ内部の一部を、ボンデイングワ
イヤを省略して示したものである。
本実施例3の半導体装置は、前記実施例1に示
した半導体装置とほぼ同一のものであるが、ペレ
ツト3に裏面より電圧をかける必要があるため、
ペレツト取付部2が裏面電極として機能するもの
である。それ故、ペレツト取付部2の周囲に配列
されているリードのうち一本のリード6cが、該
ペレツト取付部2と接続されてなるものである。
前記半導体装置において、離在して形成されて
いる複数の電源パツド5aおよび5bに、裏面電
極と同一電圧で電力を供給したい場合、5bにつ
いては6cのボンデイング部7cでワイヤボンデ
イングすることにより目的を達することができる
が、5aについては同じボンデイング部7cとワ
イヤボンデイングをしたのでは、5aおよび5b
の間に形成されている信号用パツドと他のリード
6とを接続しているワイヤと交差することにな
る。
そこで本実施例3との半導体装置においては、
電源パツド5aの最寄りのペレツト取付部の一部
を延長せしめ、第4図に示すようなリード状の延
長部11とし、該延長部の最適な位置をボンデイ
ング部7dとして該電源パツド5aとワイヤボン
デイングすることにより、信号用ワイヤと交差す
ることなく複数の電源パツドへ裏面電極と同一電
位で電力を供給することができるものである。
本実施例3で示すペレツト取付部2は、前記実
施例2と同様、前記実施例1に示した方法で容易
に形成することができるものである。
なお、前記実施例1から3の半導体装置は、リ
ード6またはペレツト取付部2のメタライズ以外
は、常法にて容易に製造することができるもので
ある。
〔効果〕
(1) ペレツト取付部の周囲に、リードが配列して
形成されている半導体装置において、任意のリ
ードを延長して形成することにより、ペレツト
に離在して形成されている複数のボンデイング
パツドと該リードとを、他のボンデイングパツ
ドを接続しているワイヤと交差することなく容
易にワイヤボンデイングをすることができるの
で、リード数を増やすことなく複数のボンデイ
ングパツドとワイヤボンデイングが可能とな
る。
(2) 前記(1)において、延長せしめたリードが電源
リードである場合、複数の電源パツドに同一電
位で電力を供給することができるので、高集積
度のペレツトを搭載した半導体装置であつて
も、信頼性の高い演算能を有する半導体装置を
提供することができる。
(3) 離在して形成されている複数のリードを延長
せしめ相互に連続するように形成することによ
り、一本のリードの電流容量が小さい場合であ
つても、離在して形成されている複数の電源パ
ツドへ、同一電位で安定した電力を供給するこ
とができる。
(4) ペレツト取付部の周囲に、リードが配列して
形成されている半導体装置であつて、該ペレツ
ト取付部が電源リードと接続され裏面電極とし
て機能している半導体装置において、電源リー
ドと対応するボンデイングパツドとをワイヤボ
ンデイングを行ない、該ボンデイングパツドか
ら離在して形成されている他のボンデイングパ
ツドの最寄りのペレツト取付部を延長せしめる
ことにより、両ボンデイングパツドの間に形成
されているボンデイングパツドに接続されてい
るワイヤと交差することなく、該延長部と離在
形成されている他のボンデイングパツドとをワ
イヤボンデイングすることができるので、離在
形成されている複数のボンデイングパツドへ裏
面電極と同一電位で電力を確実に供給すること
ができる。
以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもな
い。
たとえば、ペレツト取付部およびリードのメタ
ライズをタングステンについてのみ説明したが、
これに限るものではなく、モリブデン等の高融点
金属を用いてもよく、また金、アルミニウム等を
蒸着して形成することもできる。また、ペレツト
取付部の形状、リードの形成は必ずしも実施例に
示したものに限るものではないことは言うまでも
ない。
前記実施例ではセラミツク製のパツケージにつ
いて説明したが、これに限るものではなくポリイ
ミド等のプラスチツク製のパツケージであつても
よく、この場合は、メタライズとしては銅等のプ
リント基板を用いることもできる。
また、実施例では、電源リードと電源パツドと
の関係についてのみ説明したが、これに限るもの
でなく、離在している複数のボンデイングパツド
から特定のリードへ信号を取る場合にも適用でき
ることは言うまでもない。
〔利用分野〕
以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野であるチツ
プキヤリア型パツケージからなる半導体装置に適
用した場合について説明したが、それに限定され
るものではなく、たとえば、マルチチツプモジユ
ール等のワイヤボンデイングしてなる半導体装置
であれば如何なる半導体装置についても適用して
有効な技術である。
【図面の簡単な説明】
第1図は、本発明による実施例1である半導体
装置を示す断面図、第2図は、実施例1の半導体
装置におけるキヤビテイ内部を示す概略部分平面
図、第3図は、本発明による実施例2である半導
体装置におけるキヤビテイ内部を示す概略平面
図、第4図は、本発明による実施例3である半導
体装置におけるキヤビテイ内部を示す概略平面図
である。 1……パツケージ基板、2……ペレツト取付
部、3……ペレツト、4……ろう材、5……ボン
デイングパツド、5a,5b……電源パツド、
6,6a,6b,6c……リード、7,7a,7
b,7c,7d……ボンデイング部、8……リー
ド、9……キヤツプ、10……低融点ガラス、1
1……延長部。

Claims (1)

  1. 【特許請求の範囲】 1 パツケージ基板と、前記パツケージ基板の主
    面上に形成されたペレツト取付けメタライズ層
    と、前記ペレツト取付けメタライズ層と同一形成
    主面に形成され、かつ、前記ペレツト取付けメタ
    ライズ層に端部が近接した状態で配置された複数
    のリードメタライズ層と、前記ペレツト取付けメ
    タライズ層上に取り付けられたペレツトと、前記
    ペレツトに形成された複数のボンデイングパツド
    を前記リードメタライズ層の端部に電気的に接続
    するワイヤとを備える半導体装置であつて、前記
    ボンデイングパツドは、複数の信号用のボンデイ
    ングパツドと、それら信号用のボンデイングパツ
    ドを挟んで設けられた電力供給用の複数の電源ボ
    ンデイングパツドとからなり、前記複数のリード
    メタライズ層は、端部が前記複数の信号用のボン
    デイングパツドに近接した状態で形成された信号
    用のリードメタライズ層と、前記複数の電源ボン
    デイングパツドに近接した状態で配置され、か
    つ、互いに離在して形成されている複数のリード
    部分が前記ペレツトおよび前記信号用のリードメ
    タライズ層の端部の間を横切るように延在され互
    いに連続するように形成された電力供給用の電源
    リードメタライズ層とからなり、前記複数の信号
    用のボンデイングパツドと前記複数の信号用のリ
    ードメタライズ層および前記複数の電源ボンデイ
    ングパツドと前記電力供給用の電源リードメタラ
    イズ層とを互いに交差することなく前記ワイヤで
    電気的に接続したことを特徴とする半導体装置。 2 前記パツケージ基板はセラミツクよりなるこ
    とを特徴とする特許請求の範囲第1項記載の半導
    体装置。
JP59010179A 1984-01-25 1984-01-25 半導体装置 Granted JPS60154646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59010179A JPS60154646A (ja) 1984-01-25 1984-01-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59010179A JPS60154646A (ja) 1984-01-25 1984-01-25 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6042256A Division JP2527530B2 (ja) 1994-03-14 1994-03-14 半導体装置

Publications (2)

Publication Number Publication Date
JPS60154646A JPS60154646A (ja) 1985-08-14
JPH0481859B2 true JPH0481859B2 (ja) 1992-12-25

Family

ID=11743057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59010179A Granted JPS60154646A (ja) 1984-01-25 1984-01-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS60154646A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174111A (ja) * 2001-12-06 2003-06-20 Sanyo Electric Co Ltd 半導体装置
JP7028706B2 (ja) * 2018-04-24 2022-03-02 株式会社日立産機システム 安全キャビネット

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6141246Y2 (ja) * 1977-02-28 1986-11-25
JPS5930538Y2 (ja) * 1979-01-23 1984-08-31 日本電気株式会社 半導体装置
JPS5868951A (ja) * 1981-10-21 1983-04-25 Hitachi Ltd 半導体装置
JPS58110063A (ja) * 1981-12-23 1983-06-30 Nec Corp 集積回路装置
JPS58169949A (ja) * 1982-03-30 1983-10-06 Matsushita Electronics Corp 半導体装置
JPS6020524A (ja) * 1983-07-14 1985-02-01 Toshiba Corp 半導体集積回路装置

Also Published As

Publication number Publication date
JPS60154646A (ja) 1985-08-14

Similar Documents

Publication Publication Date Title
US5381039A (en) Hermetic semiconductor device having jumper leads
US5473514A (en) Semiconductor device having an interconnecting circuit board
US4417266A (en) Power and ground plane structure for chip carrier
KR940007649B1 (ko) 반도체 패키지
US6329710B1 (en) Integrated circuit package electrical enhancement
JPH09260552A (ja) 半導体チップの実装構造
JPH1064946A (ja) 半導体装置及びその製造方法
JPH0481859B2 (ja)
JPH0645504A (ja) 半導体装置
JP2003209132A (ja) リードフレーム組立体及びそれを使用した半導体装置
US7317244B2 (en) Semiconductor device and manufacturing method thereof
JP2527530B2 (ja) 半導体装置
JP2806168B2 (ja) 樹脂封止型半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
JP2527530C (ja)
JP2990120B2 (ja) 半導体装置
JPS635253Y2 (ja)
JPH0677284A (ja) 半導体装置
JP2575904B2 (ja) 半導体装置
JPS63107126A (ja) 半導体装置
JPH1012804A (ja) 半導体装置
KR100533750B1 (ko) 반도체 패키지용 리드 프레임 및 이를 이용한 반도체 패키지
WO1998031051A1 (fr) Dispositif semiconducteur et son procede de fabrication
JPS6197954A (ja) 半導体装置
JPH077037A (ja) 半導体集積回路装置