JPH0481933A - ベクトルデータ処理装置 - Google Patents
ベクトルデータ処理装置Info
- Publication number
- JPH0481933A JPH0481933A JP19646790A JP19646790A JPH0481933A JP H0481933 A JPH0481933 A JP H0481933A JP 19646790 A JP19646790 A JP 19646790A JP 19646790 A JP19646790 A JP 19646790A JP H0481933 A JPH0481933 A JP H0481933A
- Authority
- JP
- Japan
- Prior art keywords
- data
- vector
- register
- pointer
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 2
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はベクトルデータ処理装置に関し、特にタスク切
換え時にベクトルレジスタの内容を主記憶装置に退避す
る退避手段を有するベクトルデータ処理装置に関する。
換え時にベクトルレジスタの内容を主記憶装置に退避す
る退避手段を有するベクトルデータ処理装置に関する。
従来技術
従来、この種のベクトルデータ処理装置は多重プログラ
ミング方式の下で処理を行う。したがって、あるプログ
ラムの実行を中断させて、別のプログラムを実行させる
ようなタスクの切換えが必要となる。その際、実行を中
断させるプログラムの途中結果を主記憶上に退避してお
かなければならない。その動作について第２図を参照し
て説明する。
ミング方式の下で処理を行う。したがって、あるプログ
ラムの実行を中断させて、別のプログラムを実行させる
ようなタスクの切換えが必要となる。その際、実行を中
断させるプログラムの途中結果を主記憶上に退避してお
かなければならない。その動作について第２図を参照し
て説明する。
ベクトルデータ処理装置があるプログラムを実行してい
るとき、ベクトルレジスタ１内にはデータ線５を通じて
算術論理演算回路３に供給するデータやデータ線６を通
じて得られる算術論理演算手段３の処理結果等が格納さ
れている。
るとき、ベクトルレジスタ１内にはデータ線５を通じて
算術論理演算回路３に供給するデータやデータ線６を通
じて得られる算術論理演算手段３の処理結果等が格納さ
れている。
一般に、ベクトルレジスタは非常に多くのレジスタ（以
下、要素レジスタと呼ぶ）の並びなので、先頭の要素レ
ジスタから順に番号を付して、各要素レジスタを「要素
番号Ｌ （ｉｍｐ、１，２．・・・）の要素レジスタ」
と表現する。
下、要素レジスタと呼ぶ）の並びなので、先頭の要素レ
ジスタから順に番号を付して、各要素レジスタを「要素
番号Ｌ （ｉｍｐ、１，２．・・・）の要素レジスタ」
と表現する。
一方、第３図は制御回路４の内部詳細図である。
命令制御回路１１は制御線１６を通じてソフトウェアか
らタスクの切換え命令を受けると、制御線１７を通じて
退避制御回路１２に退避命令を発行し、データ線８を通
じてスタックポインタ１３にソフトウェアが指定する値
を格納する。なお、詳細は後述する。
らタスクの切換え命令を受けると、制御線１７を通じて
退避制御回路１２に退避命令を発行し、データ線８を通
じてスタックポインタ１３にソフトウェアが指定する値
を格納する。なお、詳細は後述する。
退避制御回路１２は退避命令を受けると制御線１８を通
じてポインタレジスタ１４をリセットし、制御線７を通
じて主記憶装置１００の特定の番地に対する書込み要求
を発行する。ここで、特定の番地とは、主記憶の一部を
成す退避領域のことであり、データは必ずこの退避領域
に退避される。
じてポインタレジスタ１４をリセットし、制御線７を通
じて主記憶装置１００の特定の番地に対する書込み要求
を発行する。ここで、特定の番地とは、主記憶の一部を
成す退避領域のことであり、データは必ずこの退避領域
に退避される。
また、多重プログラミング方式では各プログラムに対し
て退避領域の一部が割当てられていて、ソフトウェアが
退避領域に関する情報、例えば、あるプログラムが退避
領域の何番地から何番地までを確保し、現在何番地まで
使用しているか等を管理している。
て退避領域の一部が割当てられていて、ソフトウェアが
退避領域に関する情報、例えば、あるプログラムが退避
領域の何番地から何番地までを確保し、現在何番地まで
使用しているか等を管理している。
前に述べた命令制御回路１１がデータ線８を通じてスタ
ックポインタ１３に格納するソフトウェアから指定され
た値とは、そのプログラムに割当てられた退避領域を指
す番地である。したがって、主記憶装置１００はデータ
線２４を通してスタックポインタ１３の内容を参照する
ことにより、ブタを書込むべき特定の番地を得ることが
できるのである。
ックポインタ１３に格納するソフトウェアから指定され
た値とは、そのプログラムに割当てられた退避領域を指
す番地である。したがって、主記憶装置１００はデータ
線２４を通してスタックポインタ１３の内容を参照する
ことにより、ブタを書込むべき特定の番地を得ることが
できるのである。
ポインタレジスタ１４には、ベクトルレジスタ１の任意
の要素レジスタを指し示す値ｊ （ｊは要素番号であり
、最初は要素番号０とみなせる）が常に格納されていて
、ポインタレジスタ１４がデータ線９を通じて指し示す
要素レジスタ内のデータがデータ線１０を通じて主記憶
装置１００に出力される。
の要素レジスタを指し示す値ｊ （ｊは要素番号であり
、最初は要素番号０とみなせる）が常に格納されていて
、ポインタレジスタ１４がデータ線９を通じて指し示す
要素レジスタ内のデータがデータ線１０を通じて主記憶
装置１００に出力される。
主記憶装置１００は制御線７を通じて退避制御回路１２
から書込み要求を受けると、データ線１０を通して得ら
れるデータをスタックポインタ１３がデータ線２４を通
じて指し示す主記憶の番地に書込む。
から書込み要求を受けると、データ線１０を通して得ら
れるデータをスタックポインタ１３がデータ線２４を通
じて指し示す主記憶の番地に書込む。
一方、比較回路１５はデータ線２１を通じてポインタレ
ジスタ１４の内容ｊを入力し、ベクトルレジスタ１の要
素番号の最大値にと比較する。なお、ｋは定数である。
ジスタ１４の内容ｊを入力し、ベクトルレジスタ１の要
素番号の最大値にと比較する。なお、ｋは定数である。
比較１回路１５はその比較結果がｋ＞ｊのときはまだ退
避すべきデータが存在すると判断して退避制御回路１２
に対して何の指示も与えない。しかし、比較結果かに−
ｊならば、これ以上退避すべきデータは存在しないと判
断して退避制御回路１２に制御線２２を通じて退避終了
の指示を与える。
避すべきデータが存在すると判断して退避制御回路１２
に対して何の指示も与えない。しかし、比較結果かに−
ｊならば、これ以上退避すべきデータは存在しないと判
断して退避制御回路１２に制御線２２を通じて退避終了
の指示を与える。
退避制御回路１２は比較回路１５から指示がなければ、
制御線１８を通じてポインタレジスタ１４の内容をイン
クリメントし、制御線２３を通じてスタックポインタ１
３の内容をインクリメントした後、制御線７を通じて主
記憶装置１００に書込み要求を発行する。
制御線１８を通じてポインタレジスタ１４の内容をイン
クリメントし、制御線２３を通じてスタックポインタ１
３の内容をインクリメントした後、制御線７を通じて主
記憶装置１００に書込み要求を発行する。
以下、同様の動作を繰返せばベクトルレジスタ１内の全
てのデータが退避される。
てのデータが退避される。
つまり、上述した従来のベクトルデータ処理装置では、
タスクの切換えの際に、ベクトルレジスタの持つ全ての
データを主記憶に退避しているのである。そのため、デ
ータを退避する時点てベクトルレジスタの一部にしか必
要なデータが書込まれていない場合でも、ベクトルレジ
スタの全データを退避することは無駄が多く、全体の処
理速度の低下にもつながるという欠点がある。
タスクの切換えの際に、ベクトルレジスタの持つ全ての
データを主記憶に退避しているのである。そのため、デ
ータを退避する時点てベクトルレジスタの一部にしか必
要なデータが書込まれていない場合でも、ベクトルレジ
スタの全データを退避することは無駄が多く、全体の処
理速度の低下にもつながるという欠点がある。
発明の目的
本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的はベクトルレジスタから主記憶へ
データ転送する際における処理速度の低下を最小限度に
抑えることができるベクトルデータ処理装置を提供する
ことである。
ものであり、その目的はベクトルレジスタから主記憶へ
データ転送する際における処理速度の低下を最小限度に
抑えることができるベクトルデータ処理装置を提供する
ことである。
発明の構成
本発明によるベクトルデータ処理装置は、主記憶と、実
行中のタスクに係るベクトルデータを保持するベクトル
レジスタと、タスクの切換えの際、前記ベクトルレジス
タ内のベクトルデータを前記主記憶に退避するデータ退
避手段とを有−するベクトルデータ処理装置であって、
前記ベクトルレジスタの記憶領域のうち切換え直前のタ
スクに割当てられた領域を示すポインタと、前記ベクト
ルレジスタの記憶領域のうち前記ポインタによって示さ
れる領域のみに対してデータ退避を行う退避制御手段と
を有することを特徴とする。
行中のタスクに係るベクトルデータを保持するベクトル
レジスタと、タスクの切換えの際、前記ベクトルレジス
タ内のベクトルデータを前記主記憶に退避するデータ退
避手段とを有−するベクトルデータ処理装置であって、
前記ベクトルレジスタの記憶領域のうち切換え直前のタ
スクに割当てられた領域を示すポインタと、前記ベクト
ルレジスタの記憶領域のうち前記ポインタによって示さ
れる領域のみに対してデータ退避を行う退避制御手段と
を有することを特徴とする。
実施例
次に、本発明について図面を参照して説明する。
第１図は本発明によるベクトルデータ処理装置の一実施
例の構成を示すブロック図であり、第２図と同等部分は
同一符号により示されている。
例の構成を示すブロック図であり、第２図と同等部分は
同一符号により示されている。
図において、ベクトルデータ処理装置があるプログラム
を実行しているとき、ベクトルレジスタ１にはデータ線
５を通して算術論理演算回路３に供給するデータやデー
タ線６を通して得られる算術論理演算回路３の処理結果
等が格納されている。
を実行しているとき、ベクトルレジスタ１にはデータ線
５を通して算術論理演算回路３に供給するデータやデー
タ線６を通して得られる算術論理演算回路３の処理結果
等が格納されている。
情報記憶回路２に格納されている値ｉは、このプログラ
ムが使用可能なベクトルレジスタ１の領域が要素番号０
〜ｉの要素レジスタであることを示す。したがって、プ
ログラムが要素番号ｉを越える大きさの要素レジスタに
アクセスすることは許されない。
ムが使用可能なベクトルレジスタ１の領域が要素番号０
〜ｉの要素レジスタであることを示す。したがって、プ
ログラムが要素番号ｉを越える大きさの要素レジスタに
アクセスすることは許されない。
第４図は制御回路４の内部構成を示すブロック図であり
、第３図と同等部分は同一符号により示されている。
、第３図と同等部分は同一符号により示されている。
命令制御回路１１はソフトウェアから制御線１６を通し
てベクトルレジスタの領域割当て命令を受けると、デー
タ線８を通して情報記憶回路２にソフトウェアが指定し
た値ｉをセットする。つまり、情報記憶回路２は、ベク
トルレジスタ中の有効な領域を示すポインタとなる。
てベクトルレジスタの領域割当て命令を受けると、デー
タ線８を通して情報記憶回路２にソフトウェアが指定し
た値ｉをセットする。つまり、情報記憶回路２は、ベク
トルレジスタ中の有効な領域を示すポインタとなる。
また、命令制御回路１１はソフトウェアから制御線１６
を通じてタスクの切換え命令を受けると、制御線１７を
通じて退避制御回路１２に退避命令を発行し、データ線
８を通してスタックポインタ１３にｉとは異なるソフト
ウェアが指定した値を格納する。なお、詳細は後述する
。
を通じてタスクの切換え命令を受けると、制御線１７を
通じて退避制御回路１２に退避命令を発行し、データ線
８を通してスタックポインタ１３にｉとは異なるソフト
ウェアが指定した値を格納する。なお、詳細は後述する
。
退避制御回路１２は命令制御回路１１から退避命令を受
けると制御線１８を通じてポインタレジスタ１４をリセ
ットし、制御線７を通して主記憶装置１００の特定の番
地に対する書込み要求を発行する。
けると制御線１８を通じてポインタレジスタ１４をリセ
ットし、制御線７を通して主記憶装置１００の特定の番
地に対する書込み要求を発行する。
ここで、特定の番地とは主記憶の一部を成す退避領域の
ことであり、データは必ずこの退避領域に退避される。
ことであり、データは必ずこの退避領域に退避される。
また、多重プログラミング方式では、各プログラムに対
して退避領域の一部が割当てられていて、ソフトウェア
が退避領域に関する情報、例えば、あるプログラムが退
避領域の何番地から何番地までを確保し、現在前番地ま
で使用しているか等を管理している。
して退避領域の一部が割当てられていて、ソフトウェア
が退避領域に関する情報、例えば、あるプログラムが退
避領域の何番地から何番地までを確保し、現在前番地ま
で使用しているか等を管理している。
前に述べた命令制御回路１１がデータ線８を通じてスタ
ックポインタ１３に格納するソフトウェアから指定され
た値とは、そのプログラムに割当てられた退避領域を指
す番地である。したがって、データ線２４を通じてスタ
ックポインタ１３の内容を参照することにより、主記憶
装置ｌＯＯはデータを書込む特定の番地を得ることがで
きるのである。
ックポインタ１３に格納するソフトウェアから指定され
た値とは、そのプログラムに割当てられた退避領域を指
す番地である。したがって、データ線２４を通じてスタ
ックポインタ１３の内容を参照することにより、主記憶
装置ｌＯＯはデータを書込む特定の番地を得ることがで
きるのである。
ポインタレジスタ１４にはベクトルレジスタ１の任意の
要素レジスタを指し示す値ｊ （ｊは要素番号であり、
最初は要素番号Ｏとみなせる）が常に格納されていて、
ポインタレジスタ１４がデータ線９を通じて指し示す要
素レジスタ内のデータが、データ線１０を通じて主記憶
装置１００に出力される。
要素レジスタを指し示す値ｊ （ｊは要素番号であり、
最初は要素番号Ｏとみなせる）が常に格納されていて、
ポインタレジスタ１４がデータ線９を通じて指し示す要
素レジスタ内のデータが、データ線１０を通じて主記憶
装置１００に出力される。
主記憶装置１００は制御線７を通して退避制御回路１２
から書込み要求を受けると、データ線１゜を通じて得ら
れるベクトルレジスタ１内のデータをデータ線２４を通
じてスタックポインタ１３が指し示す主記憶の番地に書
込む。
から書込み要求を受けると、データ線１゜を通じて得ら
れるベクトルレジスタ１内のデータをデータ線２４を通
じてスタックポインタ１３が指し示す主記憶の番地に書
込む。
一方、比較回路１５は、情報記憶回路２の内容ｉとポイ
ンタレジスタの内容ｊとを夫々データ線２０．２１を通
じて入力し、両者の大きさを比較する。比較回路１５は
、その比較結果がｉ＞ｊのときはまだ退避すべきデータ
が存在すると判断して退避制御回路１２に対して何の指
示も与えない。
ンタレジスタの内容ｊとを夫々データ線２０．２１を通
じて入力し、両者の大きさを比較する。比較回路１５は
、その比較結果がｉ＞ｊのときはまだ退避すべきデータ
が存在すると判断して退避制御回路１２に対して何の指
示も与えない。
しかし、比較結果がｉ−ｊならば、これ以上退避すべき
データは存在しないと判断し、退避制御回路１２に制御
線２２を通じて退避終了の指示を与える。
データは存在しないと判断し、退避制御回路１２に制御
線２２を通じて退避終了の指示を与える。
退避制御回路１２は、比較回路１５がらの指示かない場
合には、制御線１８を通じてポインタレジスタ１４の内
容をインクリメントし、制御線２３を通じてスタックポ
インタ１３の内容をインクリメントした後、制御線７を
通じて主記憶装置１００に書込み要求を発行する。
合には、制御線１８を通じてポインタレジスタ１４の内
容をインクリメントし、制御線２３を通じてスタックポ
インタ１３の内容をインクリメントした後、制御線７を
通じて主記憶装置１００に書込み要求を発行する。
以下同様にして、要素番号０〜ｉの要素レジスタ内の有
効なデータのみが主記憶装置１００に退避される。
効なデータのみが主記憶装置１００に退避される。
なお、ベクトルデータ以外のデータ（スカラデータ）に
も本発明を適用することができる。しかし、一般のプロ
グラムが使用する全スカラデータ数は、ベクトル演算プ
ログラムが使用するベクトルデータに比べると、はんの
わずかしかないため、効果は得られない。
も本発明を適用することができる。しかし、一般のプロ
グラムが使用する全スカラデータ数は、ベクトル演算プ
ログラムが使用するベクトルデータに比べると、はんの
わずかしかないため、効果は得られない。
発明の詳細
な説明したように本発明は、制御回路が情報記憶回路の
内容を参照し、ベクトルレジスタに格納されているデー
タの中から有効なデータだけを主記憶に退避することに
より、データ転送に要する時間を削減でき、処理速度の
低下を最小限度に抑えることができるという効果かある
。
内容を参照し、ベクトルレジスタに格納されているデー
タの中から有効なデータだけを主記憶に退避することに
より、データ転送に要する時間を削減でき、処理速度の
低下を最小限度に抑えることができるという効果かある
。
第１図は本発明の実施例によるベクトルデータ処理装置
の構成を示すブロック図、第２図は従来のベクトルデー
タ処理装置の構成を示すブロック図、第３図は第２図中
の制御回路の内部構成を示すブロック図、第４図は第１
図中の制御回路の内部構成を示すブロック図である。 主要部分の符号の説明 １・・・・・・ベクトルレジスタ ２・・・・・・情報記憶回路 ３・・・・・・算術論理演算回路 ４・・・・・・制御回路 １００・・・・・・主記憶装置
の構成を示すブロック図、第２図は従来のベクトルデー
タ処理装置の構成を示すブロック図、第３図は第２図中
の制御回路の内部構成を示すブロック図、第４図は第１
図中の制御回路の内部構成を示すブロック図である。 主要部分の符号の説明 １・・・・・・ベクトルレジスタ ２・・・・・・情報記憶回路 ３・・・・・・算術論理演算回路 ４・・・・・・制御回路 １００・・・・・・主記憶装置
Claims (1)
- （１）主記憶と、実行中のタスクに係るベクトルデータ
を保持するベクトルレジスタと、タスクの切換えの際、
前記ベクトルレジスタ内のベクトルデータを前記主記憶
に退避するデータ退避手段とを有するベクトルデータ処
理装置であって、前記ベクトルレジスタの記憶領域のう
ち切換え直前のタスクに割当てられた領域を示すポイン
タと、前記ベクトルレジスタの記憶領域のうち前記ポイ
ンタによって示される領域のみに対してデータ退避を行
う退避制御手段とを有することを特徴とするベクトルデ
ータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19646790A JPH0481933A (ja) | 1990-07-25 | 1990-07-25 | ベクトルデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19646790A JPH0481933A (ja) | 1990-07-25 | 1990-07-25 | ベクトルデータ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0481933A true JPH0481933A (ja) | 1992-03-16 |
Family
ID=16358289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19646790A Pending JPH0481933A (ja) | 1990-07-25 | 1990-07-25 | ベクトルデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0481933A (ja) |
-
1990
- 1990-07-25 JP JP19646790A patent/JPH0481933A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5812868A (en) | Method and apparatus for selecting a register file in a data processing system | |
| JP5668014B2 (ja) | プロセッサにおけるタスクおよびデータ管理 | |
| AU613823B2 (en) | Virtual computer system having improved input/output interrupt control | |
| US6075546A (en) | Packetized command interface to graphics processor | |
| US6223279B1 (en) | Single chip microcomputer having a dedicated address bus and dedicated data bus for transferring register bank data to and from an on-line RAM | |
| JP3253303B2 (ja) | コンテキスト切り換え装置及び方法 | |
| US6553487B1 (en) | Device and method for performing high-speed low overhead context switch | |
| US7590774B2 (en) | Method and system for efficient context swapping | |
| US7412590B2 (en) | Information processing apparatus and context switching method | |
| US20070067778A1 (en) | System and method for communication in a multithread processor | |
| JP3970609B2 (ja) | プロセッサシステム | |
| US6675238B1 (en) | Each of a plurality of descriptors having a completion indicator and being stored in a cache memory of an input/output processor | |
| JPH1083349A (ja) | キャッシュ・メモリ・バンク制御装置 | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| JP2643931B2 (ja) | 情報処理装置 | |
| US20040103229A1 (en) | Bus management techniques | |
| JPH0414376B2 (ja) | ||
| JP3067253B2 (ja) | データ処理装置 | |
| JPH05165641A (ja) | シングルチップマイクロコンピュータ | |
| JP2586690B2 (ja) | 命令プリフェッチ装置 | |
| JPH03241442A (ja) | ストアバッファ制御方式 | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH0477930A (ja) | マイクロコンピュータ | |
| JPS6352240A (ja) | デ−タ処理装置 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 |