JPH0482052B2 - - Google Patents
Info
- Publication number
- JPH0482052B2 JPH0482052B2 JP60192042A JP19204285A JPH0482052B2 JP H0482052 B2 JPH0482052 B2 JP H0482052B2 JP 60192042 A JP60192042 A JP 60192042A JP 19204285 A JP19204285 A JP 19204285A JP H0482052 B2 JPH0482052 B2 JP H0482052B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- conductivity type
- forming
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はある導電型の半導体基板に特性の異な
る素子をモノリシツクに形成する半導体装置、特
に集積回路装置の製造方法に関する。
る素子をモノリシツクに形成する半導体装置、特
に集積回路装置の製造方法に関する。
最近は、バイポーラ型トランジスタのエミツタ
構造にDOPOS構造が広く用いられている。この
DOPOS方式では高濃度に不純物元素を含有した
多結晶珪素層をエミツタ形成部分に堆積後この不
純物元素の熱拡散によつてエミツタ領域を得る手
段が採用されている。
構造にDOPOS構造が広く用いられている。この
DOPOS方式では高濃度に不純物元素を含有した
多結晶珪素層をエミツタ形成部分に堆積後この不
純物元素の熱拡散によつてエミツタ領域を得る手
段が採用されている。
この方式では多結晶珪素中に添化する不純物の
種類、量、多結晶珪素層の厚さならびに熱拡散の
温度と時間によつて素子特性が制御可能な利点を
生かし、広く使用されているのが現状である。
種類、量、多結晶珪素層の厚さならびに熱拡散の
温度と時間によつて素子特性が制御可能な利点を
生かし、広く使用されているのが現状である。
第２図によりこのDOPOS方式を適用したバイ
ポーラトランジスタについて説明する。Ｐ導電型
を示すシリコン半導体基板３０を準備して、その
表面にN+導電型領域３１を形成するが、この領
域は後述するバイポーラトランジスタの埋込領域
として機能する。このN+導電型領域３１を形成
したＰ導電型シリコン半導体基板３０に気相エピ
タキシヤル層３２を堆積後その所定位置にＰをイ
オン注入法により導入してＮ−Well層を形成す
る。
ポーラトランジスタについて説明する。Ｐ導電型
を示すシリコン半導体基板３０を準備して、その
表面にN+導電型領域３１を形成するが、この領
域は後述するバイポーラトランジスタの埋込領域
として機能する。このN+導電型領域３１を形成
したＰ導電型シリコン半導体基板３０に気相エピ
タキシヤル層３２を堆積後その所定位置にＰをイ
オン注入法により導入してＮ−Well層を形成す
る。
工程が前後するが前述の気相エピタキシヤル層
形成後にはフイールド酸化層３４を従来より公知
の選択酸化法で設置する。このＮ−Well層３３
表面には薄い珪素酸化物層３５を被覆後この酸化
物層３５上からＢをイオン注入してベース領域３
６を形成し、この酸化物層３５にエミツタ領域３
７及びベース接点３８用の開口を設けこのエミツ
タ領域用開口にのみ不純物含有多結晶珪素層３９
を堆積する。この含有不純物であるＰをベース領
域３６に導入してエミツタ領域３７を形成する。
一方前記選択酸化法によつて形成したフイールド
酸化層３４にも開口を設けこゝにN+領域４１を
Ｐの導入によつて形成してコレクタ接点として機
能させる。またベース接点３８はＢの高濃度拡散
によりP+型領域として形成される。このコレク
タ接点４１及びベース接点３８に導電性金属Al
を堆積して夫々の電極としてバイポーラトランジ
スタを製造していた。
形成後にはフイールド酸化層３４を従来より公知
の選択酸化法で設置する。このＮ−Well層３３
表面には薄い珪素酸化物層３５を被覆後この酸化
物層３５上からＢをイオン注入してベース領域３
６を形成し、この酸化物層３５にエミツタ領域３
７及びベース接点３８用の開口を設けこのエミツ
タ領域用開口にのみ不純物含有多結晶珪素層３９
を堆積する。この含有不純物であるＰをベース領
域３６に導入してエミツタ領域３７を形成する。
一方前記選択酸化法によつて形成したフイールド
酸化層３４にも開口を設けこゝにN+領域４１を
Ｐの導入によつて形成してコレクタ接点として機
能させる。またベース接点３８はＢの高濃度拡散
によりP+型領域として形成される。このコレク
タ接点４１及びベース接点３８に導電性金属Al
を堆積して夫々の電極としてバイポーラトランジ
スタを製造していた。
この不純物含有多結晶珪素層によりバイポーラ
トランジスタとりわけエミツタ領域を形成する技
術は特性の異なる素子を形成するのに極めて不都
合となる。すなわち、所望の特性を得るには多結
晶珪素層の厚さ、添加不純物の種類、量をそれぞ
れ合せて変えなければならない。従つて製造工程
の増加、それに伴なう製造コストの上昇、更に工
数増加による歩溜り低下の原因にもなる等集積回
路素子の製造に当つては多くの難点を生じる。
トランジスタとりわけエミツタ領域を形成する技
術は特性の異なる素子を形成するのに極めて不都
合となる。すなわち、所望の特性を得るには多結
晶珪素層の厚さ、添加不純物の種類、量をそれぞ
れ合せて変えなければならない。従つて製造工程
の増加、それに伴なう製造コストの上昇、更に工
数増加による歩溜り低下の原因にもなる等集積回
路素子の製造に当つては多くの難点を生じる。
本発明は上記難点を除去した新規な半導体装置
の製造方法を提供するもので、特に特性の異なる
素子を半導体基板にモノリシツクにしかも同時に
形成可能とした。
の製造方法を提供するもので、特に特性の異なる
素子を半導体基板にモノリシツクにしかも同時に
形成可能とした。
本発明は上記目的を達成するために、半導体基
板に被着した薄い絶縁物層に不純物導入用開口を
設け、ここに堆積した多結晶層の横方向即ち半導
体基板表面に沿つた方向に不純物を拡散させ、し
かも開口に対向する多結晶層に設けた珪素酸化物
によつてその拡散を制御する方式を採用し、汎用
性の高い不純物のうち多結晶珪素中での拡散速度
が最も早いＰを不純物として利用する。
板に被着した薄い絶縁物層に不純物導入用開口を
設け、ここに堆積した多結晶層の横方向即ち半導
体基板表面に沿つた方向に不純物を拡散させ、し
かも開口に対向する多結晶層に設けた珪素酸化物
によつてその拡散を制御する方式を採用し、汎用
性の高い不純物のうち多結晶珪素中での拡散速度
が最も早いＰを不純物として利用する。
第１図Ａ〜Ｅにより本発明を詳述する。
Ｐ導電型を示した表面濃度としてＢが約
1014atoms／cc含有した半導体基板１を準備し
こゝに後述するバイポーラトランジスタの埋込領
域として機能するN+領域２を５×1019atoms／cc
程度のsbによつて形成する。この半導体基板１に
Ｂを約1015atoms／cc含むＰ型エピタキシヤル層
３を堆積し、こゝに厚さ8000Åのフイールド絶縁
物層４を公知の選択酸化法もしくは熱酸化法によ
り形成する。
1014atoms／cc含有した半導体基板１を準備し
こゝに後述するバイポーラトランジスタの埋込領
域として機能するN+領域２を５×1019atoms／cc
程度のsbによつて形成する。この半導体基板１に
Ｂを約1015atoms／cc含むＰ型エピタキシヤル層
３を堆積し、こゝに厚さ8000Åのフイールド絶縁
物層４を公知の選択酸化法もしくは熱酸化法によ
り形成する。
次に素子形成予定位置のフイールド絶縁物層４
を食刻法によつて開口し、露出したエピタキシヤ
ル層にＰを1016atoms／cc程度イオン注入してＮ
−Well領域５，５を形成し、その表面には数百
Å程度の酸化膜６，６を形成する。この時点の断
面構造を第１図Ａに示す。この図ではコレクタ接
点１１を示してあるが、その形成時期は後述の工
程間であつても差支えない。その表面濃度は
1020atoms／cc程度のN+領域である。
を食刻法によつて開口し、露出したエピタキシヤ
ル層にＰを1016atoms／cc程度イオン注入してＮ
−Well領域５，５を形成し、その表面には数百
Å程度の酸化膜６，６を形成する。この時点の断
面構造を第１図Ａに示す。この図ではコレクタ接
点１１を示してあるが、その形成時期は後述の工
程間であつても差支えない。その表面濃度は
1020atoms／cc程度のN+領域である。
次いでこの薄い酸化膜６，６を介してＢを
35KeV4.9×1013cm-2の条件でイオン注入し、更
にN+雰囲気のもと900℃で熱処理してベース領域
７，７を設けＮ−Well領域をバイポーラ型トラ
ンジスタのコレクタとして機能させる。
35KeV4.9×1013cm-2の条件でイオン注入し、更
にN+雰囲気のもと900℃で熱処理してベース領域
７，７を設けＮ−Well領域をバイポーラ型トラ
ンジスタのコレクタとして機能させる。
この酸化膜６，６にはエミツタ領域用ならびに
ベース接点用の開口を設けるが、先ずエミツタ領
域用の開口８，８を食刻法で形成後、この開口を
もつ半導体基板１上に多結晶珪素層１０を約3500
Å堆積するので、結果的にはフイールド絶縁物層
４及び薄い酸化膜６，６にも積層される。
ベース接点用の開口を設けるが、先ずエミツタ領
域用の開口８，８を食刻法で形成後、この開口を
もつ半導体基板１上に多結晶珪素層１０を約3500
Å堆積するので、結果的にはフイールド絶縁物層
４及び薄い酸化膜６，６にも積層される。
更にこの多結晶珪素層１０にはCVD法により
約6000Åの二酸化珪素層１５を第１図Ｂに示すよ
うに堆積後通常の写真食刻法により開口８，８に
対向する部分をパターニングする。次に、このパ
ターニングされた二酸化珪素層即ち珪素酸化物層
１５，１５周囲に露出した多結晶珪素層１０，１
０にイオン注入法もしくはPOCl3からＰを導入し
て開口８，８に導き、こゝに露出したベース領域
７，７部分にエミツタ領域１２，１２を設ける。
このエミツタ領域１２，１２の表面濃度は約
1020atoms／ccでありこの断面図を第１図Ｃに示
す。このＰ導入に当つては珪素酸化物層１５，１
５の面積によつてその導入量が制御され、即ち、
開口８，８の面積より珪素酸化物層１５，１５の
底面積が大きいとその導入量は少なく、その逆で
は導入量が大きくなり、得られるエミツタ領域の
xjは導入量が大きいと大となる。しかし、第１図
Ｄにおいて例えば開口８にいわゆるテーパを設け
るとＰ導入量が増大するので、珪素酸化物層１５
とによつて導入量を調整することも可能である。
約6000Åの二酸化珪素層１５を第１図Ｂに示すよ
うに堆積後通常の写真食刻法により開口８，８に
対向する部分をパターニングする。次に、このパ
ターニングされた二酸化珪素層即ち珪素酸化物層
１５，１５周囲に露出した多結晶珪素層１０，１
０にイオン注入法もしくはPOCl3からＰを導入し
て開口８，８に導き、こゝに露出したベース領域
７，７部分にエミツタ領域１２，１２を設ける。
このエミツタ領域１２，１２の表面濃度は約
1020atoms／ccでありこの断面図を第１図Ｃに示
す。このＰ導入に当つては珪素酸化物層１５，１
５の面積によつてその導入量が制御され、即ち、
開口８，８の面積より珪素酸化物層１５，１５の
底面積が大きいとその導入量は少なく、その逆で
は導入量が大きくなり、得られるエミツタ領域の
xjは導入量が大きいと大となる。しかし、第１図
Ｄにおいて例えば開口８にいわゆるテーパを設け
るとＰ導入量が増大するので、珪素酸化物層１５
とによつて導入量を調整することも可能である。
このＰ導入後、第１図Ｄに示すようにエミツタ
領域１２，１２に対向して積層した多結晶珪素層
１０をエミツタ電極とするため、その他を溶除し
て露出した薄い酸化珪素層にベース接点用開口
９，９を設けこゝにＢを拡散してP+導電型領域
１３，１３を設ける。更に、このベース接点領域
及びコレクタ接点用N+導電型領域１１，１１に
導電性金属Alを堆積して図示しないベース電極
及びコレクタ電極を形成してバイポーラ型トラン
ジスタをもつ集積回路装置を形成する。
領域１２，１２に対向して積層した多結晶珪素層
１０をエミツタ電極とするため、その他を溶除し
て露出した薄い酸化珪素層にベース接点用開口
９，９を設けこゝにＢを拡散してP+導電型領域
１３，１３を設ける。更に、このベース接点領域
及びコレクタ接点用N+導電型領域１１，１１に
導電性金属Alを堆積して図示しないベース電極
及びコレクタ電極を形成してバイポーラ型トラン
ジスタをもつ集積回路装置を形成する。
本発明では多結晶珪素におけるＰの拡散速度が
極めて大きい現象を利用しており、又エミツタ領
域形成予定位置上の多結晶珪素は酸化珪素層によ
つて被覆されているので周囲からの横方向によつ
てＰベース領域上の薄い酸化膜に形成した開口に
導入されてエミツタ領域が形成される。しかも、
この導入量はこの酸化珪素層の面積によつて左右
され、更に開口部に設けるテーパ部によつても調
整できる。
極めて大きい現象を利用しており、又エミツタ領
域形成予定位置上の多結晶珪素は酸化珪素層によ
つて被覆されているので周囲からの横方向によつ
てＰベース領域上の薄い酸化膜に形成した開口に
導入されてエミツタ領域が形成される。しかも、
この導入量はこの酸化珪素層の面積によつて左右
され、更に開口部に設けるテーパ部によつても調
整できる。
このように電気特性が異なるバイポーラ型トラ
ンジスタを同一基板内に同時に形成できることに
なるので、集積回路設計の自由度を増すことが可
能となると共により良い性能をもつた集積回路が
得られる。
ンジスタを同一基板内に同時に形成できることに
なるので、集積回路設計の自由度を増すことが可
能となると共により良い性能をもつた集積回路が
得られる。
第１図Ａ〜Ｅは本発明の工程順にその断面構造
を示す図、第２図は従来工程の一部を示す断面図
である。
を示す図、第２図は従来工程の一部を示す断面図
である。
Claims (1)
- １ 第１導電型の半導体層から成る複数の島領域
を形成する工程と、この島領域を新たな薄い絶縁
物層で覆う工程と、この薄い絶縁物層を介して第
１不純物を拡散して第２導電型の領域を形成する
工程と、前記薄い絶縁物層に開口を設ける工程
と、前記薄い絶縁物層を覆つてノンドープ多結晶
珪素層を堆積する工程と、前記開口に対向するノ
ンドープ多結晶珪素層に珪素酸化物層を形成する
際に、任意の島領域における珪素酸化物層の面積
を他の珪素酸化物層の面積と違つて形成する工程
と、前記ノンドープ多結晶珪素の露出表面から第
２不純物を前記開口に位置する第２導電型の領域
に導入して第１導電型の領域を形成する工程とを
具備することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192042A JPS6252965A (ja) | 1985-09-02 | 1985-09-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192042A JPS6252965A (ja) | 1985-09-02 | 1985-09-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6252965A JPS6252965A (ja) | 1987-03-07 |
| JPH0482052B2 true JPH0482052B2 (ja) | 1992-12-25 |
Family
ID=16284639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60192042A Granted JPS6252965A (ja) | 1985-09-02 | 1985-09-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6252965A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5563821A (en) * | 1978-11-06 | 1980-05-14 | Nec Corp | Semiconductor device |
| JPS58108765A (ja) * | 1981-12-23 | 1983-06-28 | Clarion Co Ltd | 半導体装置の製法 |
| JPS5933860A (ja) * | 1982-08-19 | 1984-02-23 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1985
- 1985-09-02 JP JP60192042A patent/JPS6252965A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6252965A (ja) | 1987-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481706A (en) | Process for manufacturing integrated bi-polar transistors of very small dimensions | |
| US3864817A (en) | Method of making capacitor and resistor for monolithic integrated circuits | |
| EP0034910A1 (en) | A method of manufacturing a semiconductor device, and a device so manufactured | |
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH0465548B2 (ja) | ||
| JPS62203380A (ja) | 半導体素子の製造方法 | |
| EP0051500B1 (en) | Semiconductor devices | |
| KR100191685B1 (ko) | 축적 전극의 파형의 거친면을 가진 캐패시터 제조 방법 | |
| JPS5946105B2 (ja) | バイポ−ラ型トランジスタ装置及びその製法 | |
| EP0051534B1 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| EP0078220B1 (en) | Polycrystalline silicon interconnections for bipolar transistor flip-flop | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| JPS6133253B2 (ja) | ||
| US4968635A (en) | Method of forming emitter of a bipolar transistor in monocrystallized film | |
| JPH0482052B2 (ja) | ||
| JPS6155250B2 (ja) | ||
| JPS58111345A (ja) | 半導体装置 | |
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| JPS59169179A (ja) | 半導体集積回路装置 | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JPH02207534A (ja) | 半導体装置 | |
| JPH0389549A (ja) | 半導体装置 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JP2557840B2 (ja) | 半導体装置の製造法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 |