JPS5933860A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS5933860A
JPS5933860A JP57143719A JP14371982A JPS5933860A JP S5933860 A JPS5933860 A JP S5933860A JP 57143719 A JP57143719 A JP 57143719A JP 14371982 A JP14371982 A JP 14371982A JP S5933860 A JPS5933860 A JP S5933860A
Authority
JP
Japan
Prior art keywords
diffusion
type
regions
arsenic
different
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57143719A
Other languages
English (en)
Inventor
Shigeru Komatsu
茂 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57143719A priority Critical patent/JPS5933860A/ja
Priority to EP83108169A priority patent/EP0108204B1/en
Priority to US06/524,213 priority patent/US4589936A/en
Priority to DE8383108169T priority patent/DE3368346D1/de
Publication of JPS5933860A publication Critical patent/JPS5933860A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H10D84/0119—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including complementary BJTs
    • H10D84/0121—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including complementary BJTs the complementary BJTs being vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/67—Complementary BJTs
    • H10D84/673—Vertical complementary BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ので特にｎ型不純物の拡散に係る。
〔発明の技術的背景〕
半導体回路の高精能化高集積化に伴い、同一チップ内に
、周波数特性、制圧或は電流増幅率β等特性の異るトラ
ンジスタ等を形成することが広く要請されるようになっ
た。このように、同一チップ（基板）内に特性の異なる
トランジスタを形成する場合、各トランジスタの平面的
な幾何学形状ばかシでなく不純物の拡散深さも重要な特
性のパラメータとなシ、同一基板中に異なる深さの拡散
層を形成する必要がある。
例えばｐ型ペース層に異なる拡散深さのｎ型エミッタ領
域を形成する場合、深いエミッタの形成予定領域には予
めリン等のｎ型不純物を熱拡散させておき、次にこの深
いエミッタの形成予定領域と浅いエミッタの形成予定領
域とに同時に第２の不純物熱拡散工程を施して、拡散深
さの異なるエミッタ領域を形成する。
〔背景技術の問題点〕
このように、いくつかの不純物拡散工程を選択的にくり
返し行うことによシ、拡散深さを制御する方法では、熱
拡散工程を２回以上行う必要がある。この熱拡散工程に
おける拡散時間等の熱処理の条件設定は一般に高い精度
を要求され、拡散深さの制御が難しく、生産性が悪い。
とりわけ、浅い拡散層の形成では困難を極めていた。
〔発明の目的〕
この発明は上記のような点に鑑みなされたもので、精度
良い異った拡散深さを有するｎ型領域が１回の熱拡散工
程で形成された半導体装置およびその製造方法を提供し
ようとするものである。
〔発明の概要〕
すなわちこの発明に係る半導体装置およびその製造方法
は、ｎ型不純物のリンにｎ型不純物のヒ素を混合添加し
て不純物拡散を行うと、ヒ素のリンに対する濃度比の増
加に伴ってリンのシリコンにおける拡散速度が低下する
現象を利用し、不純物拡散源にリンおよびヒ素を混合添
加し、そのリンおよびヒ素の濃度比を形成すべきｎ型拡
散層の拡散深さに応じて設定した後、このリンおよびヒ
素の熱拡散工程を行ってｎ型拡散領域を形成するように
したものである。
〔発明の実施例〕
以下図面を参照してこの発明の一実施例につき読切する
。
第１図の断面図において、ｎ型の（１００）シリコン基
板１０に拡散深さＸｊが１μｍで層抵抗ρ８が３００Ω
／口のｐ型拡散領域ＪＯＢを形成し、このｐ型拡散領域
１０Ｂに開口部１１を有する絶縁層１２を被着した後、
２０００１Ｌ〜４０００．ｊの層厚で多結晶シリコン１
３を被着形成し、」二記開ロ部１ノを被覆する。この多
結晶シリコン１３は、リンＰおよびヒ素Ａ８がイオン注
入或は多結晶シリコンＪ３の形成と同時に添加されてい
る。このような半導体装置を１０００℃のドライ０２（
乾燥酸素）雰囲気中に設置し、上記多結晶シリコン１３
中に含まれていたＰおよびＡｓを基板１０表面に拡散さ
せｎ型拡散領域１０Ｅを形成する。このようにして、上
記ｎ型５− 拡散領域１０Ｅをエミ、りとし、ｐ型拡散領域１０Ｂ−
Ｑベースとするｎｐｎ　）ランジスタラｔ　Ｒ増幅率β
が１００となるように形成する。
ここで、上記多結晶シリコン１３に添加するＡｓＯ量を
変化させ、基板１０表面のＰとＡｓの含有比をｒｐ　：
Ａｓ　＝１　：’　Ｊとしたときの種々のＸの値におけ
るβ＃１００とするに必要なエミッタの拡散時間は第２
図のグラフに示すようなものとなる。すなわち、ｎ型拡
散領域１０Ｅがトランジスタのβを１００とする深さに
まで拡散する拡散時間が、Ａｓの添加量が増加する（Ｘ
の値が小さくなる）につれて長くなることが判明した。
ここで、Ｐ（！：Ａ８の混合拡散不純物をシリコン中に
拡散してｎ型領域を形成する場合、Ｐの方がＡｓより拡
散係数が大きく、Ｐの分布がｎ型領域の拡散形成には支
配的であることが知られている。従って、第２図のグラ
フはＰの不純物拡散分布がＡｓの添加量に大きく依存し
、Ａｓの添加量の増加に伴いＰの拡散速度が低下するこ
とを示している。
６一 従って、Ｐに混合するＡｓ　（Ｐ／Ａｓ　）の割合を同
一の基板中で選択的に異ならせることにより、同一の拡
散熱処理で異なったｎ型不純物分布を有する領域を形成
することができることを示すものである。
尚、基板ｒＯにＰおよびＡｓの混合不純物を拡散させる
方法としては、上記のようなポリシリコンを不純物拡散
源とするものばかシでなくイオン注入法によって直接基
板１０表面に集中的にＰ、！：Ａ８とを注入し、熱拡散
させても良い。
第３図（ａ）〜（ｆ）は上記のような現象を利用して同
一基板２０上に異なる遮断周波数ｆＴを有する縦型ｎｐ
ｎ　）ランリスタを形成する過程を示すものである。
第３図（ａ）において、基板２０のトランジスタＴＩお
よびトランジスタＴ２の形成予定領域それぞれに、ｎ＋
埋込層Ａ１　　ｒ　Ａ　２およびｎ型島領域ＣＩ＋０２
を形成する。そして、このｎ型島領域ＣＩ＋Ｃ２の各々
にペース深さＸｊ上１μｍで層抵抗ρ８≠３００Ω／口
の第１のペース領域Ｂ！および、ｘｊＴｈｏ、５μｍ　
　ρ８＝５００Ω／口の第２のペース領域Ｂ２を拡散形
成し、この基板２０上に絶縁層１２を被着する。
次に、第３図（ｂ）に示すように、絶縁層ノ２をエツチ
ングし、ｎ型不純物を拡散すべき、コレクタコンタクト
部およびエミ、り形成予定領域上に開口部Ｉ　Ｊ　、　
１１’を設ける。
その後、第３図（Ｃ）に示すように、ＰとＡｓの濃度比
Ｐ／Ａｓ　＝　３２の割合となるよう所定の濃度のＰお
よびＡｓを添加した多結晶シリコン１３を基板２０の全
面に被着する。
次に、第３図（ｄ）に示す」：うに基板２ｏ上全面に酸
化シリコン等の第２の絶縁層１４を被着し、トランジス
タＴ２のエミ、り領域形成用の開口部１１′上の上記第
２の絶縁層１４に開口部１５を設ける。そして、この絶
縁層１４をイオン注入ブロック層として、開口部１５下
の多結晶シリコン層１３に、ＰとＡｓの濃度比Ｐ　／　
Ａｓ　＝　２となるようにＡｓをイオン注入する。
その後、上記第２の絶縁膜１４を除去し、第３図（ｅ）
に示すように下層の多結晶シリコン層１３を・セターニ
ングして不要な部分は除去する。
そして、引き続き、１０００℃のドライ０２中にて約１
２〜１３分の熱処理を施し、第３図（ｆ）に示すように
多結晶シリコン層１３中のｎ型不純物ＰおよびＡｓを拡
散させ、第１のベース領域Ｂｌ中にエミッタ領域Ｅｌ、
第２のペース領域Ｂ２中にエミッタ領域Ｅ２をそれぞれ
形成する。尚、図の１６．１７はそれぞれｌ・ランソス
タＴｌおよびＴ２のコレクタコンタクト用の高濃度ｎ型
領域を示したものである。
以上のようにして形成したトランジスタＴ１においては
β＝１００〜１２０、ペースコレクタ間の耐圧Ｖ。Ｂｏ
−２０〜２５ｖ１最太運断周波数ｆＴｍａｘ上１．２Ｇ
Ｈｚの特性が得られ、一方トランジスタＴ２においては
β＝８０〜９０、ｖＣＢ。＝２０〜２５　”　ＸｆＴｍ
　ａｘ　”　２．５　ＧＨｚの特性が得られた。このよ
うにＰとＡｓの濃度比の異なる拡散源を用いて拡散深さ
の異なるｎ型のエミッタを形成することにより、周波数
特性の大幅に異なるトランノー９− スタを同一基板内に形成できた。この方法によれば、エ
ミッタ領域を形成するヒ素およびリンの濃度設定は亮い
精度で行うことができ、浅い方のエミッタ領域の拡散深
さを簡便に精度良く設定できるため、所望のトランジス
タの特性を容易に得ることが可能である。
また、上記実施例では、ペース用のｐ型頭域の拡散深さ
を予め異ならせておき、エミッタ用のｎ型領域を拡散形
成する場合につき述べたが、同一の基板上に同一の拡散
深さを有するペースｐ型領域を形成しておき、このペー
スｐ型領域内それぞれに上記と同様のＡｓの濃度の異な
る拡散源を用いエミッタｎ型領域を拡散形成させ、例え
ばβ＝９００〜１０００、Ｖ　　＝ＳＶの第１のトラン
ジスタとβ＝１００〜１２０、■　　−２０〜２５Ｖの
耐圧および電流増幅率の異なる第２のトランジスタを形
成できることが確認されている。
このような応用では、冒いβを有する入力段向きの高入
力インピーダンストランジスタと出力段向きの高耐圧ト
ランジスタとを比較的簡単−１０＝ な方法で形成できるため、集積回路では特に有効なもの
となる。
尚、この発明はｎｐｎ　）ランリスタのエミッタ領域に
限らずｐｎｐ　）ランノスタ等の他のものにも適用でき
ることは勿論である。
〔発明の効果〕
以上のようにこの発明によれば、リンとヒ素との濃度比
の制御によ如リンを主成分とするｎ型不純物の拡散速度
を制御できるため、制御の難しい熱拡散工程を何度も繰
シ返す必要なく、同一基板上に高精度に拡散深さの設定
された複数種のｎ型拡散領域を有する半導体装置を製造
でき、生産性の向上が図れるもので、特に複数種類のｎ
ｐｎ縦型トランジスタを有する集積回路では効果的であ
る。
【図面の簡単な説明】
第１図はこの発明の一実施例に係る半導体装置の製造方
法を説明する断面図、第２図はリンに対するヒ素濃度と
拡散時間を示すグラフ、第３図（、）〜（ｆ）はこの発
明の一実施例に係る半導体装置を製造過程と共に示す断
面図である。 １０．２０・・・半導体基板、１３・・・多結晶シリコ
ン、１０Ｅ・・・ｎ型拡散領域、”’ｌ　　ｌ　Ｅ２・
・・エミッタ領域。

Claims (5)

    【特許請求の範囲】
  1. （１）半導体基板にリンおよびヒ素を混合添加された拡
    散深さの異なる複数のｎ型拡散領域を具備し、上記拡散
    深さの異なるｎ型拡散領域のリンおよびヒ素の濃度比は
    異なることを特徴とする半導体装置。
  2. （２）　　上記半導体基板は、複数のｎ型島領域の形成
    されたｐ型であり、上記複数のｎ型拡散領域は上記複数
    のｎ型島領域内に形成された複数のｎｐｎ　）ランリス
    タのエミッタ領域を構成し、上記のｎｐｎ　）ランリス
    タは特性の異なるものを含むことを特徴とする特許請求
    の範囲第１項記載の半導体装置。
  3. （３）形成すべき複数のｎ型拡散領域の拡散深さに応じ
    てリンに対す為ヒ素の濃度比を小さく設定した不純物拡
    散源よシ上記リンおよびヒ素を熱拡散させ、同一基板に
    拡散深さの異なるｎ型拡散領域を形成する熱拡散工程を
    具備する半導体装置の製造方法。
  4. （４）半導体基板上に形成されリンおよびヒ素を含みリ
    ン或はヒ素の選択イオン注入によｈｖンとヒ素の濃度比
    の異った領域を有する多結晶シリコンを不純物拡散源と
    して用い、上記熱拡散工程によシ異った拡散深さを有す
    るｎ型拡散領域を上記半導体基板に拡散形成する特許請
    求の範囲第３項記載の半導体装置の製造方法。
  5. （５）上記不純物拡散源として、半導体基板表面にリン
    およびヒ素の濃度比を異ならせて選択イオン注入したリ
    ンおよびヒ素の選択イオン注入層を用い、上記熱拡散工
    程によシ上記半導体基板内に異った拡散深さを有するｎ
    型拡散領域を同時に拡散形成する特許請求の範囲第３項
    記載の半導体装置の製造方法。
JP57143719A 1982-08-19 1982-08-19 半導体装置およびその製造方法 Pending JPS5933860A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57143719A JPS5933860A (ja) 1982-08-19 1982-08-19 半導体装置およびその製造方法
EP83108169A EP0108204B1 (en) 1982-08-19 1983-08-18 Method for diffusing impurities and semiconductor devices fabricated by said method
US06/524,213 US4589936A (en) 1982-08-19 1983-08-18 Method for fabricating a semiconductor device by co-diffusion of arsenic and phosphorus
DE8383108169T DE3368346D1 (en) 1982-08-19 1983-08-18 Method for diffusing impurities and semiconductor devices fabricated by said method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57143719A JPS5933860A (ja) 1982-08-19 1982-08-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS5933860A true JPS5933860A (ja) 1984-02-23

Family

ID=15345393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57143719A Pending JPS5933860A (ja) 1982-08-19 1982-08-19 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US4589936A (ja)
EP (1) EP0108204B1 (ja)
JP (1) JPS5933860A (ja)
DE (1) DE3368346D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252965A (ja) * 1985-09-02 1987-03-07 Toshiba Corp 半導体装置の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117765A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
IT1213234B (it) * 1984-10-25 1989-12-14 Sgs Thomson Microelectronics Procedimento perfezionato per la fabbricazione di dispositivi a semiconduttore dmos.
US4851360A (en) * 1986-09-29 1989-07-25 Texas Instruments Incorporated NMOS source/drain doping with both P and As
US4801555A (en) * 1987-01-14 1989-01-31 Motorola, Inc. Double-implant process for forming graded source/drain regions
US5183777A (en) * 1987-12-30 1993-02-02 Fujitsu Limited Method of forming shallow junctions
JPH0831473B2 (ja) * 1988-05-20 1996-03-27 富士通株式会社 半導体装置
JPH0330334A (ja) * 1989-06-28 1991-02-08 Toshiba Corp バイポーラトランジスタの製造方法
JPH0797590B2 (ja) * 1989-11-21 1995-10-18 株式会社東芝 バイポーラトランジスタの製造方法
US5504016A (en) * 1991-03-29 1996-04-02 National Semiconductor Corporation Method of manufacturing semiconductor device structures utilizing predictive dopant-dopant interactions
EP0609658B1 (en) * 1993-01-12 1998-04-01 Sony Corporation Output circuit device for charge transfer element
US5607867A (en) * 1994-07-15 1997-03-04 Texas Instruments Incorporated Method of forming a controlled low collector breakdown voltage transistor for ESD protection circuits
DE19511251A1 (de) * 1995-03-27 1996-10-02 Siemens Ag Bipolarer Siliziumtransistor
US6566217B1 (en) * 1996-01-16 2003-05-20 Mitsubishi Denki Kabushiki Kaisha Manufacturing process for semiconductor device
US6331468B1 (en) * 1998-05-11 2001-12-18 Lsi Logic Corporation Formation of integrated circuit structure using one or more silicon layers for implantation and out-diffusion in formation of defect-free source/drain regions and also for subsequent formation of silicon nitride spacers
US6329273B1 (en) * 1999-10-29 2001-12-11 Advanced Micro Devices, Inc. Solid-source doping for source/drain to eliminate implant damage

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1145121A (en) * 1965-07-30 1969-03-12 Associated Semiconductor Mft Improvements in and relating to transistors
US3748198A (en) * 1970-01-22 1973-07-24 Ibm Simultaneous double diffusion into a semiconductor substrate
US3834953A (en) * 1970-02-07 1974-09-10 Tokyo Shibaura Electric Co Semiconductor devices containing as impurities as and p or b and the method of manufacturing the same
US3879230A (en) * 1970-02-07 1975-04-22 Tokyo Shibaura Electric Co Semiconductor device diffusion source containing as impurities AS and P or B
JPS543479A (en) * 1977-06-09 1979-01-11 Toshiba Corp Semiconductor device and its manufacture
FR2417853A1 (fr) * 1978-02-17 1979-09-14 Thomson Csf Procede de realisation d'un transistor de type mos et transistor realise selon ce procede
JPS5555559A (en) * 1978-10-19 1980-04-23 Toshiba Corp Method of fabricating semiconductor device
JPS6028397B2 (ja) * 1978-10-26 1985-07-04 株式会社東芝 半導体装置の製造方法
JPS56115525A (en) * 1980-02-18 1981-09-10 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5715459A (en) * 1980-07-01 1982-01-26 Fujitsu Ltd Semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6252965A (ja) * 1985-09-02 1987-03-07 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0108204A1 (en) 1984-05-16
DE3368346D1 (en) 1987-01-22
US4589936A (en) 1986-05-20
EP0108204B1 (en) 1986-12-10

Similar Documents

Publication Publication Date Title
US4357622A (en) Complementary transistor structure
US3655457A (en) Method of making or modifying a pn-junction by ion implantation
US3183129A (en) Method of forming a semiconductor
JPS5933860A (ja) 半導体装置およびその製造方法
US4283236A (en) Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping
US4199380A (en) Integrated circuit method
US3745070A (en) Method of manufacturing semiconductor devices
JPS62256465A (ja) 集積半導体装置の製造方法
US4191595A (en) Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface
US4485552A (en) Complementary transistor structure and method for manufacture
DE3884665T2 (de) Hochleistungstransistor mit Seitenwandemitter.
US4481707A (en) Method for the fabrication of dielectric isolated junction field effect transistor and PNP transistor
JPS62290173A (ja) 半導体集積回路装置の製造方法
US4178190A (en) Method of making a bipolar transistor with high-low emitter impurity concentration
US3945857A (en) Method for fabricating double-diffused, lateral transistors
DE19844710A1 (de) Mit einer Submikrometer-CMOS-Technik kompatible integrierte Halbleiterschaltung mit einem lateralen Bipolar-Transistor und diesbezügliches Verfahren
US3729811A (en) Methods of manufacturing a semiconductor device
US4136353A (en) Bipolar transistor with high-low emitter impurity concentration
US3898107A (en) Method of making a junction-isolated semiconductor integrated circuit device
JPS62113471A (ja) バイポ−ラトランジスタに浅く、大量にド−プされた外因性ベ−ス領域を形成する方法
US4786614A (en) Method of fabricating a high voltage semiconductor device having a pair of V-shaped isolation grooves
US3398029A (en) Method of making semiconductor devices by diffusing and forming an oxide
US3841918A (en) Method of integrated circuit fabrication
DE3784974T2 (de) Selbstjustierter vlsi bipolarer transistor.
US4595943A (en) Reduced beta vertical transistors and method of fabrication