JPH0482741U - - Google Patents

Info

Publication number
JPH0482741U
JPH0482741U JP12381490U JP12381490U JPH0482741U JP H0482741 U JPH0482741 U JP H0482741U JP 12381490 U JP12381490 U JP 12381490U JP 12381490 U JP12381490 U JP 12381490U JP H0482741 U JPH0482741 U JP H0482741U
Authority
JP
Japan
Prior art keywords
circuit
data
transfer device
delay
logic levels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12381490U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12381490U priority Critical patent/JPH0482741U/ja
Publication of JPH0482741U publication Critical patent/JPH0482741U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Description

【図面の簡単な説明】
第1図〜第8図はこの考案の構成図、第9図は
従来の装置の構成図であり、図において1はデー
タ転送装置、2a〜2cは制御器、3は信号発生
回路、4a〜4cは信号入出力回路、5はクロツ
ク発生回路、6a〜6cはデータ抽出回路、7a
〜7cはクロツク抽出回路、8はデータ切り換え
回路、9a〜9bは遅延回路、10は遅延時間検
出回路、11は遅延時間ラツチ回路、12は水晶
発信器、13はシフトレジスタ、14はデータセ
レクタ、15はゲート、16はFIFO、17は
周期−電圧変換回路、18はピークホールド回路
、19はリミツタ、20はコンパレータ、21は
波形整形回路、22は分周回路である。なお、図
中、同一符号は同一又は相当部分を示す。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 転送されたデータによつて同時に制御され
    る複数の負荷を制御するデータ転送装置において
    、2組の連続した2つの異なる論理レベルにより
    構成される1つの信号をLと定義し、2つの等し
    い論理レベルの連続した1組の異なる論理レベル
    より構成される1つの信号をHと定義した信号を
    用い、各制御器内部にデイレイラインを内蔵した
    データ抽出回路とクロツク抽出回路を備え、クロ
    ツク発生回路を排除することを特徴とするデータ
    転送装置。 (2) 転送されたデータによつて同時に制御され
    る複数の負荷を制御するデータ転送装置において
    、2組の連続した2つの異なる論理レベルにより
    構成される1つの信号をLと定義し、2つの等し
    い論理レベルの連続した1組の異なる論理レベル
    より構成される1つの信号をHと定義した信号及
    び遅延量検出用信号を用い、各制御器内部に水晶
    発振器とシフトレジスタとデータセレクタと遅延
    時間検出回路と遅延時間ラツチ回路からなる遅延
    回路を内蔵したデータ抽出回路とクロツク抽出回
    路を備え、クロツク発生回路を排除することを特
    徴とするデータ転送装置。 (3) 転送されたデータによつて同時に制御され
    る複数の負荷を制御するデータ転送装置において
    、2組の連続した2つの異なる論理レベルにより
    構成される1つの信号をLと定義し、2つの等し
    い論理レベルの連続した1組の異なる論理レベル
    より構成される1つの信号をHと定義した信号及
    び遅延量検出信号を用い、各制御器内部に水晶発
    振器とゲートとFIFOと遅延時間検出回路から
    なる遅延回路を内蔵したデータ抽出回路とクロツ
    ク抽出回路を備え、クロツク発生回路を排除する
    ことを特徴とするデータ転送装置。 (4) 転送されたデータによつて同時に制御され
    る複数の負荷を制御するデータ転送装置において
    、2組の連続した2つの異なる論理レベルにより
    構成される1つの信号をLと定義し、2つの等し
    い論理レベルの連続した1組の異なる論理レベル
    より構成される1つの信号をHと定義した信号及
    び遅延量検出用信号を用い、各制御器内部に周期
    一電圧変換回路とピークホールド回路とリミツタ
    とコンパレータと波形整形回路からなる遅延回路
    を内蔵しこデータ抽出回路とクロツク抽出回路を
    備え、クロツク発生回路を排除することを特徴と
    するデータ転送装置。
JP12381490U 1990-11-26 1990-11-26 Pending JPH0482741U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12381490U JPH0482741U (ja) 1990-11-26 1990-11-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12381490U JPH0482741U (ja) 1990-11-26 1990-11-26

Publications (1)

Publication Number Publication Date
JPH0482741U true JPH0482741U (ja) 1992-07-17

Family

ID=31871500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12381490U Pending JPH0482741U (ja) 1990-11-26 1990-11-26

Country Status (1)

Country Link
JP (1) JPH0482741U (ja)

Similar Documents

Publication Publication Date Title
JPS61128832U (ja)
KR940027317A (ko) 단열의 동적 비반전 회로
JPH0482741U (ja)
JPS6335127U (ja)
JPS6255175U (ja)
SU1483617A1 (ru) Устройство дл синхронизации и формировани серии импульсов
JPH01151500U (ja)
SU824191A1 (ru) Устройство дл задержки сигналов
JPS61160556U (ja)
JPS60112128U (ja) センサ−回路
JPS61128841U (ja)
JPS62183259U (ja)
JPH03116441U (ja)
JPS63140732U (ja)
JPH0486346U (ja)
JPS62203521U (ja)
JPH01147441U (ja)
JPH01164547U (ja)
JPS5492289A (en) Level shifter
JPH03106495U (ja)
JPS6474658A (en) Transfer speed switching device for dma
JPS62177128U (ja)
JPH0356225U (ja)
JPS6374830U (ja)
JPS63118647U (ja)