JPH0483366A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH0483366A JPH0483366A JP2197032A JP19703290A JPH0483366A JP H0483366 A JPH0483366 A JP H0483366A JP 2197032 A JP2197032 A JP 2197032A JP 19703290 A JP19703290 A JP 19703290A JP H0483366 A JPH0483366 A JP H0483366A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- cap
- package substrate
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野）
本発明は、半導体集積回路装置およびその製造技術に関
し、特にチップキャリヤ（Ｃｈｉｐ Ｃａｒｒｉｅｒ）
形半導体集積回路装置の高信頼化に適用して有効な技術
に関するものである。 〔従来の技術〕 パッケージ基板上に実装した半導体チップをキャップで
気密封止したパッケージ構造を有するチップキャリヤに
ついては、例えば特開昭６２−２４９４２９号、特開昭
６３−３１０１３９号公報などに記載されている。 第２図は、上記文献に記載されたチップキャリヤの断面
構造を示している。このチップキャリヤ２０は、ムライ
トなどのセラミック材料からなるパッケージ基板２１の
主面の電極２２上に半田バンプ２３を介して半導体チッ
プ２４をフェイスダウンボンディングし、この半導体チ
ップ２４をキャップ２５で気密封止したパッケージ構造
を備えている。キャップ２５は、窒化アルミニウム（Ａ
ＩＮ）などの高熱伝導性セラミックからなり、封止用半
田２６によってパッケージ基板２１の主面に接合されて
いる。パッケージ基板２１の主面の周縁部およびキャッ
プ２５の脚部の下面のそれぞれには、封止用半田２６の
濡れ性を向上させるためのメタライズ層２７が設けられ
ている。上記パッケージ基板２１とキャップ２５とによ
って周囲を囲まれたキャビティ、内のチップ２４の背面
（上面）は、伝熱用半田２８によってキャップ２５の下
面に接合されている。これは、チップ２４から発生した
熱を伝熱用半田２８を通じてキャップ２５に伝達するた
めである。キャップ２５の上面には必要に応じてヒート
シンク（図示せず）が接合される。上記伝熱用半田２８
の濡れ性を向上させるため、キャップ２５の下面（また
はチップ２４の背面）には、メタライズ層２７が設けら
れている。 パッケージ基板２１の内層には、例えばＷ（タングステ
ン）からなる内部配線２９が形成され、この内部配線２
９を通じてパッケージ基板２１の主面側の電極２２と下
面側の電極２２とが電気的に接続されている。下面側の
電極２２には、チップキャリヤ２０をモジュール基板な
どに実装する際の外部端子となる半田バンプ３０が接合
される。 〔発明が解決しようとする課題〕 前記チップキャリヤは、半田バンプを介してパッケージ
基板の主面に実装したチップの背面をキャップの下面に
半田付けし、さらに上記キャップをパッケージ基板の主
面に半田付けしたパッケージ構造を有している。そのた
め、チップ、パッケージ基板およびキャップの熱膨張係
数差に起因して、接合面積が最も小さい箇所であるパッ
ケージ基板の電極と半田バンプとの界面に応力が集中し
易く、半田バンプの接続信頼性や接続寿命を充分に確保
することが困難であった。 また、前記チップキャリヤは、高価なセラミック製の多
層配線基板をパッケージ基板に用いているため、これが
チップキャリヤの製造コストを高くする一因になってい
た。 本発明は、上記した問題点に着目してなされたものであ
り、その目的は、チップキャリヤ形半導体集積回路装置
の信頼性を向上させる技術を提供することにある。 本発明の他の目的は、チップキャリヤ形半導体集積回路
装置の製造コストを低減する技術を提供することにある
。 本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。 〔課題を解決するための手段〕 本戦において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。 本願の一発明は、可撓性樹脂で構成したパッケージ基板
の主面に半田バンプを介してフェイスダウンボンディン
グしたチップの背面にろう材を介してキャップを接合す
るとともに、上記チップの表面に耐湿性有機被膜をコー
ティングしたチップキャリヤ形半導体集積回路装置であ
る。 〔作用〕 上記した手段によれば、パッケージ基板を可撓性樹脂で
構成したことにより、パッケージ基板の電極と半田バン
プとの界面に集中した応力をパッケージ基板の変形によ
って緩和、吸収することができる。また、パッケージ基
板とキャップとが接触しない構造となっているため、パ
ッケージ基板の電極と半田バンプとの界面に集中する応
力を小さくすることができる。一方、チップの表面に耐
湿性有機被膜をコーティングしたことにより、チップを
気密封止しなくともその耐湿性を確保することができる
。また、チップの背面にろう材を介してキャップを接合
することにより、チップの放熱性を確保することができ
る。 さらに、パッケージ基板を樹脂で構成したことにより、
パッケージ基板を高価なセラミックで構成する場合に比
べてチップキャリヤの製造コストが低減される。 〔実施例〕 第１図に示すように、本実施例のチップキャリヤ１は、
ポリイミド樹脂からなるパッケージ基板２の主面の電極
３上に半田バンプ４を介して半導体チップ５をフェイス
ダウンボンディングし、さらに上記チップ５の背面にろ
う材６を介してキャツブ７を接合したパッケージ構造を
備えている。 上記キャップ７は、ＡＩＮなどの高熱伝導性セラミック
からなり、その上には図示しないヒートシンクが搭載さ
れ、チップ５からろう材６を通じてキャップ７に伝達さ
れた熱を上記ヒートシンクの表面から外部に逃がす構造
になっている。上記半田バンプ４およびろう材６は、例
えば３〜４重量％程度のＳｎを含有するＰ ｂ ／ Ｓ
ｎ合金（溶融温度＝３２０〜３３０℃程度）からなる
。上記キャップ７の下面には、ろう材６の濡れ性を向上
させるためのメタライズ層８が設けられている。上記メ
タライズ層８は、例えばＴｉ、ＮｉおよびＡｕの薄膜を
積層した複合金属膜からなる。上記メタライズ層８は、
チップ５の背面に設けてもよい。 パッケージ基板２の内層には、例えばＣｕからなる内部
配線９が形成されており、上記内部配線９を通じてパッ
ケージ基板２の主面側の電極３と下面側の電極３とが電
気的に接続されている。上記下面側の電極３には、チッ
プキャリヤ１をモジュール基板などに実装する際の外部
端子となる半田バンプ１０が接合される。上記半田バン
プ１０は、半田バンプ４およびろう材６よりも低融点の
半田、例えば１０重量％程度のＳｎを含有するＰｂ／Ｓ
ｎ合金（溶融温度＝２９０〜３３０℃程度）または３０
重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶融温度
＝２５０〜２６０℃程度）からなる。 上記チップキャリヤｌは、キャップ７の脚部とパッケー
ジ基板２の主面との間に僅かな隙間が設けられており、
キャップ７とパッケージ基板２とが接触しないパッケー
ジ構造となっている。そして、上記キャップ７とパッケ
ージ基板２とによって周囲を囲まれたキャビティ１１の
内部におけるチップ５、半田バンプ４、電極３、キャッ
プ７およびパッケージ基板２のそれぞれの表面には、膜
厚が１〜２μｍ程度の耐湿性有機被膜１２がコーティン
グされている。上配耐湿性有機被腹１２は、例えばパリ
レン樹脂からなる。 上記チップキャリヤ１を組み立てるには、まず集積回路
形成面の電極パッド１３上に半田バンプ４を形成したチ
ップ５を用意し、上記チップ５をその集積回路形成面を
下に向けてパッケージ基板２の主面に載せ、半田バンプ
４と電極３とを正確に位置合わせする。この位置合わせ
はチップマウント装置などの機械を用いて行う。続いて
チップ５の背面にその寸法に合わせて成形した板状のろ
う材６を載せ、さらにろう材６の上にキャップ７を被せ
る。次に、上記パッケージ基板２をリフロー炉に搬送し
、炉内の温度を半田バンプ４およびろう材６の溶融温度
よりも幾分高め（３４０〜３５０℃程度）に設定して半
田バンプ４およびろう材６を加熱、溶融することによっ
て、チップ５をパッケージ基板２の主面にフェイスダウ
ンボンディングするとともに、チップ５の背面とキャッ
プ７の下面とをろう材６で接合する。上記リフロー炉内
には、半田バンプ４やろう材６０表面の酸化を防止する
ために、窒素、アルゴンなどの不活性ガス、または上記
不活性ガスに水素を混合した還元性ガスが充填される。 また、半田バンプ４およびろう材６を加熱、溶融した際
にキャップ７の重みで半田バンプ４が潰れる虞れのある
場合は、例えばキャップ７の脚部とパッケージ基板２の
主面との隙間に薄い板材を挿入することによって、キャ
ップ７が必要以上に沈み込むのを防止する。 次に、例えばパリレン樹脂のような耐湿性有機樹脂を加
熱し、低分子化したその蒸気をキャップ７とパッケージ
基板２との隙間を通じてキャビティ１１内に流入する。 これにより、上記耐湿性有機樹脂の低分子蒸気は、チッ
プ５、半田バンプ４、電極３、キャップ７およびパッケ
ージ基板２のそれぞれの表面で冷却され、耐湿性有機被
膜１２となる。上記耐湿性有機被膜１２は、水分を吸着
する性質を有しているため、キャップ７とパッケージ基
板２との隙間を通じてキャビティ１１内に浸入した水分
がチップ５の内部に浸入することはない。 最後に、パッケージ基板２の下面側の電極３に半田バン
プ１０を接合することにより、上記チップキャリヤ１が
完成する。 上記のように構成された本実施例のチップキャリヤ１に
よれば、下記のような作用、効果を得ることができる。 （１）、パッケージ基板２を可撓性樹脂で構成したこと
により、電極３と半田バンプ４との界面に集中した応力
がパッケージ基板２の変形によって緩和、吸収される。 （２）、パッケージ基板２とキャップ７とが接触しない
パッケージ構造にしたことにより、電極３と半田バンプ
４との界面に集中する応力が低減される。 （３）、上記（１〕、（２）により、半田バンプ４の接
続信頼性や接続寿命を充分に確保することできる。 （４）、チップ５の表面に耐湿性有機被膜１２をコーテ
ィングしたことにより、チップ５を気密封止しないパッ
ケージ構造であるにもかかわらず、チップ５の耐湿性を
充分に確保することができる。 （５）、チップ５の背面にろう材６を介してキャップ７
を接合したことにより、チップ５の放熱性を充分に確保
することができる。 （６）、上記（３）〜（５）により、信頼性の高いチッ
プキャリヤ１を提供することができる。 （７）、パッケージ基板２をセラミックよりも安価なポ
リイミド樹脂で構成したことにより、その製造コストが
低減される。 （８）、半田バンプ４とろう材６とを同一の半田材料で
構成したことにより、チップ５をパッケージ基板２にフ
ェイスダウンボンディングする作業と、チップ５とキャ
ップ７とを接合する作業とを同時に行うことができるの
で、チップキャリヤ１の組立て工程が低減される。 （９）、パッケージ基板２とキャップ７とが接触しない
パッケージ構造にしたことにより、パッケージ基板２の
主面の周辺部やキャップ７の脚部に封止用半田の濡れ性
を向上させるためのメタライズ層を設ける工程が不要と
なるので、チップキャリヤ１の組立て工程が低減される
。 σ〔、上記（７）〜
し、特にチップキャリヤ（Ｃｈｉｐ Ｃａｒｒｉｅｒ）
形半導体集積回路装置の高信頼化に適用して有効な技術
に関するものである。 〔従来の技術〕 パッケージ基板上に実装した半導体チップをキャップで
気密封止したパッケージ構造を有するチップキャリヤに
ついては、例えば特開昭６２−２４９４２９号、特開昭
６３−３１０１３９号公報などに記載されている。 第２図は、上記文献に記載されたチップキャリヤの断面
構造を示している。このチップキャリヤ２０は、ムライ
トなどのセラミック材料からなるパッケージ基板２１の
主面の電極２２上に半田バンプ２３を介して半導体チッ
プ２４をフェイスダウンボンディングし、この半導体チ
ップ２４をキャップ２５で気密封止したパッケージ構造
を備えている。キャップ２５は、窒化アルミニウム（Ａ
ＩＮ）などの高熱伝導性セラミックからなり、封止用半
田２６によってパッケージ基板２１の主面に接合されて
いる。パッケージ基板２１の主面の周縁部およびキャッ
プ２５の脚部の下面のそれぞれには、封止用半田２６の
濡れ性を向上させるためのメタライズ層２７が設けられ
ている。上記パッケージ基板２１とキャップ２５とによ
って周囲を囲まれたキャビティ、内のチップ２４の背面
（上面）は、伝熱用半田２８によってキャップ２５の下
面に接合されている。これは、チップ２４から発生した
熱を伝熱用半田２８を通じてキャップ２５に伝達するた
めである。キャップ２５の上面には必要に応じてヒート
シンク（図示せず）が接合される。上記伝熱用半田２８
の濡れ性を向上させるため、キャップ２５の下面（また
はチップ２４の背面）には、メタライズ層２７が設けら
れている。 パッケージ基板２１の内層には、例えばＷ（タングステ
ン）からなる内部配線２９が形成され、この内部配線２
９を通じてパッケージ基板２１の主面側の電極２２と下
面側の電極２２とが電気的に接続されている。下面側の
電極２２には、チップキャリヤ２０をモジュール基板な
どに実装する際の外部端子となる半田バンプ３０が接合
される。 〔発明が解決しようとする課題〕 前記チップキャリヤは、半田バンプを介してパッケージ
基板の主面に実装したチップの背面をキャップの下面に
半田付けし、さらに上記キャップをパッケージ基板の主
面に半田付けしたパッケージ構造を有している。そのた
め、チップ、パッケージ基板およびキャップの熱膨張係
数差に起因して、接合面積が最も小さい箇所であるパッ
ケージ基板の電極と半田バンプとの界面に応力が集中し
易く、半田バンプの接続信頼性や接続寿命を充分に確保
することが困難であった。 また、前記チップキャリヤは、高価なセラミック製の多
層配線基板をパッケージ基板に用いているため、これが
チップキャリヤの製造コストを高くする一因になってい
た。 本発明は、上記した問題点に着目してなされたものであ
り、その目的は、チップキャリヤ形半導体集積回路装置
の信頼性を向上させる技術を提供することにある。 本発明の他の目的は、チップキャリヤ形半導体集積回路
装置の製造コストを低減する技術を提供することにある
。 本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。 〔課題を解決するための手段〕 本戦において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。 本願の一発明は、可撓性樹脂で構成したパッケージ基板
の主面に半田バンプを介してフェイスダウンボンディン
グしたチップの背面にろう材を介してキャップを接合す
るとともに、上記チップの表面に耐湿性有機被膜をコー
ティングしたチップキャリヤ形半導体集積回路装置であ
る。 〔作用〕 上記した手段によれば、パッケージ基板を可撓性樹脂で
構成したことにより、パッケージ基板の電極と半田バン
プとの界面に集中した応力をパッケージ基板の変形によ
って緩和、吸収することができる。また、パッケージ基
板とキャップとが接触しない構造となっているため、パ
ッケージ基板の電極と半田バンプとの界面に集中する応
力を小さくすることができる。一方、チップの表面に耐
湿性有機被膜をコーティングしたことにより、チップを
気密封止しなくともその耐湿性を確保することができる
。また、チップの背面にろう材を介してキャップを接合
することにより、チップの放熱性を確保することができ
る。 さらに、パッケージ基板を樹脂で構成したことにより、
パッケージ基板を高価なセラミックで構成する場合に比
べてチップキャリヤの製造コストが低減される。 〔実施例〕 第１図に示すように、本実施例のチップキャリヤ１は、
ポリイミド樹脂からなるパッケージ基板２の主面の電極
３上に半田バンプ４を介して半導体チップ５をフェイス
ダウンボンディングし、さらに上記チップ５の背面にろ
う材６を介してキャツブ７を接合したパッケージ構造を
備えている。 上記キャップ７は、ＡＩＮなどの高熱伝導性セラミック
からなり、その上には図示しないヒートシンクが搭載さ
れ、チップ５からろう材６を通じてキャップ７に伝達さ
れた熱を上記ヒートシンクの表面から外部に逃がす構造
になっている。上記半田バンプ４およびろう材６は、例
えば３〜４重量％程度のＳｎを含有するＰ ｂ ／ Ｓ
ｎ合金（溶融温度＝３２０〜３３０℃程度）からなる
。上記キャップ７の下面には、ろう材６の濡れ性を向上
させるためのメタライズ層８が設けられている。上記メ
タライズ層８は、例えばＴｉ、ＮｉおよびＡｕの薄膜を
積層した複合金属膜からなる。上記メタライズ層８は、
チップ５の背面に設けてもよい。 パッケージ基板２の内層には、例えばＣｕからなる内部
配線９が形成されており、上記内部配線９を通じてパッ
ケージ基板２の主面側の電極３と下面側の電極３とが電
気的に接続されている。上記下面側の電極３には、チッ
プキャリヤ１をモジュール基板などに実装する際の外部
端子となる半田バンプ１０が接合される。上記半田バン
プ１０は、半田バンプ４およびろう材６よりも低融点の
半田、例えば１０重量％程度のＳｎを含有するＰｂ／Ｓ
ｎ合金（溶融温度＝２９０〜３３０℃程度）または３０
重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（溶融温度
＝２５０〜２６０℃程度）からなる。 上記チップキャリヤｌは、キャップ７の脚部とパッケー
ジ基板２の主面との間に僅かな隙間が設けられており、
キャップ７とパッケージ基板２とが接触しないパッケー
ジ構造となっている。そして、上記キャップ７とパッケ
ージ基板２とによって周囲を囲まれたキャビティ１１の
内部におけるチップ５、半田バンプ４、電極３、キャッ
プ７およびパッケージ基板２のそれぞれの表面には、膜
厚が１〜２μｍ程度の耐湿性有機被膜１２がコーティン
グされている。上配耐湿性有機被腹１２は、例えばパリ
レン樹脂からなる。 上記チップキャリヤ１を組み立てるには、まず集積回路
形成面の電極パッド１３上に半田バンプ４を形成したチ
ップ５を用意し、上記チップ５をその集積回路形成面を
下に向けてパッケージ基板２の主面に載せ、半田バンプ
４と電極３とを正確に位置合わせする。この位置合わせ
はチップマウント装置などの機械を用いて行う。続いて
チップ５の背面にその寸法に合わせて成形した板状のろ
う材６を載せ、さらにろう材６の上にキャップ７を被せ
る。次に、上記パッケージ基板２をリフロー炉に搬送し
、炉内の温度を半田バンプ４およびろう材６の溶融温度
よりも幾分高め（３４０〜３５０℃程度）に設定して半
田バンプ４およびろう材６を加熱、溶融することによっ
て、チップ５をパッケージ基板２の主面にフェイスダウ
ンボンディングするとともに、チップ５の背面とキャッ
プ７の下面とをろう材６で接合する。上記リフロー炉内
には、半田バンプ４やろう材６０表面の酸化を防止する
ために、窒素、アルゴンなどの不活性ガス、または上記
不活性ガスに水素を混合した還元性ガスが充填される。 また、半田バンプ４およびろう材６を加熱、溶融した際
にキャップ７の重みで半田バンプ４が潰れる虞れのある
場合は、例えばキャップ７の脚部とパッケージ基板２の
主面との隙間に薄い板材を挿入することによって、キャ
ップ７が必要以上に沈み込むのを防止する。 次に、例えばパリレン樹脂のような耐湿性有機樹脂を加
熱し、低分子化したその蒸気をキャップ７とパッケージ
基板２との隙間を通じてキャビティ１１内に流入する。 これにより、上記耐湿性有機樹脂の低分子蒸気は、チッ
プ５、半田バンプ４、電極３、キャップ７およびパッケ
ージ基板２のそれぞれの表面で冷却され、耐湿性有機被
膜１２となる。上記耐湿性有機被膜１２は、水分を吸着
する性質を有しているため、キャップ７とパッケージ基
板２との隙間を通じてキャビティ１１内に浸入した水分
がチップ５の内部に浸入することはない。 最後に、パッケージ基板２の下面側の電極３に半田バン
プ１０を接合することにより、上記チップキャリヤ１が
完成する。 上記のように構成された本実施例のチップキャリヤ１に
よれば、下記のような作用、効果を得ることができる。 （１）、パッケージ基板２を可撓性樹脂で構成したこと
により、電極３と半田バンプ４との界面に集中した応力
がパッケージ基板２の変形によって緩和、吸収される。 （２）、パッケージ基板２とキャップ７とが接触しない
パッケージ構造にしたことにより、電極３と半田バンプ
４との界面に集中する応力が低減される。 （３）、上記（１〕、（２）により、半田バンプ４の接
続信頼性や接続寿命を充分に確保することできる。 （４）、チップ５の表面に耐湿性有機被膜１２をコーテ
ィングしたことにより、チップ５を気密封止しないパッ
ケージ構造であるにもかかわらず、チップ５の耐湿性を
充分に確保することができる。 （５）、チップ５の背面にろう材６を介してキャップ７
を接合したことにより、チップ５の放熱性を充分に確保
することができる。 （６）、上記（３）〜（５）により、信頼性の高いチッ
プキャリヤ１を提供することができる。 （７）、パッケージ基板２をセラミックよりも安価なポ
リイミド樹脂で構成したことにより、その製造コストが
低減される。 （８）、半田バンプ４とろう材６とを同一の半田材料で
構成したことにより、チップ５をパッケージ基板２にフ
ェイスダウンボンディングする作業と、チップ５とキャ
ップ７とを接合する作業とを同時に行うことができるの
で、チップキャリヤ１の組立て工程が低減される。 （９）、パッケージ基板２とキャップ７とが接触しない
パッケージ構造にしたことにより、パッケージ基板２の
主面の周辺部やキャップ７の脚部に封止用半田の濡れ性
を向上させるためのメタライズ層を設ける工程が不要と
なるので、チップキャリヤ１の組立て工程が低減される
。 σ〔、上記（７）〜
〔９〕により、チップキャリヤ１を
安価に提供することができる。 以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。 本発明は、例えばパッケージ基板２の主面に複数のチッ
プを実装したマルチチップキャリヤに適用することもで
きる。 〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。 可撓性樹脂で構成したパッケージ基板の主面に半田バン
プを介してフェイスダウンボンディングしたチップの背
面にろう材を介してキャップを接合するとともに、上記
チップの表面に耐湿性有機被膜をコーティングしたチッ
プキャリヤ形半導体集積回路装置構造とすることにより
、半田バンプの接続信頼性や接続寿命、チップの耐湿性
およびチップの放熱性が充分に確保されるので、信頼性
の高いチップキャリヤ形半導体集積回路装置を提供する
ことができる。 また、パッケージ基板をセラミックよりも安価な樹脂で
構成したことにより、チップキャリヤ形半導体集積回路
装置を安価に提供することができる。
安価に提供することができる。 以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。 本発明は、例えばパッケージ基板２の主面に複数のチッ
プを実装したマルチチップキャリヤに適用することもで
きる。 〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。 可撓性樹脂で構成したパッケージ基板の主面に半田バン
プを介してフェイスダウンボンディングしたチップの背
面にろう材を介してキャップを接合するとともに、上記
チップの表面に耐湿性有機被膜をコーティングしたチッ
プキャリヤ形半導体集積回路装置構造とすることにより
、半田バンプの接続信頼性や接続寿命、チップの耐湿性
およびチップの放熱性が充分に確保されるので、信頼性
の高いチップキャリヤ形半導体集積回路装置を提供する
ことができる。 また、パッケージ基板をセラミックよりも安価な樹脂で
構成したことにより、チップキャリヤ形半導体集積回路
装置を安価に提供することができる。
第１図は、本発明の一実施例であるチップキャリヤ形半
導体集積回路装置を示す断面図、第２図は、従来のチッ
プキャリヤ形半導体集積回路装置を示す要部破断正面図
である。 １．２０・・・チップキャリヤ、２．２１・・・パッケ
ージ基板、３．２２・・・電極、４，１０．２３．３０
・・・半田バンプ、５．２４・・・半導体チップ、６・
・・ろう材、７．２５・・・キャップ、８．２７・・・
メタライズ層、９゜２９・・・内部配線、 １１・・
・キャビティ、１２・・・耐湿性有機被膜、１３・・・
電極パッド、２６・・・封止用半田、２８・・・伝熱用
半田。 代理人 弁理士 筒 井 大 和
導体集積回路装置を示す断面図、第２図は、従来のチッ
プキャリヤ形半導体集積回路装置を示す要部破断正面図
である。 １．２０・・・チップキャリヤ、２．２１・・・パッケ
ージ基板、３．２２・・・電極、４，１０．２３．３０
・・・半田バンプ、５．２４・・・半導体チップ、６・
・・ろう材、７．２５・・・キャップ、８．２７・・・
メタライズ層、９゜２９・・・内部配線、 １１・・
・キャビティ、１２・・・耐湿性有機被膜、１３・・・
電極パッド、２６・・・封止用半田、２８・・・伝熱用
半田。 代理人 弁理士 筒 井 大 和
Claims (1)
- 【特許請求の範囲】 １、可撓性樹脂で構成したパッケージ基板の主面に半田
バンプを介してフェイスダウンボンディングした半導体
チップの背面にろう材を介してキャップを接合するとと
もに、前記半導体チップの表面に耐湿性有機被膜をコー
ティングしたことを特徴とする半導体集積回路装置。 ２、半田バンプの溶融温度とほぼ等しいか低温の溶融温
度を有するろう材を用いて半導体チップの背面にキャッ
プを接合することを特徴とする請求項１記載の半導体集
積回路装置の製造方法。 ３、蒸着法を用いて半導体チップの表面に耐湿性有機被
膜をコーティングすることを特徴とする請求項１記載の
半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197032A JPH0483366A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2197032A JPH0483366A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0483366A true JPH0483366A (ja) | 1992-03-17 |
Family
ID=16367607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2197032A Pending JPH0483366A (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0483366A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0797247A1 (en) * | 1996-03-21 | 1997-09-24 | Matsushita Electric Industrial Co., Ltd | Substrate on which bumps are formed and method of forming the same |
| US6271058B1 (en) | 1998-01-06 | 2001-08-07 | Nec Corporation | Method of manufacturing semiconductor device in which semiconductor chip is mounted facedown on board |
| JP2008545265A (ja) * | 2005-07-07 | 2008-12-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パッケージ、該パッケージを製造する方法、及び該方法の使用 |
| JP2011091436A (ja) * | 2011-01-11 | 2011-05-06 | Fujitsu Ltd | パッケージドデバイス |
-
1990
- 1990-07-25 JP JP2197032A patent/JPH0483366A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0797247A1 (en) * | 1996-03-21 | 1997-09-24 | Matsushita Electric Industrial Co., Ltd | Substrate on which bumps are formed and method of forming the same |
| US5914274A (en) * | 1996-03-21 | 1999-06-22 | Matsushita Electric Industrial Co., Ltd. | Substrate on which bumps are formed and method of forming the same |
| US6042953A (en) * | 1996-03-21 | 2000-03-28 | Matsushita Electric Industrial Co., Ltd. | Substrate on which bumps are formed and method of forming the same |
| US6271058B1 (en) | 1998-01-06 | 2001-08-07 | Nec Corporation | Method of manufacturing semiconductor device in which semiconductor chip is mounted facedown on board |
| JP2008545265A (ja) * | 2005-07-07 | 2008-12-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パッケージ、該パッケージを製造する方法、及び該方法の使用 |
| JP2011091436A (ja) * | 2011-01-11 | 2011-05-06 | Fujitsu Ltd | パッケージドデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| US8736052B2 (en) | Semiconductor device including diffusion soldered layer on sintered silver layer | |
| JP2009513026A (ja) | 半導体構造及び組み立て方法 | |
| KR20080083533A (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| GB2474967A (en) | Flip chip package incorporating metallurgical bond to enhance thermal conduction | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| JPS62117346A (ja) | 半導体装置 | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| JPH01235261A (ja) | 半導体装置及びその製造方法 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09232376A (ja) | 突起電極を用いた表面実装構造及び中間基板 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP2713879B2 (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ | |
| JPH11204565A (ja) | 半導体装置 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JP3005177B2 (ja) | 半導体パッケージの実装構造 | |
| JPH06169026A (ja) | 半導体集積回路装置 | |
| JPH05206313A (ja) | 半導体集積回路装置およびその製造方法 |