JPS62117346A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62117346A
JPS62117346A JP60256535A JP25653585A JPS62117346A JP S62117346 A JPS62117346 A JP S62117346A JP 60256535 A JP60256535 A JP 60256535A JP 25653585 A JP25653585 A JP 25653585A JP S62117346 A JPS62117346 A JP S62117346A
Authority
JP
Japan
Prior art keywords
melting point
chip
bump
layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60256535A
Other languages
English (en)
Inventor
Eiji Horikoshi
堀越 英二
Kaoru Hashimoto
薫 橋本
Takehiko Sato
武彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60256535A priority Critical patent/JPS62117346A/ja
Publication of JPS62117346A publication Critical patent/JPS62117346A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 フリッ・ブチツブ接合のはんだ接合部の高さを高くして
疲労寿命を長くする。
〔産業上の利用分野〕
本発明は半導体装置に係り、より詳しく述べると、フリ
ップチップのはんだ接合部の高さを高くするために融点
の責なる金属あるいは合金を用いてバンブを形成した゛
1′−導体装置に関する。
〔従来の技術〕
フリップチップ接合とは、チップと基板の間の配線をそ
れらの間を直接にはんだで接合して行なうものである。
第5図を参照すると、例えばセラミック基板1七に1ま
たは2以」−の半導体チップ2がフヱイスダウンに配置
され、半導体チップ2とセラミック基板1の間の配線は
ばんだ接合3によって直接に行なわれている。このフリ
ップチップ接合の特徴は、ワイヤポンド接合法やテープ
ボンド接合法等と比較して、千ツブ2の全面を利用して
配線を行なうことができるので実装密度を高くすること
ができることと、チップ2と基板1とがはんだ3で直接
に接合されてワイヤとかテープのような余分な配線が不
要になるので信号伝達の遅延が低減できるので高速性に
優れていることにある。
フリップチップ接合の典型的なプロセスは、基板1およ
びチップ2のそれぞれにはんだパッドを蒸着法あるいは
印刷法で形成し、そのはんだパッドにはんだを付着しあ
るいは載せ、そしてチップ2と基板1を向い合せて加熱
し、はんだ接合を行なうものである。
例えば、佐藤他、r I C−L S Iの微細はんだ
接続技術−1(日本金属学会会報、第23巻、第12号
、1984、l004〜10131′t)が参照される
。
〔発明が解決しようとする問題点〕
フリップチップ接合は、1−記のように高密度実装性お
よび装置の高速性に優れCいるが、高密度ゆえに素子の
、発熱も大きく、そして、チップと基板の間を直接はん
だ接合しているため、熱歪によるはんだ接合部の疲労が
大きく、そのため寿命が短かいという問題がある。
はんだ接合部の高さを高くすれば、歪を相対的に吸収し
、寿命を延ばすことができる。従来、フリップチップ接
合において、接合高さを調整する方法としては、はんだ
自身の表面張力を利用する方法、高さ調整用のバンプを
設ける方法などがある。前者は、表面張力のみを利用す
るため、バッドの径以−にの高さにできず、また、後者
は電気信一号を通ずハンプ以夕(に高さ調整用ハンプを
設置dるため、チップおよび回路基板にプツト−スペー
スができるという問題点がある。
〔問題点を解決するための1段および作用〕Jl=記問
題点を解決する本発明による手段は、半導体装置のフリ
ップチップ接合において、融点のWなる金属あるいは合
金による1または2以上の層を用いて1つのバンブを形
成することにある。
第1図を参照して本発明の詳細な説明すると、この例で
は、チップ11と基板12にそれぞれ高融点金属層13
と低融点金属層14の2層からなるハンプを形成しく左
図)、これらのバンブを向い合せた後、低融点金属の融
点以上かつ高融点金属の融点未満の温度で加熱し、低融
点金属層14だりを溶融させて2つのハンプを接合し1
つのバンブI5とする(右M)。このように、低融点金
属層と高融点金属層を組合せてハンプを形成し、それら
の融点の中間の温度で加熱溶融し接合すれば、高融点金
属層は溶融しないのでその当初の高さがそのまま残り、
接合後のハンプの高さを、ハンプ全体が溶融する従来の
場合、1、幻も高く−4ることができる。バンブ全体が
溶融すれば、溶融前のバンプの高さにかかわらず、バン
プの底面積の大きさとはんだの表面張力とチップの重量
により、はんだ接合の高さはある高さ以下に制約される
が、本発明ではそういうことがないからである。
第1図において、2つの高融点金属層13および2つの
低融点金属層14ばそれぞれあるいはその1方が異種の
金属であっCもよい。その場合には、2つの低融点金属
層14が溶融するが2つの高融点金属層13が溶融しな
い温度で加熱して接合を行なえばよい。また、単一の金
属に代えて合金を用いてもよい。なお、積層する異種の
金属が拡散し易い場合には、その拡t11y、によって
融点が変化し、所望の融点の差が達成されないことがあ
るので、それらの層の間にバリヤ層とiノで例えば、C
r 、Ni 、Pdなどの膜を形成するとよい。
さらに、第1図では、千ツブ11および基板12のそれ
ぞれのはんだパッド1−に■層として高融点金属層13
そして上層として低融点金属層14をiff積してハン
プを形成したが、本発明におけるハンプの層構成はこの
例に限られない。例えば、第2図に示す如く、チップ1
1Fには高融点金属層17、基板12上には低融点金属
層18を形成しく左図)、接合して右図の如く高融点金
属層I7と低融点金属層18からなる1つのハンプ19
を形成し2てもよい。この場合にも、高融点金属層17
は接合時に溶融しないのでその当初の高さを保有するこ
とができるからである。また、そのほかの態様も可能で
ある。
千ノブにおけるはんだバンドの配置には特別の制約はな
く、例えば、全面に均一に配列されたり、チップの周辺
部に配置されたり、チップの中央部に集められたり、そ
の他の配置であることができる。
基板はセラミック、樹脂等のいずれでもよい。
〔実施例〕
第−影図−クアl−で4 ++<+ 例えばアルミニウムで内部配線をされたセラミック基板
21のはんだ接合箇所に、Au /NiCrあるいはA
II/Go /Crなど“で直径20077mのはんだ
パッド22を形成する。はんだパッドを形成するには、
例えば、全面に蒸着し、選択エツチングしてバターニン
グする。
通1利−け−)−参−1(<( 基板2I十にメタルマスク23を介してはんだバンド2
.2上に高融点材11としてSn 、 Phなど24を
例えばl QQ /7 mのjlさにlを着する。さら
に、その上に低融点材料としてIn 、In−3n合金
など25を例えば厚さ20 II rnの厚さに蒸着す
る。
それから、メタルマスク23を取り外す、と、はんだバ
ッド22−1−に高融点金属層24と低融点金属層25
からなるバンプが形成される。ハンプは蒸着法にかえて
印刷法等で形成しCも、1、い。
表b−ジ」メ[(]ア−と−−−(−イ jli−Jミ
j(((第3図(ア) (イ)を参照して一1!ラミッ
ク基板について説明したのと同様の手順で、半導体チッ
プ26+にはんだバッド27、高融点金属(Sn、1)
bなど)層28、低融点金属(in 、、In −3n
など)層29からなるバンプを形成する。
−第一3−図ロブリ−−−−(−再十謬1照基板21+
に半導体チップ26をフェイスダウンにし、はんだハン
プを向い合せて載−已、低融点材料(In 、In−3
nなど)の沸点以上かつ高融点材料(Sn 、Pbなと
)の沸点より低い温度で加熱して低融点材料25 、2
9だけを溶融し、バンプを接合する。こうして、高さ約
20011mのはんだバンプ30が形成される。
従来法に従って単一のはんだを用いれば、直径2001
Imのはんだバッド上には接合後にせいぜい1(107
1mの高さのバンプが形成されるだけであるから、この
実施例では約2倍の高さの接合が得られCいる。
第4図は、このようにしてはんだ接合の高さを変えた場
合に、はんだ接合のIV命がどのように変化するかを調
べた結果を示すグラフである。この実験では、温度サイ
クルは、チップのノ、(板と反対側にヒーターを形成し
て100℃まで加熱した後、強制冷却して20℃点する
8分間のリイクルとした。一般のチップは室温から70
 ’C前後の間の温度サイクルにさらされるので、それ
よりも少し厳しい条件のサイクルを採用したものである
。第4図には、はんだ接合の高さが高いほど接合のソ1
命が長いことが示されている。
〔発明の効果〕
本発明によれば、フリップチップ接合において、融点の
異なる2種類以1−の金属または合金を用いて接合用バ
ンプを形成して接合の高さを高くすることができる、そ
の結m、はんだ接合の寿命を長くすることができる。
【図面の簡単な説明】
第1図は本発明の原理を示すはんだ接合部の断面図、第
2図は本発明の別態様を示すはんだ接合部の断面図、第
3図は(ア)〜(1)は実施例におけるフリップチップ
接合のT程要部を示す断面図、第4図は接合の高さと接
合の寿命の関係を示すグラフ図、第5図はフリップチッ
プ接合を説明する断面図である。 l・・・21(板、      2・・・チーツブ、3
・・・はんだ、    11・・・チップ、12・・・
基板、 13、17・・・高融点金属層、 14 、18・・・低融点金属層、 15 、19・・・ハンプ、 2■・・・基板、    26・・・チップ、22 、
27・・・はんだバンド、 23 、28・・・高融点金属層、 24 、29・・・低融点金属層、 30・・・バンプ。 本発明の原理 第1図 本発明の別態様 11・・・チソゾ 15.19°°°′ゞンプ (ア)工程J (イ) 工程2 (つ)工程3 (1)工程4 実施例 第3図

Claims (1)

    【特許請求の範囲】
  1. 1、フリップチップ接合において、融点の異なる金属あ
    るいは合金による2以上の層からなる1つのバンプを形
    成して接合がなされていることを特徴とする半導体装置
    。
JP60256535A 1985-11-18 1985-11-18 半導体装置 Pending JPS62117346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60256535A JPS62117346A (ja) 1985-11-18 1985-11-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60256535A JPS62117346A (ja) 1985-11-18 1985-11-18 半導体装置

Publications (1)

Publication Number Publication Date
JPS62117346A true JPS62117346A (ja) 1987-05-28

Family

ID=17293973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60256535A Pending JPS62117346A (ja) 1985-11-18 1985-11-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS62117346A (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192126A (ja) * 1988-01-28 1989-08-02 Fujitsu Ltd 半田バンプの接続方法
US4967950A (en) * 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method
JPH08213425A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法
EP0747954A3 (en) * 1995-06-07 1997-05-07 Ibm Solder ball with a low melting point metal cap
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US5796591A (en) * 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
US5808853A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology
EP0766310A3 (en) * 1995-09-27 1999-03-03 International Business Machines Corporation Solder bump structure
US6336262B1 (en) 1996-10-31 2002-01-08 International Business Machines Corporation Process of forming a capacitor with multi-level interconnection technology
US6344234B1 (en) 1995-06-07 2002-02-05 International Business Machines Corportion Method for forming reflowed solder ball with low melting point metal cap
WO2002069681A1 (en) * 2001-02-24 2002-09-06 Bookham Technology Plc A method of soldering
DE10154853A1 (de) * 2001-07-20 2003-05-28 Carsem Semiconductor Sdn Bhd Flip-Chip-auf-Leiterrahmen
WO2006016449A1 (ja) * 2004-08-11 2006-02-16 Rohm Co., Ltd. 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP2006302929A (ja) * 2005-04-15 2006-11-02 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
WO2009045371A2 (en) 2007-09-28 2009-04-09 Tessera, Inc. Flip chip interconnection with double post
DE19706983B4 (de) * 1996-02-23 2009-06-18 Denso Corporation, Kariya Oberflächenanbringungseinheit und Wandleranordnungen unter Verwendung der Oberflächenanbringungseinheit
US8033016B2 (en) 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
JP2013008993A (ja) * 2007-04-06 2013-01-10 Hitachi Ltd 半導体装置
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9030001B2 (en) 2010-07-27 2015-05-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles
US12211809B2 (en) 2020-12-30 2025-01-28 Adeia Semiconductor Bonding Technologies Inc. Structure with conductive feature and method of forming same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5958843A (ja) * 1982-09-28 1984-04-04 Sharp Corp フリツプチツプ用バンプ製造方法
JPS59218744A (ja) * 1983-05-27 1984-12-10 Hitachi Ltd ボンデイング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5958843A (ja) * 1982-09-28 1984-04-04 Sharp Corp フリツプチツプ用バンプ製造方法
JPS59218744A (ja) * 1983-05-27 1984-12-10 Hitachi Ltd ボンデイング方法

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192126A (ja) * 1988-01-28 1989-08-02 Fujitsu Ltd 半田バンプの接続方法
US4967950A (en) * 1989-10-31 1990-11-06 International Business Machines Corporation Soldering method
JPH08213425A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法
EP0747954A3 (en) * 1995-06-07 1997-05-07 Ibm Solder ball with a low melting point metal cap
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
US5796591A (en) * 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
US6344234B1 (en) 1995-06-07 2002-02-05 International Business Machines Corportion Method for forming reflowed solder ball with low melting point metal cap
US6259159B1 (en) 1995-06-07 2001-07-10 International Business Machines Corporation Reflowed solder ball with low melting point metal cap
EP0766310A3 (en) * 1995-09-27 1999-03-03 International Business Machines Corporation Solder bump structure
DE19706983B4 (de) * 1996-02-23 2009-06-18 Denso Corporation, Kariya Oberflächenanbringungseinheit und Wandleranordnungen unter Verwendung der Oberflächenanbringungseinheit
US6336262B1 (en) 1996-10-31 2002-01-08 International Business Machines Corporation Process of forming a capacitor with multi-level interconnection technology
US5808853A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
WO2002069681A1 (en) * 2001-02-24 2002-09-06 Bookham Technology Plc A method of soldering
DE10154853A1 (de) * 2001-07-20 2003-05-28 Carsem Semiconductor Sdn Bhd Flip-Chip-auf-Leiterrahmen
WO2006016449A1 (ja) * 2004-08-11 2006-02-16 Rohm Co., Ltd. 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP2006054311A (ja) * 2004-08-11 2006-02-23 Rohm Co Ltd 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
US7612456B2 (en) 2004-08-11 2009-11-03 Rohm Co., Ltd. Electronic device, semiconductor device using same, and method for manufacturing semiconductor device
KR101140481B1 (ko) 2004-08-11 2012-04-30 로무 가부시키가이샤 전자 장치 및 이를 이용한 반도체 장치, 및 반도체 장치의제조 방법
JP2006302929A (ja) * 2005-04-15 2006-11-02 Matsushita Electric Ind Co Ltd 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US8033016B2 (en) 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
JP2013008993A (ja) * 2007-04-06 2013-01-10 Hitachi Ltd 半導体装置
EP2206145A4 (en) * 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
WO2009045371A2 (en) 2007-09-28 2009-04-09 Tessera, Inc. Flip chip interconnection with double post
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
EP2637202A3 (en) * 2007-09-28 2014-03-12 Tessera, Inc. Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
KR101388538B1 (ko) * 2007-09-28 2014-04-23 테세라, 인코포레이티드 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
JP2010541244A (ja) * 2007-09-28 2010-12-24 テッセラ,インコーポレイテッド 二重ポスト付きフリップチップ相互接続
US8884448B2 (en) 2007-09-28 2014-11-11 Tessera, Inc. Flip chip interconnection with double post
US9030001B2 (en) 2010-07-27 2015-05-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9397063B2 (en) 2010-07-27 2016-07-19 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9496236B2 (en) 2010-12-10 2016-11-15 Tessera, Inc. Interconnect structure
US8987132B2 (en) 2012-08-30 2015-03-24 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US9095081B1 (en) 2012-08-30 2015-07-28 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US9295166B2 (en) 2012-08-30 2016-03-22 Globalfoundries Inc. Double solder bumps on substrates for low temperature flip chip bonding
US8828860B2 (en) 2012-08-30 2014-09-09 International Business Machines Corporation Double solder bumps on substrates for low temperature flip chip bonding
US9818713B2 (en) 2015-07-10 2017-11-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10892246B2 (en) 2015-07-10 2021-01-12 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11710718B2 (en) 2015-07-10 2023-07-25 Adeia Semiconductor Technologies Llc Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles
US12027487B2 (en) 2016-10-27 2024-07-02 Adeia Semiconductor Technologies Llc Structures for low temperature bonding using nanoparticles
US12564086B2 (en) 2016-10-27 2026-02-24 Adeia Semiconductor Technologies Llc Structures for low temperature bonding using nanoparticles
US12211809B2 (en) 2020-12-30 2025-01-28 Adeia Semiconductor Bonding Technologies Inc. Structure with conductive feature and method of forming same

Similar Documents

Publication Publication Date Title
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
JPH09260428A (ja) 半導体装置及びその実装方法
JP2000100869A (ja) 半導体装置およびその製造方法
JPS601849A (ja) 電子部品の接続方法
JPS60134444A (ja) バンプ電極形成方法
JPH0666355B2 (ja) 半導体装置の実装体およびその実装方法
JPS63155734A (ja) 半導体チツプの実装方法
JPH0483366A (ja) 半導体集積回路装置およびその製造方法
JP3271631B2 (ja) 半導体装置実装用基板
JPH02244661A (ja) 半導体装置
JPS6159660B2 (ja)
JPH09148693A (ja) フリップチップ実装用基板及びその製造方法
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JPH07183330A (ja) 半導体素子の配線基板への接続方法
JPH03218030A (ja) 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JPS60100441A (ja) 半導体装置
JPH0661368A (ja) フリップチップ型半導体装置
JP3402620B2 (ja) ベアチップの高密度実装方法
JP2986661B2 (ja) 半導体装置の製造方法
JP3036291B2 (ja) 半導体装置の実装構造
JP3368140B2 (ja) 電子部品の実装方法及びその構造
JPH05235098A (ja) フリップチップ実装方法
JPS59215759A (ja) 半導体装置
JPS5868945A (ja) フリツプチツプボンデイング法