JPH0484491A - 厚膜印刷配線基板及びその製造方法 - Google Patents

厚膜印刷配線基板及びその製造方法

Info

Publication number
JPH0484491A
JPH0484491A JP2200466A JP20046690A JPH0484491A JP H0484491 A JPH0484491 A JP H0484491A JP 2200466 A JP2200466 A JP 2200466A JP 20046690 A JP20046690 A JP 20046690A JP H0484491 A JPH0484491 A JP H0484491A
Authority
JP
Japan
Prior art keywords
resistance value
board
wiring board
printed wiring
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2200466A
Other languages
English (en)
Inventor
Yoshiatsu Yamashita
山下 芳温
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2200466A priority Critical patent/JPH0484491A/ja
Publication of JPH0484491A publication Critical patent/JPH0484491A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ハイブリッドIC用厚膜印刷配線基板に関し
、特に高密度及び小型化を要求される厚膜印刷配線基板
上にレーザトリミング法に使用する測定用パッドを設け
た厚膜印刷配線基板及びその製造方法に関するものであ
る。
〔従来の技術〕
近年、コンピュータ、通信または周辺端末装置等の小型
化及び高性能化を実現するためのハイフリットI C(
Integrated C1rcuit)、 L S 
I(Large 5cale Integrated 
C1rcuit)の発展には、半導体技術の飛躍的な進
歩により、めざましいものがある。これに伴いハイブリ
ッドIC,LSIを搭載する回路基板としての厚膜印刷
配線基板も小型化及び高性能化が要求されている。
従来のスクリーン印刷法による厚膜印刷配線基板では、
第2図(a)〜(C)に示す様に、最初に、96%アル
ミナセラミック基体を用いた絶縁基板1上にスクリーン
印刷法により導体配4s2を形成する(第2図(a))
。次にその導体配線2上に同様の方法により、厚膜抵抗
体4及び保護ガラス5を形成する(第2図(b))。最
後に、抵抗体トリミングを行う。つまり、レーザトリミ
ング法により、抵抗値の調整を行うことにより、厚膜印
刷配線基板を製造するという手順で製造していた。
〔発明が解決しようとする課題〕
上述した従来の厚膜印刷配線基板では、抵抗値測定用パ
ッドを基板外形寸法内に配置しているため、導体配線の
高密度2小型化に対して障害になるという欠点があった
本発明の目的は、このような欠点を解消し、導体配線の
高密度化、小型化に対しても対応できる厚膜印刷配線基
板及びその製造方法を提供することにある。
[課題を解決するための手段] 本発明の厚膜印刷配線基板の製造方法は、厚膜印刷配線
基板面の所定の基板外形寸法外の領域に抵抗値測定プロ
ーブを立てる抵抗値測定用パッドを導体配線とともに印
刷し、 抵抗体及び保護ガラスを前記厚膜印刷配線基板面に印刷
してから前記抵抗値測定用パッドに抵抗値測定プローブ
を立てて抵抗値の測定及び調整をし、 前記基本寸法外の領域を切断する。
また、本発明は、基板面上に導体配線、抵抗体及び保護
ガラスが印刷された厚膜印刷配線基板において、 抵抗値の測定及び調整に使用される抵抗値測定用パッド
が、抵抗値調整後に切断される所定の基板外形寸法外の
基板面上の領域に設けられたことを特徴とする。
更に、本発明は、基板面上に導体配線、抵抗体及び保護
ガラスが印刷された厚膜印刷配線基板において、 前記基板面上の所定の基板外形寸法外の領域に、前記導
体配線と接続され、抵抗体を含む抵抗値の測定調整後に
切断される抵抗値プローブを立てる抵抗値測定用パッド
が設けられたことを特徴とする。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a)〜(d)は、本発明の一実施例である厚膜
印刷配線基板の製造工程を示す平面図である。
製造された本実施例の厚膜印刷配線基板は、第1図(d
)に示す様に、アルミナセラミック基板Iの面上に導体
配線2と、厚膜抵抗体4と、保護ガラス5より成ってい
る。切断される基板外形寸法外のアルミナ基板6の表面
には、抵抗値測定用パッドが設けられているが、抵抗値
調整後に切断される。
厚膜印刷配線基板の製造の手順について説明すると、最
初に、96%アルミナセラミック基板1上に、スクリー
ン印刷法により、導体配線2を印刷し、焼成する(第1
図(a))。導体配線2の導体材料としては、金、銀、
銀−パラジウム、銀−白金。
二・ノケル、銅等があり用途に応じて使い分けることが
できる。このとき抵抗値測定用パッド3も基板外形寸法
外のアルミナセラミック基板面上に印刷し焼成する。
次に、厚膜抵抗体4及び保護ガラス5を同様の方法によ
り形成する(第2図(b))。このとき、厚膜抵抗体4
の抵抗値は目標値の70%程度に設計しておき、残りの
30%程度はレーザトリミング法により、調整する。
次に、抵抗値測定用バy ト−3にプローブを立てて、
抵抗値の測定行い、抵抗値をレーザトリミング法により
調整する(第2図(C))。
最後に、抵抗値測定パッド3が設けられた基本外形寸法
外のアルミナセラミック基板6をダイヤモンドカッター
により切断する(第2図(d))。
第2図(C)のレーザトリミングを行う場合は、抵抗値
測定用プローブを立てる抵抗値測定用パノド3が必要で
あり、少なくとも0.5mm角程度の面積を確保しなけ
ればならない。このため、導体配線の高密度化、基板寸
法の小型化にとって大きな障害となっていた。
そこで、本実施例では、設計の段階で抵抗値測定用バッ
ド3を基本寸法外に配置し、抵抗値調整後にダイヤモン
ドカッターにより切断する構造とした。
以上説明した様に、本実施例により得られた厚膜印刷配
線基板では、抵抗値測定用バンド3を基板寸法外に配置
することにより、導体配線の高密度化、基板寸法の小型
化を実現することができる。
〔発明の効果〕
以上説明した様に本発明の厚膜印刷配線基板は、抵抗値
測定用バットを基板寸法外に配置し、抵抗値調整後切断
することにより、導体配線を高密度化し、さらに基本寸
法を小型化できるという効果がある。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の一実施例を示す厚膜
印刷配線基板の製造工程を示した平面図、第2図(a)
〜(C)は、従来の厚膜印刷配線基板の製造工程を示す
平面図である。 1・・・・・アルミナ基板 2・・・・・導体配線 3・・・・・抵抗値測定用バンド 4・・・・・厚膜抵抗体 5・・・・・保護ガラス

Claims (3)

    【特許請求の範囲】
  1. (1)厚膜印刷配線基板面の所定の基板外形寸法外の領
    域に抵抗値測定プローブを立てる抵抗値測定用パッドを
    導体配線とともに印刷し、 抵抗体及び保護ガラスを前記厚膜印刷配線基板面に印刷
    してから前記抵抗値測定用パッドに抵抗値測定プローブ
    を立てて抵抗値の測定及び調整をし、 前記基本寸法外の領域を切断する厚膜配線基板の製造方
    法。
  2. (2)基板面上に導体配線,抵抗体及び保護ガラスが印
    刷された厚膜印刷配線基板において、抵抗値の測定及び
    調整に使用される抵抗値測定用パッドが、抵抗値調整後
    に切断される所定の基板外形寸法外の基板面上の領域に
    設けられたことを特徴とする厚膜印刷配線基板。
  3. (3)基板面上に導体配線,抵抗体及び保護ガラスが印
    刷された厚膜印刷配線基板において、前記基板面上の所
    定の基板外形寸法外の領域に、前記導体配線と接続され
    、抵抗体を含む抵抗値の測定調整後に切断される抵抗値
    測定プローブを立てる抵抗値測定用パッドが設けられた
    ことを特徴とする厚膜印刷配線基板。
JP2200466A 1990-07-27 1990-07-27 厚膜印刷配線基板及びその製造方法 Pending JPH0484491A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2200466A JPH0484491A (ja) 1990-07-27 1990-07-27 厚膜印刷配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2200466A JPH0484491A (ja) 1990-07-27 1990-07-27 厚膜印刷配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0484491A true JPH0484491A (ja) 1992-03-17

Family

ID=16424785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2200466A Pending JPH0484491A (ja) 1990-07-27 1990-07-27 厚膜印刷配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0484491A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162108A (ja) * 2012-02-09 2013-08-19 Hitachi Automotive Systems Ltd 厚膜抵抗体
JP2017045848A (ja) * 2015-08-26 2017-03-02 株式会社村田製作所 抵抗素子用の集合基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162108A (ja) * 2012-02-09 2013-08-19 Hitachi Automotive Systems Ltd 厚膜抵抗体
JP2017045848A (ja) * 2015-08-26 2017-03-02 株式会社村田製作所 抵抗素子用の集合基板

Similar Documents

Publication Publication Date Title
US4336551A (en) Thick-film printed circuit board and method for producing the same
JPH0484491A (ja) 厚膜印刷配線基板及びその製造方法
US4991284A (en) Method for manufacturing thick film circuit board device
JPH08102403A (ja) 抵抗器およびその製造方法
JP3237904B2 (ja) セラミック多層基板の製造方法
JP2001044644A (ja) 多層回路基板およびその製法
JPH07335411A (ja) チップ型抵抗ネットワーク
JP3495203B2 (ja) 回路基板の製造方法
JP3093602B2 (ja) セラミック回路基板の製造方法
JPS6119102A (ja) 厚膜印刷基板の製造方法
JP3500244B2 (ja) セラミック基板の製造方法
JP3641348B2 (ja) 半導体装置の製法
JPH06112006A (ja) チップ抵抗器およびその製造方法
JPH0677665A (ja) 多層回路基板及びその製法
JPH0219601B2 (ja)
JPH0219922Y2 (ja)
JPH06232528A (ja) 混成集積回路基板及びその製法
JPH0219976B2 (ja)
JPS60158651A (ja) 混成集積回路の製造方法
JPH0757970A (ja) 厚膜印刷コンデンサの容量調整方法
JPS6175543A (ja) 集積回路の形成方法
JPS63133657A (ja) 混成集積回路装置
JPH03273654A (ja) 混成集積回路
JPH08102402A (ja) 抵抗器およびその製造方法
JPH0682923B2 (ja) セラミック多層配線基板