JPH0682923B2 - セラミック多層配線基板 - Google Patents
セラミック多層配線基板Info
- Publication number
- JPH0682923B2 JPH0682923B2 JP2235488A JP2235488A JPH0682923B2 JP H0682923 B2 JPH0682923 B2 JP H0682923B2 JP 2235488 A JP2235488 A JP 2235488A JP 2235488 A JP2235488 A JP 2235488A JP H0682923 B2 JPH0682923 B2 JP H0682923B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic multilayer
- wiring board
- wiring
- multilayer wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 description 8
- 238000010304 firing Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- -1 line width Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセラミック多層配線基板に関し、特に内装に収
縮率調整用のダミーの配線網を持つセラミック多層配線
板に関する。
縮率調整用のダミーの配線網を持つセラミック多層配線
板に関する。
従来、この種のセラミック多層配線基板は、基板内、外
部に於て電気的に接続される基板内部の配線網のみから
成っていた。
部に於て電気的に接続される基板内部の配線網のみから
成っていた。
上述した従来のセラミック多層配線基板は、内部導体と
して基板内、外部と電気的に接続される配線網のみを形
成していたので基板の内部配線が粗な部分と密な部分で
焼成時の収縮率が異なり焼成後の基板の寸法精度のコン
トロールが難しいという欠点がある。
して基板内、外部と電気的に接続される配線網のみを形
成していたので基板の内部配線が粗な部分と密な部分で
焼成時の収縮率が異なり焼成後の基板の寸法精度のコン
トロールが難しいという欠点がある。
本発明のセラミック多層配線基板は、基板の表面と裏面
に設けられたLSIチップ接続用もしくは外部との接続用
の電極と、該電極にスルーホールを介して接続された基
板内部の配線網と、該配線網と同一層に設けられた収縮
率調整用のダミーの配線網とを有している。
に設けられたLSIチップ接続用もしくは外部との接続用
の電極と、該電極にスルーホールを介して接続された基
板内部の配線網と、該配線網と同一層に設けられた収縮
率調整用のダミーの配線網とを有している。
第１図は本発明の一実施例の一部断面を含む斜視図であ
る。1aはLSIもしくはVLSI実装用の電極（以下パッドと
記す）で大きさは500μｍ×750μｍ、1bは基板と外部と
の接続用のI/Oパッドで大きさは1.2mm×1.2mmである。
両パッド共セラミック基板の内装の導体層に接続され、
セラミック基板の焼成後にスクリーン印刷法、もしくは
フォトリソグラフィー技術によって基板表面に金で形成
される。ICはセラミック基板内の導体配線パターンでLS
I間の接続、LSIへの電源供給、外部との接続に用いら
れ、セラミックグリーンシートの状態の時にスクリーン
印刷法により形成される。導体材料としてはAu,Ag-Pd,
などが用いられ、場合によってはW,Mo等の高融点金属も
用いられる。配線パターンの線幅は100μm,ピッチは250
μｍで厚さは10μｍ前後である。1dは収縮率調整用のダ
ミーの配線網で、導体配線パターン印刷時にスクリーン
印刷法により形成される。ダミー配線網は、同一層内で
特に配線パターンの位置のバラツキが大きい時に形成す
る。つまり、同一層内で単位面積当たりに占める導体パ
ターンの本数のバラツキが大きくならない様にダミーの
配線網を形成するものである。材料，線幅，ピッチ，厚
さは導体パターンと同じで同一スクリーンにパターニン
グされている。ダミー配線網を形成する事により基板の
焼成後の基板内での収縮率のバラツキはダミーパターン
を形成しない場合の半分の0.2％ぐらいになる。
る。1aはLSIもしくはVLSI実装用の電極（以下パッドと
記す）で大きさは500μｍ×750μｍ、1bは基板と外部と
の接続用のI/Oパッドで大きさは1.2mm×1.2mmである。
両パッド共セラミック基板の内装の導体層に接続され、
セラミック基板の焼成後にスクリーン印刷法、もしくは
フォトリソグラフィー技術によって基板表面に金で形成
される。ICはセラミック基板内の導体配線パターンでLS
I間の接続、LSIへの電源供給、外部との接続に用いら
れ、セラミックグリーンシートの状態の時にスクリーン
印刷法により形成される。導体材料としてはAu,Ag-Pd,
などが用いられ、場合によってはW,Mo等の高融点金属も
用いられる。配線パターンの線幅は100μm,ピッチは250
μｍで厚さは10μｍ前後である。1dは収縮率調整用のダ
ミーの配線網で、導体配線パターン印刷時にスクリーン
印刷法により形成される。ダミー配線網は、同一層内で
特に配線パターンの位置のバラツキが大きい時に形成す
る。つまり、同一層内で単位面積当たりに占める導体パ
ターンの本数のバラツキが大きくならない様にダミーの
配線網を形成するものである。材料，線幅，ピッチ，厚
さは導体パターンと同じで同一スクリーンにパターニン
グされている。ダミー配線網を形成する事により基板の
焼成後の基板内での収縮率のバラツキはダミーパターン
を形成しない場合の半分の0.2％ぐらいになる。
なお、本実施例のダミー配線層は、同一層内でとじてお
り、電気的にはどことも接続していないが、必要に応じ
てグランド層につなげることも可能である。
り、電気的にはどことも接続していないが、必要に応じ
てグランド層につなげることも可能である。
以上説明したように本発明は、基板内層にダミーの配線
網を設けて、内装の配線密度を均一にすることによりセ
ラミック基板の収縮率を均一にできる効果がある。
網を設けて、内装の配線密度を均一にすることによりセ
ラミック基板の収縮率を均一にできる効果がある。
第１図は本発明の一実施例の一部断面を含む斜視図であ
る。 1a……LSI実装用パッド、1b……外部接続用I/Oパッド、
1c……導体パターン、1d……ダミー配線網、２……セラ
ミック配線基板。
る。 1a……LSI実装用パッド、1b……外部接続用I/Oパッド、
1c……導体パターン、1d……ダミー配線網、２……セラ
ミック配線基板。
Claims (1)
- 【請求項１】基板の表面と裏面に設けられたLSIチップ
接続用もしくは外部との接続用の電極と、該電極にスル
ーホールを介して接続された基板内部の配線網と、該配
線網と同一層に設けられた収縮率調整用のダミーの配線
網とを有することを特徴とするセラミック多層配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2235488A JPH0682923B2 (ja) | 1988-02-01 | 1988-02-01 | セラミック多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2235488A JPH0682923B2 (ja) | 1988-02-01 | 1988-02-01 | セラミック多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01196897A JPH01196897A (ja) | 1989-08-08 |
| JPH0682923B2 true JPH0682923B2 (ja) | 1994-10-19 |
Family
ID=12080310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2235488A Expired - Fee Related JPH0682923B2 (ja) | 1988-02-01 | 1988-02-01 | セラミック多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682923B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831694B2 (ja) * | 1992-03-23 | 1996-03-27 | 日本碍子株式会社 | セラミックス多層配線基板の製造方法及びセラミックス多層配線基板 |
| KR20000031775A (ko) * | 1998-11-10 | 2000-06-05 | 이형도 | 인쇄회로기판 |
-
1988
- 1988-02-01 JP JP2235488A patent/JPH0682923B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01196897A (ja) | 1989-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610339B2 (ja) | 高密度電子パッケージおよびその製造方法 | |
| JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
| US4552615A (en) | Process for forming a high density metallurgy system on a substrate and structure thereof | |
| JPS60124987A (ja) | 選択的金属被膜付着方法 | |
| MY118245A (en) | Multilayer printed circuit boards | |
| JPH029642A (ja) | サーマルプリントヘッド及びその製造方法 | |
| JPH0682923B2 (ja) | セラミック多層配線基板 | |
| JP3699980B2 (ja) | はんだレジスト及びその形成方法並びにはんだ供給方法 | |
| JPH01166545A (ja) | ジグザグ型ｉｃ | |
| JP2629908B2 (ja) | 多層配線基板の給電構造 | |
| JPH02137295A (ja) | 多層プリント配線板 | |
| JPH0638441Y2 (ja) | 面実装用ハイブリッドｉｃの実装構造 | |
| JP2611304B2 (ja) | 多層配線基板 | |
| JPH0697634A (ja) | フリップチップ用のプリント配線板 | |
| JP2705154B2 (ja) | プリント配線板の製造方法 | |
| JPH0221696A (ja) | 多層配線基板 | |
| JPH033768U (ja) | ||
| JPH06334346A (ja) | 厚膜・薄膜混成多層配線基板のパターン形成方法 | |
| JP3669085B2 (ja) | 厚膜多層基板の製造方法 | |
| JP2541643B2 (ja) | 両面実装用多層プリント配線基板 | |
| JPS6369258A (ja) | 多層配線基板 | |
| JPS632149B2 (ja) | ||
| JPS63167733U (ja) | ||
| JPH0484491A (ja) | 厚膜印刷配線基板及びその製造方法 | |
| JPS59119794A (ja) | 混成厚膜集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |