JPH0484511A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0484511A JPH0484511A JP20024390A JP20024390A JPH0484511A JP H0484511 A JPH0484511 A JP H0484511A JP 20024390 A JP20024390 A JP 20024390A JP 20024390 A JP20024390 A JP 20024390A JP H0484511 A JPH0484511 A JP H0484511A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- adjustment
- circuits
- collector
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000010354 integration Effects 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Integrated Circuits (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路における電気的特性の変動要因
の吸収のための調整に関する。
の吸収のための調整に関する。
［従来の技術］
従来の集積回路８では、第２図ごこ示すように、個々の
回路４，５・・・毎にその電気的特性の変動要因があっ
た場合には、それぞれの回路４，５・・・毎に調整用端
子６，７・・・を設け、これら端子から変動要因の吸収
のために適切な調整を行ってきた。
回路４，５・・・毎にその電気的特性の変動要因があっ
た場合には、それぞれの回路４，５・・・毎に調整用端
子６，７・・・を設け、これら端子から変動要因の吸収
のために適切な調整を行ってきた。
すなわち、集積回路内の回路において、その回路の電気
的特性が内部の変動要因により変動してしまうというこ
とは製造上対策が困難であり、特性の変動吸収は最終的
にはこのように調整端子６゜７・・・を設けて行ってい
る。
的特性が内部の変動要因により変動してしまうというこ
とは製造上対策が困難であり、特性の変動吸収は最終的
にはこのように調整端子６゜７・・・を設けて行ってい
る。
Ｃ発明が解決しようとする課題］
この従来の半導体集積回路では、個々の回路ごとに変動
要因の吸収のための調整端子を別々に集積回路に設けて
いるが、集積回路の集積量の拡大は内部の回路を増加さ
せ、調整の必要性が増えて調整用の端子も増加している
ことがら、調整作業が煩雑となってしまうはかりか、半
導体Ｓ積回路の集積度向上の障害となっていた。
要因の吸収のための調整端子を別々に集積回路に設けて
いるが、集積回路の集積量の拡大は内部の回路を増加さ
せ、調整の必要性が増えて調整用の端子も増加している
ことがら、調整作業が煩雑となってしまうはかりか、半
導体Ｓ積回路の集積度向上の障害となっていた。
［課題を解決するための手段］
本発明の半導体集積回路は、第１の回路からの出力値に
応じて電気的特性が変動する他の回路を備えた半導体集
積回路において、第１の回路ここ調整用端子を設け、該
調整用端子により第１の回路からの出力値を変更させ、
前記他の回路の電気的特性を調整することを特徴とする
。
応じて電気的特性が変動する他の回路を備えた半導体集
積回路において、第１の回路ここ調整用端子を設け、該
調整用端子により第１の回路からの出力値を変更させ、
前記他の回路の電気的特性を調整することを特徴とする
。
また、上記の発明において、複数の他の回路を備え、第
１の回路からの出力値を変更することにより、これら他
の回路の電気的特性が同期して調整されることを特徴と
する。
１の回路からの出力値を変更することにより、これら他
の回路の電気的特性が同期して調整されることを特徴と
する。
すなわち、本発明は変動要因に対して吸収が必要な複数
の回路において同一の変動要因に対して調整端子を共通
にしている。
の回路において同一の変動要因に対して調整端子を共通
にしている。
［実施例コ
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のＦＭ受信機集積回路のブロ
ック図である。近年の集積回路においては、集積量の拡
大が進みＦＭチューナにおいても従来複数のチップ構成
であったものが、１チツプ化になっており、近年のＦＭ
チューナはＩＦ（中間周波増幅）、検波部車のイグニッ
ションノイズなどを除去するノイズキャンセル部、ステ
レオ復調部など同一チップに集積されるようになってい
る。本発明の一実施例としてノイズキャンセル部内のバ
イパスフィルタ回路（イグニッションノイズなどの高い
周波数を検知するために設けである回路）とステレオ復
調部内のパイロット信号を除去するための三角波信号を
発生させている三角波回路について述べる。
ック図である。近年の集積回路においては、集積量の拡
大が進みＦＭチューナにおいても従来複数のチップ構成
であったものが、１チツプ化になっており、近年のＦＭ
チューナはＩＦ（中間周波増幅）、検波部車のイグニッ
ションノイズなどを除去するノイズキャンセル部、ステ
レオ復調部など同一チップに集積されるようになってい
る。本発明の一実施例としてノイズキャンセル部内のバ
イパスフィルタ回路（イグニッションノイズなどの高い
周波数を検知するために設けである回路）とステレオ復
調部内のパイロット信号を除去するための三角波信号を
発生させている三角波回路について述べる。
第１図において、１０は調整回路、２０はバイパスフィ
ルタ回路、３０は三角波回路である。調整回路１０にお
いて、トランジスタＱｌｌ、 Ｑ１２゜Ｑ１３はカレ
ントミラー回路構成になっているＰＮＰ型のトランジス
タで、それぞれのエミッタに電源に対して抵抗Ｒ１１，
Ｒ］２． Ｒ１３が接続されている。カレントミラー
回路の基準となるトランジス夕Ｑ１１のベースコレクタ
にはＮＰＮ型のトランジスタＱ］４のコレクタが接続さ
れ、トランジスタＱ１４のベースにはバイアス回路１２
から電圧が印加され、エミッタは調整用端子１１に接続
されている。また、カレントミラー回路のミラー側のト
ランジスタＱ１２． Ｑ１３のコレクタはそれぞれ電
流調整用出力として、バイパスフィルタ回路２０、三角
波回路３０に入力される。上記の調整用端子１１は可変
抵抗９を介して接地されており、この抵抗値を変更する
ことによりバイパスフィルタ回路２０、三角波回路３０
への出力値を同期して変更することができる。バイパス
フィルタ回路２０において、トランジスタＱ２］、
Ｑ２２． Ｑ２３はカレントミラー回路構成になって
おり、基準側のトランジスタＱ２１のコレクタとベース
には調整回路１０の出力であるトランジスタＱ１２のコ
レクタに接続される。２１．２２は差動増幅器でトラン
ジスタＱ２２． Ｑ２３により定電流が制御されてい
る。差動増幅器２１と２２の反転入力と差動増幅器２２
の出力及び容ｆｉ Ｃ２２が接続され、バイパスフィル
タ回路の出力端子２４となる。また、容！ｌ Ｃ２２の
他方はバイパスフィルタ回路の入力端子２３となる。
ルタ回路、３０は三角波回路である。調整回路１０にお
いて、トランジスタＱｌｌ、 Ｑ１２゜Ｑ１３はカレ
ントミラー回路構成になっているＰＮＰ型のトランジス
タで、それぞれのエミッタに電源に対して抵抗Ｒ１１，
Ｒ］２． Ｒ１３が接続されている。カレントミラー
回路の基準となるトランジス夕Ｑ１１のベースコレクタ
にはＮＰＮ型のトランジスタＱ］４のコレクタが接続さ
れ、トランジスタＱ１４のベースにはバイアス回路１２
から電圧が印加され、エミッタは調整用端子１１に接続
されている。また、カレントミラー回路のミラー側のト
ランジスタＱ１２． Ｑ１３のコレクタはそれぞれ電
流調整用出力として、バイパスフィルタ回路２０、三角
波回路３０に入力される。上記の調整用端子１１は可変
抵抗９を介して接地されており、この抵抗値を変更する
ことによりバイパスフィルタ回路２０、三角波回路３０
への出力値を同期して変更することができる。バイパス
フィルタ回路２０において、トランジスタＱ２］、
Ｑ２２． Ｑ２３はカレントミラー回路構成になって
おり、基準側のトランジスタＱ２１のコレクタとベース
には調整回路１０の出力であるトランジスタＱ１２のコ
レクタに接続される。２１．２２は差動増幅器でトラン
ジスタＱ２２． Ｑ２３により定電流が制御されてい
る。差動増幅器２１と２２の反転入力と差動増幅器２２
の出力及び容ｆｉ Ｃ２２が接続され、バイパスフィル
タ回路の出力端子２４となる。また、容！ｌ Ｃ２２の
他方はバイパスフィルタ回路の入力端子２３となる。
差動増幅器２１の非反転入力は接地され、出力は差動増
幅回路２２の非反転入力と容量Ｃ２１に接続され、容量
Ｃ２１の他方は接地される。すなわち、バイパスフィル
タ回路２０では、調整回路１０からの入力値が変更され
ると差動増幅器２１．２２の定電流が変更されることと
なる。
幅回路２２の非反転入力と容量Ｃ２１に接続され、容量
Ｃ２１の他方は接地される。すなわち、バイパスフィル
タ回路２０では、調整回路１０からの入力値が変更され
ると差動増幅器２１．２２の定電流が変更されることと
なる。
三角波回路３０において、ＮＰＮ型トランジスタＱ３１
． Ｑ３２は互いのエミッタが接続され定電流用のＮ
ＰＮ型トランジスタＱ４０のコレクタに接続されている
差動回路を構成して、それぞれのベースはパルス回路３
１からの出力が入力される。
． Ｑ３２は互いのエミッタが接続され定電流用のＮ
ＰＮ型トランジスタＱ４０のコレクタに接続されている
差動回路を構成して、それぞれのベースはパルス回路３
１からの出力が入力される。
また差動回路それぞれの出力は、ＰＮＰ型のトランジス
タ２個で構成される２組のカレントミラー回路の基準側
トランジスタＱ３４． Ｑ３５のコレクタに入力され
る。また２組のカレントミラー回路の出力であるトラン
ジスタＱ３３． Ｑ３６のコレクタはＮＰＮ型のトラ
ンジスタＱ３７． Ｑ３８のコレクタに接続され、ト
ランジスタＱ３７とＱ３８はカレントミラー回路構成で
０３７が基準側、０３８がミラー側である。またトラン
ジスタＱ３６とＱ３８のそれぞれのコレクタの接続点は
三角波回路３０の出力端子３２であり、容量Ｃ３１を経
てバイアス回路３１に接続される。トランジスタＱ３９
． Ｑ４０はカレントミラー回路構成で基準側のＱ３
９のコレクタは調整回路１０の回路であるトランジスタ
Ｑ１３のコレクタに接続される。すなわち、三角波回路
３０では、調整回路１０からの入力値が変更されるとト
ランジスタＱ４０を通る定電流が変更され、三角波回路
３０の充放電電流値が変更される。
タ２個で構成される２組のカレントミラー回路の基準側
トランジスタＱ３４． Ｑ３５のコレクタに入力され
る。また２組のカレントミラー回路の出力であるトラン
ジスタＱ３３． Ｑ３６のコレクタはＮＰＮ型のトラ
ンジスタＱ３７． Ｑ３８のコレクタに接続され、ト
ランジスタＱ３７とＱ３８はカレントミラー回路構成で
０３７が基準側、０３８がミラー側である。またトラン
ジスタＱ３６とＱ３８のそれぞれのコレクタの接続点は
三角波回路３０の出力端子３２であり、容量Ｃ３１を経
てバイアス回路３１に接続される。トランジスタＱ３９
． Ｑ４０はカレントミラー回路構成で基準側のＱ３
９のコレクタは調整回路１０の回路であるトランジスタ
Ｑ１３のコレクタに接続される。すなわち、三角波回路
３０では、調整回路１０からの入力値が変更されるとト
ランジスタＱ４０を通る定電流が変更され、三角波回路
３０の充放電電流値が変更される。
次に上記構成における動作を説明する。
第１図においてバイパスフィルタ回路２０の遮断周波数
ｆは、 ｆ ＝ ｇｍ／ （２７Ｉ ・Ｃ２２） ：ただしｇｍ
差動増幅回路の相互インダクタンスとなり、 また差動増幅回路の相互インダクタンスｇｍは、ｇｍ＝
Ａ−Ｉ２０：ただしＡは定数、１２０は差動増幅回路の
定電流となる。
ｆは、 ｆ ＝ ｇｍ／ （２７Ｉ ・Ｃ２２） ：ただしｇｍ
差動増幅回路の相互インダクタンスとなり、 また差動増幅回路の相互インダクタンスｇｍは、ｇｍ＝
Ａ−Ｉ２０：ただしＡは定数、１２０は差動増幅回路の
定電流となる。
また第１図において三角波回路３０の三角波出力の波高
値ＶＰＰは、 ＶＰＰ＝ １３０／ （２・ｆ′ ・Ｃ３］） ：た
だしＩ３０は充放電電流、ｆ′は三角波周波数となる。
値ＶＰＰは、 ＶＰＰ＝ １３０／ （２・ｆ′ ・Ｃ３］） ：た
だしＩ３０は充放電電流、ｆ′は三角波周波数となる。
ここで２つの回路において半導体集積回路の製造上の変
動要因として電流値と容量値があげられる。電流値と容
量値が変動すると２つの回路電気的特性であるバイパス
フィルタ回路２０の遮断周波数ｆと三角波回路３０の三
角波出力の波高値■ＰＰは設計値に対して変動してしま
う。
動要因として電流値と容量値があげられる。電流値と容
量値が変動すると２つの回路電気的特性であるバイパス
フィルタ回路２０の遮断周波数ｆと三角波回路３０の三
角波出力の波高値■ＰＰは設計値に対して変動してしま
う。
しかし、半導体集積回路においては、その製造プロセス
上から容量値は同一チップ内において同じ方向に変動す
るため、２つの回路の電気的特性の変動の修正は調整回
路１０の調整端子１１の抵抗値により電流Ｉ２０．Ｉ３
０を同期させて調整を行えばバイパスフィルタ回路２０
の遮断周波数ｆと三角波回路３０の波高値ＶＰＰを同時
に調整することができる。
上から容量値は同一チップ内において同じ方向に変動す
るため、２つの回路の電気的特性の変動の修正は調整回
路１０の調整端子１１の抵抗値により電流Ｉ２０．Ｉ３
０を同期させて調整を行えばバイパスフィルタ回路２０
の遮断周波数ｆと三角波回路３０の波高値ＶＰＰを同時
に調整することができる。
尚、上記実施例では、第１の回路である調整回路１０の
出力値に応じて電気的特性が変更する他の回路を、バイ
パスフィルタ回路２０と三角波回路３０の２つ設けた例
を示したが、バイパスフィルタ回路２０または三角波回
路３０の一方のみを調整回路１０の出力値で制御するよ
うにしても、全体として調整用端子数を減少させるとい
う効果が得られる。
出力値に応じて電気的特性が変更する他の回路を、バイ
パスフィルタ回路２０と三角波回路３０の２つ設けた例
を示したが、バイパスフィルタ回路２０または三角波回
路３０の一方のみを調整回路１０の出力値で制御するよ
うにしても、全体として調整用端子数を減少させるとい
う効果が得られる。
［発明の効果］
以上説明したように本発明は、異なった複数の回路の調
整端子を共通にしたために、集積回路において端子数を
減らずという効果があり、調整作業の容易化、集積度の
向上を達成することができる。
整端子を共通にしたために、集積回路において端子数を
減らずという効果があり、調整作業の容易化、集積度の
向上を達成することができる。
Ｑｌｌ〜Ｑ１４・
Ｒ１１−Ｒｌ３φ
２０・目・
２１．２２争
２３φ争・争
２４．３２ ・
Ｑ２１〜Ｑ２３・
Ｃ２１，Ｃ２２φ
３０争・争・
３１ ・ φ ・ ・
Ｑ３１〜Ｑ４０・
Ｃ３１φ争争・
・トランジスタ、
・抵抗、
・バイパスフィルタ回路、
・差動増幅器、
・入力端子、
・・出力端子、
・トランジスタ、
・容量、
・三角波回路、
・パルス発振器、
・・トランジスタ、
・・容量。
第１図は本発明の一実施例の集積回路のブロック図、第
２図は従来例を示したブロック図である。 ９・・・・・・・可変抵抗、 １０・・・・・・調整回路、 １１・・・・・・調整端子、 １２・・・・・・バイアス回路、
２図は従来例を示したブロック図である。 ９・・・・・・・可変抵抗、 １０・・・・・・調整回路、 １１・・・・・・調整端子、 １２・・・・・・バイアス回路、
Claims (2)
- （１）第１の回路からの出力値に応じて電気的特性が変
動する他の回路を備えた半導体集積回路において、第１
の回路に調整用端子を設け、該調整用端子により第１の
回路からの出力値を変更させ、前記他の回路の電気的特
性を調整することを特徴とする半導体集積回路。 - （２）複数の他の回路を備え、第１の回路からの出力値
を変更することにより、これら他の回路の電気的特性が
同期して調整されることを特徴とする請求項１に記載の
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20024390A JPH0484511A (ja) | 1990-07-26 | 1990-07-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20024390A JPH0484511A (ja) | 1990-07-26 | 1990-07-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0484511A true JPH0484511A (ja) | 1992-03-17 |
Family
ID=16421177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20024390A Pending JPH0484511A (ja) | 1990-07-26 | 1990-07-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0484511A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232779A (ja) * | 1985-08-05 | 1987-02-12 | Mitsubishi Electric Corp | モノリシツク半導体集積回路 |
| JPS6363221A (ja) * | 1986-09-03 | 1988-03-19 | Nec Corp | 半導体集積回路 |
-
1990
- 1990-07-26 JP JP20024390A patent/JPH0484511A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232779A (ja) * | 1985-08-05 | 1987-02-12 | Mitsubishi Electric Corp | モノリシツク半導体集積回路 |
| JPS6363221A (ja) * | 1986-09-03 | 1988-03-19 | Nec Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3908172A (en) | Circuit arrangement for influencing frequency response by electronic means, in particular electronic tone control circuit | |
| US4877979A (en) | Filter arrangement | |
| EP0767532B1 (en) | Oscillation circuit and oscillation method | |
| EP1679793A2 (en) | Analog filter circuit and adjustment method thereof | |
| US5760641A (en) | Controllable filter arrangement | |
| US4275357A (en) | Active filter | |
| EP0531163B1 (en) | Audio amplifier | |
| JPH0484511A (ja) | 半導体集積回路 | |
| EP0260753B1 (en) | Delay circuit comprising all-pass networks | |
| US4365206A (en) | Differential amplifier | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| JP3001429B2 (ja) | フィルタ回路 | |
| JPH07240663A (ja) | アクティブフィルタ回路 | |
| US4268807A (en) | Band-pass filter and gain stage | |
| JPH0879006A (ja) | 高域通過フィルター | |
| US5378947A (en) | Filter circuit composed of glass delay line with no coil | |
| JPH04150513A (ja) | フィルタ回路 | |
| JPS6360926B2 (ja) | ||
| JP3382107B2 (ja) | チューナ | |
| US6133782A (en) | Integrator-filter circuit | |
| JPH04180405A (ja) | フィルタ回路 | |
| JPH07183763A (ja) | フィルタ回路 | |
| JPS61147611A (ja) | 受信回路 | |
| JP2815038B2 (ja) | 半導体集積回路のトリミング装置 | |
| JPH04145711A (ja) | 差動増幅回路 |