JPH0484521A - データ圧縮・伸長回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 （第５図） （第１図） 作用 実施例 本発明の第１実施例　　　　　　（第２図）本発明の第
２実施例　　　　　　（第３図）発明の効果 〔概要〕 データ圧縮・伸長回路に関し、 １つのデータ圧縮・伸長回路で、■ラインずつ異なる２
以上のデータ情報の圧縮・伸長処理を行うデータ圧縮・
伸長回路を提供することを目的とし、 異なる２以上の情報中のいずれかのデータを所定長分蓄
積するバッファ部と、該ノ＼・ソファ部に蓄積されたデ
ータを圧縮して符号化する圧縮回路と、該圧縮回路によ
り符号化されたデータを読み出して一時保持し、データ
が所定量になったタイミングで該データを出力するレジ
スタ部と、該レジスタ部の符号化データを所定ビ・ント
幅単位に複数個記憶する記憶部とを有するデータ圧縮手
段を備え、前記記憶部に記憶された複数個の符号化デー
タのいずれかを前記レジスタ部に書き込み、所定長分毎
に異なる画像データの圧縮を行うように構成している。

また、異なる２以上の情報のデータを圧縮して得られる
符号化データを所定ビット幅単位に複数個記憶する記憶
部と、該符号化データを読み出して一時保持し、データ
が所定量になったタイミングで該データを次段に出力す
るレジスタ部と、該レジスタ部に保持された符号化デー
タを伸長して元のデータに復元する伸長回路と、該伸長
回路で復元されたデータを所定長分蓄積するバッファ部
とを有するデータ伸長手段を備え、前記記憶部に記憶さ
れた複数個の符号化データのいずれかを前記レジスタ部
に書き込み、所定長分毎に異なるデータの伸長を行うよ
うに構成している。

〔産業上の利用分野］ 本発明は、データ圧縮・伸長回路に係り、詳しくは、例
えば、ファクシミリ装置等の分野に用いて好適な、消費
メモリの低減化のために、データをコンパクトに取り扱
えるようにするデータ圧縮・伸長回路に関する。

近年、データ量の非常に大きな情報、例えば、ラスタデ
ータからなる画像データ等を取り扱うファクシミリ装置
においては、その大きなデータをそのままの形で利用す
ると、データ処理のためのメモリ、に膨大な容量を要し
、また、データの転送を行うにしても長い時間を要する
ため、画像データをそのままの形で利用することは実用
的ではない。そこで、画像データをコンパクトに取り扱
えるようにするためのデータ圧縮・伸長回路が数多く開
発されている。

このデータ圧縮・伸長回路では、大きなデータを一度圧
縮して小さなものとし、小さくなった圧縮データで必要
な処理、例えば、データ転送等を行い、再度光の形で利
用する際に、データの伸長を行ってデータを復元するも
のであり、これによって、データ処理のためのメモリ容
量の低減化が図られる。

画像データの圧縮・伸長操作の方式には、大別して、 ■全ての情報を一次元符号化するＭＨ（ｍｏｄＨｉｅｄ
　Ｈｕｆｆｍａｎ　）方式、 ■基準となる情報を一次元符号化し、その後の情報を二
次元符号化するＭＲ（ｍｏｄｕｆｉｅｄ　ｒｅｌａｔｉ
ｖｅ　ｅｌｅｍｅｎｔ　ａｄｄｒｅｓｓ　ｄｅｓｉｇｎ
ａｔｅ）方式、■全ての情報を二次元符号化するＭＭＲ
方式、があり、■く■〈■の順に画像データの圧縮率が
高くなる。

この中で、ＭＨ方弐の基本原理を別表１に基づいて説明
すると、例えば、ファクシミリ装置等の読取部で読み込
まれた１ライン分の白黒２階調の画像データが、仮に、
白１０．黒９．白７．黒６゜・・・の画素で構成されて
いるとすると、これらのデータは、予め設定された白・
黒のテーブルに基づいて、白５は１１００、黒４は０１
１、白３は１０００、黒２は１１に変換されて圧縮デー
タが生成される。これによって、本来００００００００
００１１１１１１１１１０００００００１１１１１１と
３２ビツトだった画像データが００１１１０００１００
１１１１００１０と１３ビツト分圧縮される。

したがって、符号化データは前述のような処理を行うた
めに、一般に可変長となる。

なお、伸長動作は圧縮動作と逆のプロセスによって達成
される。

ＭＨ，ＭＲの両方式による符号化方式は、ＣＣＩＴＴの
ＧＩ［ファクシミリ規格において符号圧縮のために用い
られており、このようなＧ■ソファシミリ装置では、Ｍ
Ｈ，ＭＲ方式による圧縮符号のままで送受信が可能であ
るが、ＭＨ，ＭＲ方式による圧縮率は低いため、ＭＨ，
ＭＲ方式で圧縮されたデータであってもファクシミリ装
置内で取り扱うデータとしてはまだまだ大きなデータ量
を取り扱うこととなる。

すなわち、例えば、第４図に示すように、原稿の送信時
を例に採って説明すると、実際のファクシミリ装置の内
部では、さらなるデータ量の圧縮のため、原稿が読み取
られるときにはＭＭＲ方弐による二次元符号化の圧縮が
行われている。二次元符号化は、−次元符号化による圧
縮よりもさらに高い圧縮率を得るため、圧縮を行おうと
するライン（以下、符号化ラインという）の前ラインを
参照ラインとし、この参照ラインと符号化ラインとの異
なる部分を符号化するものである。ＭＭＲ方式による二
次元符号化の圧縮により最大限にメモリが節約された状
態で所定の内部処理が行われ、データが送信時に、この
圧縮データがＭＭＲ方式によって伸長され、再度、ＭＨ
，ＭＲ方式で圧縮されて送信されるものである。

したがって、このようなデータ圧縮・伸長回路を備えた
ファクシミリ装置では、例えば、原稿を送信しようとし
たときに、すでに他の原稿を受信中の場合、同時に２ラ
イン以上の圧縮・伸長処理を行う必要がある。

（従来の技術〕 従来、このようなデータ圧縮・伸長回路としては、例え
ば、第５図に示すようなものがある。

ごのデータ圧縮・伸長回路は、大別して、データ圧縮手
段１、データ伸長手段２からなり、データ圧縮手段１は
、バッファ部３、圧縮回路４、レジスタ部５から構成さ
れ、データ伸長手段２は、レジスタ部６、伸長回路７、
バッファ部８から構成されている。

画像の圧縮時は、バッファ部３に蓄積された画像データ
が圧縮回路４により圧縮されて符号化され、圧縮回路４
によって符号化されたデータがレジスタ部６に読み出さ
れる。一般に、データ処理は１ハイド、すなわち、８ビ
ツト単位で処理されることが多いため、データをメモリ
上に展開するとき、レジスタ部６は８を整数倍したビッ
トサイズ（この場合、８ビツト）となっている。このた
め、レジスタ部６に読み出されたデータが８ビツト分に
なるまで一時保持され、データが８ビツトになったタイ
ミングで圧縮された符号化データがコード出力される。

画像の伸長時には、圧縮された符号化データがレジスタ
部６により読み出されて一時保持され、圧縮時と同様に
、８ビツト分のデータになったタイミングで符号化デー
タが次段の伸長回路７に出力される。レジスタ部６から
出力された符号化データは、伸長回路７によって伸長さ
れて元の画像データに復元され、バッファ部８を介して
復元された画像データが出力され、画像の圧縮とまった
く逆のプロセスで伸長が行われる。

〔発明が解決しようとする課題］ しかしながら、このような従来のデータ圧縮・伸長回路
にあっては、データ圧縮・伸長回路の内部にレジスタ部
６を備え、このレジスタ部６にデータがいっばいになっ
た時点でレジスタ部６から外部にデータを出力するとい
う構成となっていたため、１つの画像データの圧縮・伸
長処理を行っている最中は、処理が終了するまで、他の
画像データの圧縮・伸長処理ができなかった。

これは、前述のＭＨ，ＭＲ，ＭＭＲ方式で符号化された
データは可変長であるため、この符号化されたデータが
８（従来例の場合）で割り切れないビット数となる場合
があり、例えば、１９４７分の画像データの圧縮が完了
した時点で、レジスタ部６に例えば、３ビツトの符号化
データが残っていた場合、この状態で、他の画像データ
の圧縮処理を行うと、レジスタ部６内の残った３ビツト
のデータに、新しく生成されたデータが追加されていく
ことになり、伸長処理で復元しても意味のない画像デー
タとなってしまうためである。

ところで、このようなデータ圧縮・伸長回路を備えたフ
ァクシミリ装置では、例えば、原稿を送信しようとした
ときに、すでに他の原稿を受信中の場合、電話回線がふ
さがっているので、−度、装置内のメモリに送信すべき
データ情報を蓄積しておいて、所定時間後に再送信する
場合、あるいは、蓄積されたメモリのデータ情報を送信
中に、他の原稿の読み取りを行うときのように複合動作
を行う場合には、同時に２ライン以上の圧縮・伸長処理
を行う必要がある。

しかし、従来のデータ圧縮・伸長回路では、１つの画像
データの圧縮・伸長処理が完了するまでは、他の画像デ
ータの圧縮・伸長処理を行うことができなかったため、
以下に述べるような方法でこの問題に対処していた。

■１つの画像データ毎に圧縮・伸長処理を行っていた。

■第５図に示したようなデータ圧縮・伸長回路を複数備
え、各画像データ毎にデータ圧縮・伸長回路を使用して
いた。

しかしながら、■の従来例にあっては、１つの画像デー
タが揃ったところで、圧縮・伸長処理を行うため、大量
のメモリが必要となるという問題点があった。

また、■の従来例にあっては、１ラインずつの処理を行
うため、必要最小限のメモリで処理を行うことができる
が、データ圧縮・伸長回路を複数組必要とするため、回
路構成が複雑になり、コストアップにつながるという問
題点があった。

そこで本発明は、１つのデータ圧縮・伸長回路で、１ラ
インずつ異なる２以上のデータ情報の圧縮・伸長処理を
行うデータ圧縮・伸長回路を提供することを目的として
いる。

〔課題を解決するための手段］ 本発明によるデータ圧縮・伸長回路は上記目的達成のた
め、その原理図を第１図に示すように、異なる２以上の
情報（画像データ）中のいずれかのデータを所定製分蓄
積するバッファ部３と、該バッファ部３に蓄積されたデ
ータを圧縮して符号化する圧縮回路４と、該圧縮回路４
により符号化されたデータを読み出して一時保持し、デ
ータが所定量になったタイミングで該データを出力する
レジスタ部５と、該レジスタ部５の符号化データを所定
ビット幅単位に複数個記憶する記憶部９とを有するデー
タ圧縮手段１を備え、前記記憶部９に記憶された複数個
の符号化データのいずれかを前記レジスタ部５に書き込
み、所定製分毎に異なる画像データの圧縮を行うように
構成している。

また、異なる２以上の情報のデータを圧縮して得られる
符号化データを所定ビット幅単位に複数個記憶する記憶
部１０と、該符号化データを読み出して一時保持し、デ
ータが所定量になったタイミングで該データを次段に出
力するレジスタ部６と、該レジスタ部６に保持された符
号化データを伸長して元のデータに復元する伸長回路７
と、該伸長回路７で復元されたデータを所定製分蓄積す
る／Ｎソファ部８とを有するデータ伸長手段２を備え、
前記記憶部９に記憶された複数個の符号化データのいず
れかを前記レジスタ部５に書き込み、所定長分毎に異な
るデータの伸長を行うように構成している。

〔作用］ 本発明では、記憶部に記憶された複数個の符号化データ
のいずれかがレジスタ部に書き込まれることにより、所
定長分毎に異なる画像データが圧縮・伸長処理され、１
つのデータ圧縮・伸長回路で１ラインずつ異なる２以上
のデータ情報が圧縮・伸長処理される。

したがって、データ圧縮・伸長回路が１つで済むため、
回路構成が簡素化され、メモリ等にかかるコストも抑え
られる。

〔実施例］ 以下、本発明を図面に基づいて説明する。

第２図は本発明に係るデータ圧縮・伸長回路の第１実施
例を示す図であり、この図において、第１図に示した原
理図と同一番号は同一または相当部分を示す。

本実施例のレジスタ部５，６は、それぞれシフトレジス
タ５ａ、６ａ　、ビットカウンタ５ｂ、６ｂから構成さ
れている。シフトレジスタ５ａ　、　６ａは、入力され
たデータを８ビツトの倍数にまとめて出力するものであ
り、ビットカウンタ５ｂ、６ｂは、シフトレジスタ５ａ
　、　６ａに入力されるデータビット数をカウントする
ものである。

また、本実施例の記憶部９，１０は、外部メモリを用い
、図示しない制御手段により、シフトレジスタ５ａ、６
ａ　、およびピントカウンタ５ｂ、６ｂの内容の読み書
きを行うことで、シフトレジスタ５ａ　、　６ａ、およ
びビットカウンタ５ｂ、６ｂに保持された符号化データ
と、記憶部９．１０に記憶された複数個の符号化データ
のいずれかとを選択的に交換できるようになっている。

なお、バッファｌＬ１２は、二次元符号化による圧縮・
伸長処理の際に参照する参照ラインのデータを取り込む
ためのものである。

次に画像“′α　、゛βパの２つの画像データを圧縮す
る場合を例に採り、作用を説明する。

まず、シフトレジスタ５ａ、およびビットカウンタ５ｂ
の内容がクリアされ、初期化される。そして、画像“′
α′の１ライン分の参照ラインおよび符号化ラインがバ
ッファ１１、バッファ部３に取り込まれ、それぞれのラ
インデータに基づいて圧縮回路４によりデータ圧縮処理
がなされる。圧縮回路４によって圧縮されたデータは、
レジスタ部５に出力され、レジスタ部５では入力された
データが８ビン１−分になったタイミングでコード出力
が行われる。

画像“′α”の１ライン分の圧縮処理が終了した時点で
ピントカウンタ５ｂ、およびシフトレジスタ５ａの情報
が外部メモリ９に記憶保持される。これば、圧縮処理に
より符号化されたデータは可変長であるために、画像パ
α”の１ライン分の圧縮処理が終了した時点でシフトレ
ジスタ５ａにデータが残っている場合が考えられるため
である。

外部メモリ９に情報の記憶保持がなされると、再びシフ
トレジスタ５ａ、およびピントカウンタ５ｂの内容がク
リアされ、初期化される。そして、次に画像゛β″゛の
１ライン分の参照ラインおよび符号化ラインがバッファ
１１、バッファ部３に取り込まれて、それぞれのライン
データに基づいて圧縮回路４によりデータ圧縮処理がな
される。画像βパの１ライン分の圧縮処理が終了した時
点でビットカウンタ５ｂ、およびシフトレジスタ５ａの
情報が外部メモリ９に記憶保持される。外部メモリ９に
情報の記憶保持がなされると、シフトレジスタ５ａ、お
よびビットカウンタ５ｂの内容がクリアされ、前の処理
により画像゛′α゛°の１ライン分の圧縮処理が終了し
た時点で外部メモリ９に記憶保持されたシフトレジスタ
５ａの情報が再度シフトレジスタ５ａに書き込まれ、続
いて画像“α゛の１５４７分のデータ圧縮が行われる。

以下、この動作が繰り返し行われることで、■または数
ライン毎に異なる２以上の画像データの圧縮処理を行う
ことかできる。

なお、伸長処理は、圧縮処理と逆の処理によってなされ
るため、その説明を省略する。

第３図は本発明に係るデータ圧縮・伸長回路の第２実施
例を示す図であり、この図において、第２図に示した第
１実施例と同一番号は同一または相当部分を示す。

本実施例の記憶部９，１０は、レジスタ部５６を構成す
るシフトレジスタ５ａ、６ａ　、ビットカウンタ５ｂ、
６ｂと同一のシフトレジスタ９ａ、　９ｃ、　１０ａ、
　１０ｃ、ビットカウンタ９ｂ、　９ｄ、　１０ｂ、　
１０ｄ　と、レジスタ選択回路ｊ３とから構成され、レ
ジスタ選択回路１３によって〜 ■レジスタ部５，６のシフトレジスタ５ａ　、　６ａ、
およびビットカウンタ５ｂ、６ｂ、 ■記憶部９．１０のシフＩ・レジスタ９ａ、１０ａ、お
よびビットカウンタ９ｂ、　１０ｂ、 ■記憶部９，１０のシフトレジスタ９ｃ、　１０ｃ、お
よびビットカウンタ９ｄ、１０ｄ。

のいずれかがアクティブになるように切り替え制御が行
われる。

すなわち、第１実施例と同様に画像“α　。

“′β゛′の２つの画像データを圧縮する場合を例に採
り、作用を説明すると、ます、シフトレジスタ５ａ、お
よびビットカウンタ５ｂの内容がクリアされ、初期化さ
れる。そして、画像“′α”°の１ライン分の圧縮処理
が終了した時点でレジスタ選択手段１３によって圧縮回
路４からの出力データを取り込むビットカウンタ、およ
びシフトレジスタが９ａ、９ｂに切り替えられる。そし
て、次に画像°“β“の１ライン分の圧縮処理が終了し
た時点で、レジスタ選択手段１３によって圧縮回路４か
らの出力データを取り込むビットカウンタ、およびシフ
トレジスタが再び５ａ、５ｂに切り替えられる。以下、
この動作が繰り返し行われることで、第１実施例と同様
に１または数ライン毎に異なる２以上の画像データの圧
縮処理を行うことができる。

このように本実施例では、レジスタ部に保持された符号
化データを、記憶部に記憶された複数個の符号化データ
のいずれかと選択的に交換することによって、１ライン
分毎に異なる画像データを圧縮・伸長処理できる。

したがって、１つのデータ圧縮・伸長回路で１ラインず
つ異なる２以上のデータ情報を圧縮・伸長処理すること
ができる。

なお、上記実施例では異なる２つの画像データの処理に
ついて説明したが、第１実施例では外部メモリのアドレ
スを変更することで、また、第２実施例では記憶部９．
１０のシフトレジスタ、およびビットカウンタを増やす
ことで２以上の画像データに対してもデータ圧縮・伸長
処理を行うことができる。

〔発明の効果〕

本発明では、１つのデータ圧縮・伸長回路で１ラインず
つ異なる２以上のデータ情報を圧縮・伸長処理すること
ができる。

したがって、回路構成を簡素化することができ、メモリ
等にかかるコストを低減化することができる。

【図面の簡単な説明】

第１図は本発明のデータ圧縮・伸長回路の原理説明図、 第２，３図は本発明のデータ圧縮・伸長回路を示し、 第２図はその第１実施例の全体構成を示すブロック図、 第３図はその第２実施例の全体構成を示すブロック図、 第４図はファクシミリ装置のデータ圧縮・伸長動作の流
れを説明するだめの図、 第５図は従来例のデータ圧縮・伸長回路の全体構成を示
すブロック図である。 １・・・・・・データ圧縮手段、 ２・・・・・・データ伸長手段、 ３・・・・・・バッファ部、 ４・・・・・・圧縮回路、 ５．６・・・・・・レジスタ部、 ５ａ　６ａ・・・・・・シフトレジスタ、５ｂ　６ｂ・
・・・・・ビットカウンタ、７・・・・・・伸長回路、 ８・・・・・・バッファ部、 ９１０・・・・・・記憶部、 ９ａ、９ｃ、１０ａ、１０ｃ・・・・−・シフトレジス
タ、９ｂ　９ｄ、１０ｂ、１０ｄ・・・・・・ピントカ
ウンタ、ｌＬ１２・・・・・・バッファ、 １３・・・・・・レジスタ選択回路。

Claims (1)

1. 【特許請求の範囲】 （１）異なる２以上の情報中のいずれかのデータを所定
   長分蓄積するバッファ部（３）と、 該バッファ部（３）に蓄積されたデータを圧縮して符号
   化する圧縮回路（４）と、 該圧縮回路（４）により符号化されたデータを読み出し
   て一時保持し、データが所定量になったタイミングで該
   データを出力するレジスタ部（５）と、 該レジスタ部（５）の符号化データを所定ビット幅単位
   に複数個記憶する記憶部（９）とを有するデータ圧縮手
   段を備え、 前記記憶部（９）に記憶された複数個の符号化データの
   いずれかを前記レジスタ部（５）に書き込み、所定長分
   毎に異なるデータの圧縮を行うことを特徴とするデータ
   圧縮回路。（２）異なる２以上の情報のデータを圧縮し
   て得られる符号化データを所定ビット幅単位に複数個記
   憶する記憶部（１０）と、 該符号化データを読み出して一時保持し、データが所定
   量になったタイミングで該データを次段に出力するレジ
   スタ部（６）と、 該レジスタ部（６）に保持された符号化データを伸長し
   て元のデータに復元する伸長回路（７）と、 該伸長回路（７）で復元されたデータを所定長分蓄積す
   るバッファ部（８）とを有するデータ伸長手段を備え、 前記記憶部（１０）に記憶された複数個の符号化データ
   のいずれかを前記レジスタ部（６）に書き込み、所定長
   分毎に異なるデータの伸長を行うことを特徴とするデー
   タ伸長回路。 （３）前記データ圧縮回路、および前記データ伸長回路
   を備えたことを特徴とするデータ圧縮・伸長回路。 （４）前記記憶部は、所定の制御信号により前記レジス
   タ部の内容を読み書きする外部メモリであることを特徴
   とする請求項３記載のデータ圧縮・伸長回路。 （５）前記記憶部は、前記レジスタ部と同一長のデータ
   を保持する複数のレジスタと、 該レジスタのいずれか１つを選択してレジスタ部に保持
   された符号化データと前記記憶部に記憶された複数個の
   符号化データとを交換するレジスタ選択回路とを有する
   ことを特徴とする請求項３記載のデータ圧縮・伸長回路
   。