JPH048559A - サーマルヘッド - Google Patents
サーマルヘッドInfo
- Publication number
- JPH048559A JPH048559A JP11002590A JP11002590A JPH048559A JP H048559 A JPH048559 A JP H048559A JP 11002590 A JP11002590 A JP 11002590A JP 11002590 A JP11002590 A JP 11002590A JP H048559 A JPH048559 A JP H048559A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring conductor
- driver
- thermal head
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はサーマルヘッド特にファクシミリ、プリンタ等
の使用に好適なサーマルヘッドに関する。
の使用に好適なサーマルヘッドに関する。
従来技術におけるサーマルヘッドの構造の一例を第3図
、第4図、第5図で説明する。第3図はサーマルヘッド
の全体を示す断面図、第4図はヘッドの電気的な等価回
路図、および第5図ははんだ接続を行う端子部で第3図
の7部の詳細断面図である。グレージングされた平滑面
をもつ絶縁性基板1上に、発熱抵抗体層2.配線導体層
3を所望の形状にパターン化しそれらを覆うように酸化
防止層を兼ねた保護膜4が全体に形成され、発熱抵抗素
子5領域には記録紙の摺動に対する耐摩耗層6が積層さ
れた構成が一般的である。これらの構成要素は、発熱抵
抗体材料として、例えば、Ta。
、第4図、第5図で説明する。第3図はサーマルヘッド
の全体を示す断面図、第4図はヘッドの電気的な等価回
路図、および第5図ははんだ接続を行う端子部で第3図
の7部の詳細断面図である。グレージングされた平滑面
をもつ絶縁性基板1上に、発熱抵抗体層2.配線導体層
3を所望の形状にパターン化しそれらを覆うように酸化
防止層を兼ねた保護膜4が全体に形成され、発熱抵抗素
子5領域には記録紙の摺動に対する耐摩耗層6が積層さ
れた構成が一般的である。これらの構成要素は、発熱抵
抗体材料として、例えば、Ta。
Cr等の珪化物、窒化物、配線導体32材料として、例
えば、AQ、Cu、 Au、 Mo、 Wなどの比較的
固有抵抗の低い材料が適用され、特に、発熱抵抗素子5
との熱反応を抑制する目的で拡散障壁層31としてCr
、 Tiなどを挾んだ積層状態の配線構造が用6tられ
る。保護膜4は酸化珪素(Sin、)、耐摩耗層6は酸
化タンタル(Ta205)、窒化珪素(Si、N、)、
炭化珪素(SiC)などが適用されるが、配線導体3を
覆う領域には有機物材料からなる樹脂層を形成する例も
見受けられる。これらの構造をもつ基板上には発熱抵抗
体素子5を駆動制御するためのスイッチング用ドライバ
IC7が搭載され、これらは接続点数が非常に多い点を
考慮して、はんだ付けによって一括に接続する方法が主
流である。この時、基板上には保護膜4の特定な領域に
選択的に開口したスルーホール部に予め、接続用金属層
8を形成し、その端子部にドライバIC側から供給され
るはんだ9によって接続される。この接続用金属層8の
構成は配線導体3との接続層81、はんだの拡散防止層
82、酸化防止層83の積層された構造をしており、こ
の構成は、共通電極部10の形成と同時に行われる。こ
の共通電極10に要求されることは、記録効率を向上す
るために配線抵抗を出来るかぎり小さくすること、また
、駆動電流の容量の問題から膜厚を厚く形成することが
必要で、このため、表面にはんだを被覆した構造を採用
している例も見受けられる。これらは、特街昭57−4
781号および特開昭61−182964号公報に記載
されているように端子の膜形成の方法として、蒸着、ス
パッタリング法などで形成する薄膜方式、あるいは、無
電解、電気めっき等の方式で形成する方法などが多く見
られる。通常、はんだ接続を行う金属層8の構成は各々
、CrまたはTi(81)/CuまたはN1(82)/
Au(83)めっき方式の場合にもCuおよびNiが最
も一般的な材料として適用され、表面に酸化防止とはん
だ濡れ性の改善を目的にAuが薄く形成されるいずれの
場合にも、拡散防止層82となるCuまたはNiに要求
される点は、はんだ濡れ性に優れることはんだ拡散性が
小さいことである。Cuの場合は、−回のはんだ付けで
0.5〜1.0μm程度がはんだ中に溶は込むことが知
られており、ドライバICの不良交換を考慮して4〜5
μmの膜厚が必要となる。一方、Niの場合は、Cuに
比べてはんだに対する拡散性には著しく優れた特性をも
っており、従って必要な膜厚を薄く形成することができ
る。換言すれば、はんだの濡れ性に劣るため表面保護の
ため、Auを積層した構造とする場合が一般的である。
えば、AQ、Cu、 Au、 Mo、 Wなどの比較的
固有抵抗の低い材料が適用され、特に、発熱抵抗素子5
との熱反応を抑制する目的で拡散障壁層31としてCr
、 Tiなどを挾んだ積層状態の配線構造が用6tられ
る。保護膜4は酸化珪素(Sin、)、耐摩耗層6は酸
化タンタル(Ta205)、窒化珪素(Si、N、)、
炭化珪素(SiC)などが適用されるが、配線導体3を
覆う領域には有機物材料からなる樹脂層を形成する例も
見受けられる。これらの構造をもつ基板上には発熱抵抗
体素子5を駆動制御するためのスイッチング用ドライバ
IC7が搭載され、これらは接続点数が非常に多い点を
考慮して、はんだ付けによって一括に接続する方法が主
流である。この時、基板上には保護膜4の特定な領域に
選択的に開口したスルーホール部に予め、接続用金属層
8を形成し、その端子部にドライバIC側から供給され
るはんだ9によって接続される。この接続用金属層8の
構成は配線導体3との接続層81、はんだの拡散防止層
82、酸化防止層83の積層された構造をしており、こ
の構成は、共通電極部10の形成と同時に行われる。こ
の共通電極10に要求されることは、記録効率を向上す
るために配線抵抗を出来るかぎり小さくすること、また
、駆動電流の容量の問題から膜厚を厚く形成することが
必要で、このため、表面にはんだを被覆した構造を採用
している例も見受けられる。これらは、特街昭57−4
781号および特開昭61−182964号公報に記載
されているように端子の膜形成の方法として、蒸着、ス
パッタリング法などで形成する薄膜方式、あるいは、無
電解、電気めっき等の方式で形成する方法などが多く見
られる。通常、はんだ接続を行う金属層8の構成は各々
、CrまたはTi(81)/CuまたはN1(82)/
Au(83)めっき方式の場合にもCuおよびNiが最
も一般的な材料として適用され、表面に酸化防止とはん
だ濡れ性の改善を目的にAuが薄く形成されるいずれの
場合にも、拡散防止層82となるCuまたはNiに要求
される点は、はんだ濡れ性に優れることはんだ拡散性が
小さいことである。Cuの場合は、−回のはんだ付けで
0.5〜1.0μm程度がはんだ中に溶は込むことが知
られており、ドライバICの不良交換を考慮して4〜5
μmの膜厚が必要となる。一方、Niの場合は、Cuに
比べてはんだに対する拡散性には著しく優れた特性をも
っており、従って必要な膜厚を薄く形成することができ
る。換言すれば、はんだの濡れ性に劣るため表面保護の
ため、Auを積層した構造とする場合が一般的である。
以上の構成のように、従来はドライバIC,外部との接
続端子(図示せず)の接続金属として専用のパターンを
形成することが一般的であった。
続端子(図示せず)の接続金属として専用のパターンを
形成することが一般的であった。
また、共通電極の構成もはんだ被覆などの保護を必要と
し、ヘッドの大型化の原因ともなっていた。
し、ヘッドの大型化の原因ともなっていた。
いずれの場合もサーマルヘッドの製造プロセスが複雑多
岐にわたり、製造コストの面でも大きな弊害となってい
た。
岐にわたり、製造コストの面でも大きな弊害となってい
た。
上記従来技術ではドライバICなどのはんだ接続端子を
形成した複雑な製造プロセスが適用され、端子形成のた
めにパターン工程が必要であり、かつ、高価な材料を使
用するなどヘッドが高価なものであった。
形成した複雑な製造プロセスが適用され、端子形成のた
めにパターン工程が必要であり、かつ、高価な材料を使
用するなどヘッドが高価なものであった。
本発明の目的は、製造プロセスの大幅な簡略化をはかり
、材料の削減を実現し、ヘッドの小型化などヘッド性能
の向上と同時に、安価なサーマルヘッドを提供すること
にある。
、材料の削減を実現し、ヘッドの小型化などヘッド性能
の向上と同時に、安価なサーマルヘッドを提供すること
にある。
すなわち、本発明では従来技術のようなドライバ■C1
あるいは、外部接続用の端子メタライズを設けることな
く、配線に、直接、ドライバICをはんだ接続するよう
に構成したものであり、ドライバICが、直接、接続で
きる金属層を用いたことを特徴とするもので、その構造
として、Cr(クロム)/Cu(銅)/Crの積層配線
を適用し、はんだ接続部となる保護膜の開口スルーホー
ル部領域のみ選択的に配線の上層となるCrを工・ンチ
ングにより除去することで、Cu面に、直接、はんだ接
続を可能にしたものである。この時、工・ソチングによ
り除去されたCr層パターンがはんだ接続の際、はんだ
濡れ拡がりを抑制する働きをそなえ、また、主要導体層
となるCuの膜厚を2〜5μmとすることによって、導
体部、共通電極部の配線抵抗の低減を図り、これによっ
て専用のパターン工程を廃止し、保護膜で全体を覆う構
造とすることでヘッドの小型化を図る構成としたもので
ある。
あるいは、外部接続用の端子メタライズを設けることな
く、配線に、直接、ドライバICをはんだ接続するよう
に構成したものであり、ドライバICが、直接、接続で
きる金属層を用いたことを特徴とするもので、その構造
として、Cr(クロム)/Cu(銅)/Crの積層配線
を適用し、はんだ接続部となる保護膜の開口スルーホー
ル部領域のみ選択的に配線の上層となるCrを工・ンチ
ングにより除去することで、Cu面に、直接、はんだ接
続を可能にしたものである。この時、工・ソチングによ
り除去されたCr層パターンがはんだ接続の際、はんだ
濡れ拡がりを抑制する働きをそなえ、また、主要導体層
となるCuの膜厚を2〜5μmとすることによって、導
体部、共通電極部の配線抵抗の低減を図り、これによっ
て専用のパターン工程を廃止し、保護膜で全体を覆う構
造とすることでヘッドの小型化を図る構成としたもので
ある。
さらに、はんだ接続を良好にするためにスルーホール開
口部に露出された配線導体Cu上に選択的にAu(金)
めっきの薄層を形成した構造とすることで大幅なプロセ
スの簡略化を図り、低価格なサーマルヘッドを実現した
。
口部に露出された配線導体Cu上に選択的にAu(金)
めっきの薄層を形成した構造とすることで大幅なプロセ
スの簡略化を図り、低価格なサーマルヘッドを実現した
。
配線導体層をCr/Cu/Crの積層構造とし、その主
要導体層であるCuを2〜5μmの範囲の膜厚にするこ
とで、ドライバICの接続される領域のCr層を除去し
たCu面に、直接、はんだ接続が可能となり、また、低
抵抗材料の適用により共通電極部および配線部の配線抵
抗の低減により記録効率が改善されヘッド性能が向上す
る。さらに、共通電極部は配線導体層と同じ構造のため
、はんだ被覆などのパターン工程が削除され、保護膜で
全体を覆った構成が採用でき、発熱抵抗素子の形成され
る位置を基板端面に近付けることが可能となり、ヘッド
の小型化が図れる。また、ドライバICの接続されるC
u面にはんだ接続を行う場合、上層Cr層パターンがは
んだの濡れ拡がりを抑制するため、多数の接続点で均一
な接続状態が得られ、同時に、Auの薄層を形成した構
造とすることで接続信頼性も向上する。
要導体層であるCuを2〜5μmの範囲の膜厚にするこ
とで、ドライバICの接続される領域のCr層を除去し
たCu面に、直接、はんだ接続が可能となり、また、低
抵抗材料の適用により共通電極部および配線部の配線抵
抗の低減により記録効率が改善されヘッド性能が向上す
る。さらに、共通電極部は配線導体層と同じ構造のため
、はんだ被覆などのパターン工程が削除され、保護膜で
全体を覆った構成が採用でき、発熱抵抗素子の形成され
る位置を基板端面に近付けることが可能となり、ヘッド
の小型化が図れる。また、ドライバICの接続されるC
u面にはんだ接続を行う場合、上層Cr層パターンがは
んだの濡れ拡がりを抑制するため、多数の接続点で均一
な接続状態が得られ、同時に、Auの薄層を形成した構
造とすることで接続信頼性も向上する。
以下、本発明の一実施例を第1図および第2図により説
明する。基本的な構造は従来技術で示した薄膜方式であ
り、その電気的な構成(等価回路)は同一である。第1
図はサーマルヘッドの全体を示す断面構造図、第2図は
はんだ接続を行う端子部で第1図の■部の詳細断面図で
ある。サーマルヘッド全体の構成は、グレージングされ
た平滑面をもつアルミナセラミックス基板などの絶縁性
基板1上に、発熱抵抗体層2としてCr−3i(クロム
−シリコン)薄膜、配線導体層3としてCr/Cu/C
rを積層する。この時の各々の膜厚は、拡散障壁層31
として形成する下層Crは約0.1μm、主要配線導体
層32となるCuは、3.0μm保護膜との接着層33
となる上層Crは約0.05μmである。この薄膜層を
所望の形状にパターン化し、それらを覆うように基板全
面に酸化防止層を兼ねた保護膜4としてSiO□を、発
熱抵抗体素子5の領域に形成する耐摩耗層6としてSi
、N、を各々、4.0/1.5μmの膜厚で形成した。
明する。基本的な構造は従来技術で示した薄膜方式であ
り、その電気的な構成(等価回路)は同一である。第1
図はサーマルヘッドの全体を示す断面構造図、第2図は
はんだ接続を行う端子部で第1図の■部の詳細断面図で
ある。サーマルヘッド全体の構成は、グレージングされ
た平滑面をもつアルミナセラミックス基板などの絶縁性
基板1上に、発熱抵抗体層2としてCr−3i(クロム
−シリコン)薄膜、配線導体層3としてCr/Cu/C
rを積層する。この時の各々の膜厚は、拡散障壁層31
として形成する下層Crは約0.1μm、主要配線導体
層32となるCuは、3.0μm保護膜との接着層33
となる上層Crは約0.05μmである。この薄膜層を
所望の形状にパターン化し、それらを覆うように基板全
面に酸化防止層を兼ねた保護膜4としてSiO□を、発
熱抵抗体素子5の領域に形成する耐摩耗層6としてSi
、N、を各々、4.0/1.5μmの膜厚で形成した。
その後、基板上に搭載されるスイッチング用ドライバI
C7の接続される領域に選択的にスルーホールをウェッ
トエツチングによって形成し、保護膜との接着層33と
なる上層Crを保護膜4 (Sin2)のスルーホール
パターンと等価な形状に、エツチング除去する。この露
出面の主要配線導体層32となるCuにドライバIC7
から供給されるはんだ9で接続を行って全体が構成され
る。この構成は、外部との接続を行う端子部(図示せず
)も同様である。
C7の接続される領域に選択的にスルーホールをウェッ
トエツチングによって形成し、保護膜との接着層33と
なる上層Crを保護膜4 (Sin2)のスルーホール
パターンと等価な形状に、エツチング除去する。この露
出面の主要配線導体層32となるCuにドライバIC7
から供給されるはんだ9で接続を行って全体が構成され
る。この構成は、外部との接続を行う端子部(図示せず
)も同様である。
他の構成は、基板上に搭載するスイッチング用ドライバ
IC7を接続する領域に選択的にスルーホールを形成し
、保護膜との接着層33となる上層Crを保護膜4Si
O□のスルーホールパターンと等価な形状にエツチング
除去した後、この露出面の主要配線導体層32となるC
u面にさらに、はんだ濡れ性の改善および膜面の酸化防
止を目的として、接続層11となるAuを無電解めっき
により0.1μm程度形成することで接続性が改善され
る。基本的には、Cuに対してはんだの濡れ性が優れる
ことは知られているが、Auの挿入によってさらに信頼
性が向上する。いずれの接続状態でも、保護膜4 (S
in2)のスルーホールパターンと等価な形状にエツチ
ング除去された上層Crパターンが、はんだの濡れ拡が
り(面積)を抑制し、特に、Cu膜表面の拡散を抑える
働きをする。
IC7を接続する領域に選択的にスルーホールを形成し
、保護膜との接着層33となる上層Crを保護膜4Si
O□のスルーホールパターンと等価な形状にエツチング
除去した後、この露出面の主要配線導体層32となるC
u面にさらに、はんだ濡れ性の改善および膜面の酸化防
止を目的として、接続層11となるAuを無電解めっき
により0.1μm程度形成することで接続性が改善され
る。基本的には、Cuに対してはんだの濡れ性が優れる
ことは知られているが、Auの挿入によってさらに信頼
性が向上する。いずれの接続状態でも、保護膜4 (S
in2)のスルーホールパターンと等価な形状にエツチ
ング除去された上層Crパターンが、はんだの濡れ拡が
り(面積)を抑制し、特に、Cu膜表面の拡散を抑える
働きをする。
サーマルヘッドの配線導体層3としてCr/Cu/Cr
の積層構造を採用し、主要配線導体層および接続層を兼
ねた材料として固有抵抗の小さいCuを適用することで
、配線導体3の配線抵抗を極めて小さくすることが出来
る。また、共通電極10でもCu(銅)を適用すること
で膜厚(3,0μm)で、例えば、B4サイズヘッドの
記録幅2561で、2Ω以下に低抵抗化が可能で、これ
らは、導体部での無効消費電力の低減を図り、発熱抵抗
素子5の発熱効率を向上することにもつながる特に、共
通電極については、配線導体と同じ構造のため、分離形
成される発熱抵抗素子5のパターンのごく近くからベタ
状に広いエリアに形成できるため、保護膜で全体を覆っ
た構造を採用することができ、発熱抵抗素子5の形成さ
れる位置(第3図および第1図中に示したQ、Q’ )
を基板端面に近付けることが可能となる。これにより、
ヘッドの小型化が達成され製造プロセスの簡略化と合わ
せてサーマルヘッドの低価格化が可能となる。
の積層構造を採用し、主要配線導体層および接続層を兼
ねた材料として固有抵抗の小さいCuを適用することで
、配線導体3の配線抵抗を極めて小さくすることが出来
る。また、共通電極10でもCu(銅)を適用すること
で膜厚(3,0μm)で、例えば、B4サイズヘッドの
記録幅2561で、2Ω以下に低抵抗化が可能で、これ
らは、導体部での無効消費電力の低減を図り、発熱抵抗
素子5の発熱効率を向上することにもつながる特に、共
通電極については、配線導体と同じ構造のため、分離形
成される発熱抵抗素子5のパターンのごく近くからベタ
状に広いエリアに形成できるため、保護膜で全体を覆っ
た構造を採用することができ、発熱抵抗素子5の形成さ
れる位置(第3図および第1図中に示したQ、Q’ )
を基板端面に近付けることが可能となる。これにより、
ヘッドの小型化が達成され製造プロセスの簡略化と合わ
せてサーマルヘッドの低価格化が可能となる。
本発明のサーマルヘッドによれば、ドライバICを、直
接、はんだ接続できるCr / Cu / Crを積層
した金属層を用いて配線導体を形成したことにより、従
来必要であった専用の端子が不要となり、製造プロセス
を大幅に簡略化することができた。
接、はんだ接続できるCr / Cu / Crを積層
した金属層を用いて配線導体を形成したことにより、従
来必要であった専用の端子が不要となり、製造プロセス
を大幅に簡略化することができた。
また、スルーホール形状に等価な形状で開口された配線
導体上層のCr層パターンによってはんだ濡れ面積を抑
制し、Cuの拡散を極力抑えさらに、はんだ接続面にA
uの接続層を設けることで接続信頼性を改善した。また
、その配線導体の主要導体層、および、はんだ接続層を
兼ねた材料であるCu層の膜厚を2〜5μmの範囲にす
ることで配線抵抗の低減、さらに、共通電極領域の広が
りの効果によって、保護膜で覆われた構成とし、発熱抵
抗素子の形成される位置を基板端面に近付けた構造とす
ることで従来ヘッドに比べて15%の小型化が達成され
た。
導体上層のCr層パターンによってはんだ濡れ面積を抑
制し、Cuの拡散を極力抑えさらに、はんだ接続面にA
uの接続層を設けることで接続信頼性を改善した。また
、その配線導体の主要導体層、および、はんだ接続層を
兼ねた材料であるCu層の膜厚を2〜5μmの範囲にす
ることで配線抵抗の低減、さらに、共通電極領域の広が
りの効果によって、保護膜で覆われた構成とし、発熱抵
抗素子の形成される位置を基板端面に近付けた構造とす
ることで従来ヘッドに比べて15%の小型化が達成され
た。
第1図は本発明のサーマルヘッドの全体を示す断面図、
第2図ははんだ接続を行う端子部で第1図■部の詳細断
面図、第3図は従来技術におけるサー ルヘッドの断面
図、第4図はヘッドの電気的な等価回路図、第5図はは
んだ接続を行う端子部で第3図のV部の断面図である。 1・・・絶縁性基板 2・・・発熱抵抗層3・・・
配線導体 4・・・保護膜5・・・発熱抵抗素子
6・・・耐摩耗層7・・・ドライバIC8・・・接
続用金属層9・・・はんだ 10・・・共通電
極11・・・接続層 31・・・拡散障壁層3
2・・・主要配線導体層 33・・・保護膜との接着層
81・・・接着層 82・・・拡散防止層83
・・・酸化防止層 41図 梵2図 (Δ部詳粕図)
第2図ははんだ接続を行う端子部で第1図■部の詳細断
面図、第3図は従来技術におけるサー ルヘッドの断面
図、第4図はヘッドの電気的な等価回路図、第5図はは
んだ接続を行う端子部で第3図のV部の断面図である。 1・・・絶縁性基板 2・・・発熱抵抗層3・・・
配線導体 4・・・保護膜5・・・発熱抵抗素子
6・・・耐摩耗層7・・・ドライバIC8・・・接
続用金属層9・・・はんだ 10・・・共通電
極11・・・接続層 31・・・拡散障壁層3
2・・・主要配線導体層 33・・・保護膜との接着層
81・・・接着層 82・・・拡散防止層83
・・・酸化防止層 41図 梵2図 (Δ部詳粕図)
Claims (1)
- 【特許請求の範囲】 1、グレージングされた平滑面を有する絶縁性基板上に
形成した複数個の発熱抵抗体に電力を供給するための配
線導体、これを覆うように形成される保護膜及びスイッ
チング制御のためのドライバICを前記基板上に具備し
たサーマルヘッドにおいて、 前記配線導体上に前記ドライバICが、直接、はんだ接
続できる金属層を配線材料としたことを特徴とするサー
マルヘッド。 2、請求項1において、配線導体金属がCr(クロム)
/Cu(銅)/Cr(クロム)の積層された構成で主要
導体層であるCu(銅)が2〜5μmの範囲の膜厚をも
つているサーマルヘッド。 3、請求項1または2において、前記配線導体を覆うよ
うに形成された前記保護膜に選択的に開口されたスルー
ホール部に前記ドライバICをはんだ接続する際、前記
配線導体の上層のCr(クロム)層を前記保護膜の開口
されたスルーホール形状に等価な形状でエッチング除去
し、その開口されたCr(クロム)層パターンによって
はんだ濡れ面積を抑制するサーマルヘッド。 4、請求項1、2または3において、はんだ接続をする
スルーホール開口部の前記配線導体Cu(銅)上にめつ
きによりAu(金)の薄層を形成したサーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11002590A JPH048559A (ja) | 1990-04-27 | 1990-04-27 | サーマルヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11002590A JPH048559A (ja) | 1990-04-27 | 1990-04-27 | サーマルヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH048559A true JPH048559A (ja) | 1992-01-13 |
Family
ID=14525206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11002590A Pending JPH048559A (ja) | 1990-04-27 | 1990-04-27 | サーマルヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH048559A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010274466A (ja) * | 2009-05-27 | 2010-12-09 | Kyocera Corp | ヘッド基体およびその製法ならびに記録ヘッド、記録装置 |
| JP2011025633A (ja) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置 |
-
1990
- 1990-04-27 JP JP11002590A patent/JPH048559A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010274466A (ja) * | 2009-05-27 | 2010-12-09 | Kyocera Corp | ヘッド基体およびその製法ならびに記録ヘッド、記録装置 |
| JP2011025633A (ja) * | 2009-07-29 | 2011-02-10 | Kyocera Corp | 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0433093B1 (en) | Thermal head for thermal recording machine | |
| JPH048559A (ja) | サーマルヘッド | |
| JPH0421359B2 (ja) | ||
| JP3665385B2 (ja) | 電子部品 | |
| JP4683715B2 (ja) | 配線基板 | |
| JPH10125508A (ja) | チップサーミスタ及びその製造方法 | |
| JPH07249712A (ja) | 窒化アルミニウム基板上に抵抗性導電パターンを形成する方法 | |
| KR20020009505A (ko) | 서멀 헤드 | |
| JPH0828562B2 (ja) | 薄膜回路基板 | |
| JP2006080322A (ja) | チップ型複合電子部品 | |
| JPH068053B2 (ja) | サ−マルヘツド | |
| JP3455060B2 (ja) | サーマルヘッドの製造方法 | |
| JPH11265899A (ja) | 配線基板 | |
| JPH06340103A (ja) | サーマルヘッド | |
| JPH0584222B2 (ja) | ||
| JP3030463B2 (ja) | 薄膜配線基板 | |
| JPH06302951A (ja) | 配線基板及びその製造方法 | |
| JP2582999Y2 (ja) | サーマルヘッド | |
| JPS6161988B2 (ja) | ||
| JP3615576B2 (ja) | 薄膜配線基板 | |
| JP2551767B2 (ja) | サ−マルヘツド | |
| JPH02299860A (ja) | サーマルヘッド | |
| JPH0737147B2 (ja) | サーマルヘッド及びその製造方法 | |
| JPH04324637A (ja) | 薄膜配線回路基板用はんだ付け電極 | |
| JPS6122964A (ja) | サ−マルヘツド |