JPH0485882A

JPH0485882A - 半導体装置の製造方法

Info

Publication number: JPH0485882A
Application number: JP2200641A
Authority: JP
Inventors: Kenichi Kanazawa; 賢一金澤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-07-26
Filing date: 1990-07-26
Publication date: 1992-03-18

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕半導体装１の製造方法に関し、セルトランジスタ部の制御電極と蓄積電極間の層間絶縁
膜をシリコン酸化膜−シリコン窒化膜−シリコン酸化膜
で容易にかつ安定に形成することができるとともに、周
辺トランジスタ部のゲート酸化膜をシリコン酸化膜で容
易にかつ安定に形成することができる半導体装置の製造
方法を提供することを目的とし、セルトランジスタ部及び周辺トランジスタ部の基板にフ
ィールド酸化膜を形成する工程と、該セルトランジスタ
部の該基板上にゲート酸化膜を形成するとともに、該周
辺トランジスタ部の該基板上にシリコン酸化膜を形成す
る工程と、該ゲート酸化膜を覆うように全面に導電性膜
及びシリコン窒化膜を順次形成する工程と、該セルトラ
ンジスタ部の該フィールド酸化膜上の領域において、該
シリコン窒化膜及び該導電性膜をエツチングして開口部
を形成するとともに、該周辺トランジスタ部の該シリコ
ン窒化膜、該導電性膜及び該シリコン酸化膜をエツチン
グして該基板を露出させる工程と、該セルトランジスタ
部の該シリコン窒化膜上にシリコン酸化膜を形成すると
ともに、該周辺トランジスタ部の該基板上にゲート酸化
膜を形成する工程と、該セルトランジスタ部の該シリコ
ン酸化膜及び該周辺トランジスタ部の該ゲート酸化膜を
覆うように全面に導電性膜を形成する工程と、該セルト
ランジスタ部の該導電性膜、該シリコン酸化膜、該シリ
コン窒化膜及び該導電性膜を選択的にエツチングして該
導電性膜からなる制御電極と、該シリコン酸化膜及び該
シリコン窒化膜からなる層間絶縁膜と、該導電性膜から
なる蓄積電極とを形成するとともに、該周辺トランジス
タ部の該導電性膜を選択的にエツチングしてゲート電極
を形成する工程とを含むように構成し、又はセルトラン
ジスタ部及び周辺トランジスタ部の基板にフィールド酸
化膜を形成する工程と、該セルトランジスタ部の該基板
上にゲート酸化膜を形成するとともに、該周辺トランジ
スタ部の該基板上にシリコン酸化膜を形成する工程と、
該ゲート酸化膜を覆うように全面に導電性膜及びシリコ
ン窒化膜を順次形成する工程と、該セルトランジスタ部
及び該周辺トランジスタ部の該シリコン窒化膜上にシリ
コン酸化膜を形成する工程と、該セルトランジスタ部の
該フィールド酸化膜上の領域において、該セルトランジ
スタ部のシリコン酸化膜、該シリコン窒化膜及び該導電
性膜をエツチングして開口部を形成するとともに、該周
辺トランジスタ部の該シリコン酸化膜及び該シリコン窒
化膜、該導電性膜及び該シリコン酸化膜をエツチングし
て該基板を露出させる工程と、該周辺トランジスタ部の
該基板上にゲート酸化膜を形成する工程と、該セルトラ
ンジスタ部の該シリコン酸化膜及び該周辺トランジスタ
部の該ゲート酸化膜を覆うように全面に導電性膜を形成
する工程と、該セルトランジスタ部の該導電性膜、該シ
リコン酸化膜、該シリコン窒化膜及び該導電性膜を選択
的にエツチングして該導電性膜からなる制御電極と、該
シリコン酸化膜及び該シリコン窒化膜からなる層間絶縁
膜と、該導電性膜からなる蓄積電極とを形成するととも
に、該周辺トランジスタ部の該導電性膜を選択的にエツ
チングしてゲート電極を形成する工程とを含むように構
成する。

〔産業上の利用分野〕

本発明は、ＥＥＰＲＯＭ等の不揮発性半導体記憶装置の
製造方法に関する。

近時、セルトランジスタ部の制御電極と蓄積電極間の層
間絶縁膜をシリコン酸化膜−シリコン窒化膜−シリコン
酸化膜で構成し、かつ周辺トランジスタ部のゲート酸化
膜をシリコン酸化膜で構成することができる安定した半
導体装置の製造方法が要求されている。

〔従来の技術〕

従来、不揮発性半導体記憶装置で構成されるセルトラン
ジスタ部のフローティングゲートと言われる蓄積電極と
コントロールゲートと言われる制御電極間の層間絶縁膜
と、通常のＭＯ３Ｉ−ランジスタで構成される周辺トラ
ンジスタ部のゲート酸化膜との形成方法には様々な方法
がある。この半導体装置においては、４Ｍ時代になると
、ワード線遅延が問題となってくるため、ワード線にＷ
Ｓｉ等のポリサイドを用いるようになってきた。そして
、周辺トランジスタ部のゲートもポリサイドゲートとす
るため、セルトランジスタ部の制御電極と周辺トランジ
スタ部の制御電極は同時に形成される。この制御電極の
形成前にセルトランジスタ部の蓄積電極と制御電極間の
層間絶縁膜を形成しなければならない。そこで、セルト
ランジスタ部の層間絶縁膜形成前に周辺トランジスタ部
のゲート酸化膜をエツチングし、セルトランジスタ部の
層間絶縁膜形成と同時に周辺トランジスタ部のゲート酸
化膜を形成していた。

ところが、高集積化が進むとセルトランジスタ部の層間
絶縁膜は特性との兼ね合いで薄膜化せねばならず、層間
絶縁膜となるシリコン酸化膜の薄膜化は耐圧上限界をむ
かえつつある。このため、シリコン酸化膜−シリコン窒
化膜−シリコン酸化膜という構造の層間絶縁膜が用いら
れようとしている。この構造にすればシリコン酸化膜の
みで構成する場合よりも耐圧性を向上させることができ
るという利点がある。

〔発明が解決しようとする課題〕

しかしながら、上記した従来の半導体装置の製造方法で
は、セルトランジスタ部の層間絶縁膜と周辺トランジス
タ部のゲート酸化膜とが同時に形成されていたため、層
間絶縁膜にシリコン酸化膜−シリコン窒化膜−シリコン
酸化膜構造を用いると、周辺トランジスタ部のゲート酸
化膜もシリコン酸化膜−シリコン窒化膜−シリコン酸化
膜というように同じ構造になってしまう。このように、
周辺トランジスタ部のゲート酸化膜をシリコン酸化膜−
シリコン窒化膜−シリコン酸化膜で構成すると、トラッ
プ準位が非常に高くなりゲート酸化膜に電子が非常にト
ラップされ易くなり、周辺トランジスタの電流駆動能力
が低下してしまう。このため、セルトランジスタ部の層
間絶縁膜をシリコン酸化膜−シリコン窒化膜−シリコン
酸化膜で構成し、周辺トランジスタ部のゲート酸化膜を
シリコン酸化膜で構成すればよいと考えられるが、その
製造方法については未だ確立されていなかった。

そこで本発明は、セルトランジスタ部の制御電極と蓄積
電極間の層間絶縁膜をシリコン酸化膜−シリコン窒化膜
−シリコン酸化膜で容易にかつ安定に形成することがで
きるとともに、かつ周辺トランジスタ部のゲート酸化膜
をシリコン酸化膜で容易にかつ安定に形成することがで
きる半導体装置の製造方法を提供することを目的として
いる。

〔課題を解決するための手段〕

第１の発明による半導体装置の製造方法は上記目的達成
のため、セルトランジスタ部及び周辺トランジスタ部の
基板にフィールド酸化膜を形成する工程と、該セルトラ
ンジスタ部の該基板上にゲート酸化膜を形成するととも
に、該周辺トランジスタ部の該基板上にシリコン酸化膜
を形成する工程と、該ゲート酸化膜を覆うように全面に
導電性膜及びシリコン窒化膜を順次形成する工程と、該
セルトランジスタ部の該フィールド酸化膜上の領域にお
いて、該シリコン窒化膜及び該導電性膜をエツチングし
て開口部を形成するとともに、該周辺トランジスタ部の
該シリコン窒化膜、該導電性膜及び該シリコン酸化膜を
エツチングして該基板を露出させる工程と、該セルトラ
ンジスタ部の該シリコン窒化膜上にシリコン酸化膜を形
成するとともに、該周辺トランジスタ部の該基板上にゲ
ート酸化膜を形成する工程と、該セルトランジスタ部の
該シリコン酸化膜及び該周辺トランジスタ部の該ゲート
酸化膜を覆うように全面に導電性膜を形成する工程と、
該セルトランジスタ部の該導電性膜、該シリコン酸化膜
、該シリコン窒化膜及び該導電性膜を選択的にエツチン
グして該導電性膜からなる制御電極と、該シリコン酸化
膜及び該シリコン窒化膜からなる層間絶縁膜と、該導電
性膜からなる蓄積電極とを形成するとともに、該周辺ト
ランジスタ部の該導電性膜を選択的にエツチングしてゲ
ート電極を形成する工程とを含むものである。

第２の発明による半導体装置の製造方法は上記目的達成
のため、セルトランジスタ部及び周辺トランジスタ部の
基板にフィールド酸化膜を形成する工程と、該セルトラ
ンジスタ部の該基板上にゲート酸化膜を形成するととも
に、該周辺トランジスタ部の該基板上にシリコン酸化膜
を形成する工程と、該ゲート酸化膜を覆うように全面に
導電性膜及びシリコン窒化膜を順次形成する工程と、該
セルトランジスタ部及び該周辺トランジスタ部の該シリ
コン窒化膜上にシリコン酸化膜を形成する工程と、該セ
ルトランジスタ部の該フィールド酸化膜上の領域におい
て、該セルトランジスタ部のシリコン酸化膜、該シリコ
ン窒化膜及び該導電性膜をエツチングして開口部を形成
するとともに、該周辺トランジスタ部の該シリコン酸化
膜及び該シリコン窒化膜、該導電性膜及び該シリコン酸
化膜をエツチングして該基板を露出させる工程と、該周
辺トランジスタ部の該基板上にゲート酸化膜を形成する
工程と、該セルトランジスタ部の該シリコン酸化膜及び
該周辺トランジスタ部の該ゲート酸化膜を覆うように全
面に導電性膜を形成する工程と、該セルトランジスタ部
の該導電性膜、該シリコン酸化膜、該シリコン窒化膜及
び該導電性膜を選択的にエツチングして註導電性膜から
なる制御電極と、該シリコン酸化膜及び該シリコン窒化
膜からなる層間絶縁膜と、該導電性膜からなる蓄積電極
とを形成するとともに、該周辺トランジスタ部の該導電
性膜を選択的にエツチングしてゲート電極を形成する工
程とを含むものである。

本発明においては、蓄積電極となる導電性膜と層間絶縁
膜を構成するシリコン窒化膜間にシリコン酸化膜を形成
する場合であってもよい。

本発明においては、シリコン酸化膜をエツチングして基
板を露出させるのを、セルトランジスタ部に開口部を形
成する際、周辺トランジスタ部の導電性膜までエツチン
グし、次いで、セルトランジスタ部のみにマスクをして
から行う場合であっでもよい。

〔作用〕

本発明では、セルトランジスタ部の蓄積電極と制御電極
間の層間絶縁膜を構成するシリコン窒化膜上にシリコン
酸化膜を形成すると同時に、周辺トランジスタ部の基板
上にゲート酸化膜を形成するようにしている。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１図は本発明に係る半導体装置の製造方法の一実施例
を説明する図である。第１図において、１は蓄積電極と
制御電極を有するセルトランジスタが形成されるセルト
ランジスタ部、２は１層のゲートを有するＭＯＳｌ−ラ
ンジスタが形成される周辺トランジスタ部、３はＳｉ等
からなる基板、４はＳｉＯ，等からなるフィールド酸化
膜、５は５ｉＣｈ等からなるゲート酸化膜、５ａはＳｉ
Ｏ□等からなるシリコン酸化膜、６は蓄積電極用のポリ
シリコン膜、７はＳｉＯ□等からなるシリコン酸化膜、
８はＳｉ３Ｎ４等からなるシリコン窒化膜、９はシリコ
ン窒化膜８、シリコン酸化膜７及びポリシリコン膜６に
形成された開口部、ｌＯは５ｉ０２等からなるゲート酸
化膜、１０ａはＳｉｎ。

等からなるシリコン酸化膜、１１はポリシリコン膜、１
２はＷＳｉ等からなる金属シリサイド層、１３はＳｉＯ
２等からなるシリコン酸化膜、１４はソース／ドレイン
拡散層、１５はＰＳＧ等からなる層間絶縁膜、１６は層
間絶縁膜１５に形成されたコンタクトホール、１７はコ
ンタクトホール１６を介してソース／ドレイン拡散層１
４とコンタクトされるＡ１等からなる配線層、１８はＳ
　１０　ｚ等からなるカバー膜である。

次に、その製造方法について説明する。なお、ここでの
第１図（１ａ）　〜（８ａ）と第１図（１ｂ）〜（８ｂ
）は各々直交したセルトランジスタ部１の断面図であり
、第１図（Ｉ　Ｃ）〜（８Ｃ）と第１図（１ｄ）〜（８
ｄ）は各々直交した周辺トランジスタ部２の断面図であ
る。

まず、ＬＯＧＯ３によりセルトランジスタ部１及び周辺
トランジスタ部２の基板３を選択的に酸化して膜厚が例
えば５０００人の素子分離領域となるフィールド酸化膜
４を形成し、例えば熱酸化により素子領域となる基板３
を酸化してセルトランジスタ部ｌに膜厚が例えば１００
〜３００人のゲート酸化膜５を形成するとともに、周辺
トランジスタ部２にゲート酸化膜５と膜厚が等しいシリ
コン酸化膜５ａを形成した後、例えばＣＶＤ法により全
面にポリＳｉを堆積して膜厚が例えば５００〜３０００
人の蓄積電極用ポリシリコン膜６を形成する（第１図（
１ａ）、（１ｂ）、（ＩＣ）、（ｌｄ））。

次に、例えば熱酸化によりポリシリコン膜６を酸化して
膜厚が例えば１５０〜３００人のシリコン酸化膜７を形
成する（第１図（２ａ）、（２ｂ）、（２ｃ）、（２ｄ
））。

次に、例えばＣＶＤ法により全面にＳｉ、Ｎ。

を堆積して膜厚が例えば５０〜２００人のシリコン窒化
膜８を形成する（第１図（３ａ）、（３ｂ）、（３ｃ）
、（３ｄ））。

次に、セルトランジスタ部１のフィールド酸化膜４上の
領域において、シリコン窒化膜８、シリコン酸化膜７及
びポリシリコン膜６を工・７チングして開口部９を形成
するとともに、周辺トランジスタ部２のシリコン窒化膜
８、シリコン酸化膜７、ポリシリコン膜６及びシリコン
酸化膜５ａをエツチングして基板３を露出させる（第１
図（４ａ）、（４ｂ）、（４Ｃ）、（４ｄ））。

次に、例えばＣＶＤ法によりセルトランジスタ部１のシ
リコン窒化膜８上に膜厚が例えば１５０〜３００人のシ
リコン酸化膜１．０ａを形成するとともに、周辺トラン
ジスタ部２の基板３上に膜厚が例えば１５０〜３００人
のゲート酸化膜１０を形成する（第１図（５ａ）、（５
ｂ）、（５Ｃ）、（５ｄ））。

次に、例えばＣＶＤ法によりセルトランジスタ部１のシ
リコン酸化膜１０ａ及び周辺トランジスタ部２のゲート
酸化膜１０上にポリＳｉを堆積して膜厚が例えば５００
〜３０００人のセルトランジスタ部１の制御電極及び周
辺トランジスタ部２のゲート電極用のポリシリコン膜１
１を形成し、例えばＣＶＤ法によりポリシリコン膜ｌｌ
上にＷＳｉを堆積して膜厚が例えば５００〜２０００人
のワード線となる金属シリサイド層１２を形成した後、
セルトランジスタ部１の金属シリサイド層１２、ポリシ
リコン膜１１、シリコン酸化膜１０ａ、シリコン窒化膜
８及びポリシリコン膜６を選択的にエツチングしてポリ
シリコン膜１１からなる制御電極と、シリコン窒化膜８
及びシリコン酸化膜７からなる層間絶縁膜と、ポリシリ
コン膜６からなる蓄積電極とを形成するとともに、周辺
トランジスタ部２の金属シリサイド層１２及びポリシリ
コン膜ＩＩ＋選択的にエツチングしてゲート電極を形成
する（第１図（６ａ）、（６ｂ）、（６Ｃ）、（６ｄ）
）。

次に、例えば熱酸化により全面に膜厚がシリコン酸化膜
１３を形成し、例えばイオン注入によりソース／ドレイ
ン拡散層１４を形成した後、例えばＣＶＤ法により全面
にＰＳＧを堆積して膜厚が例えば５０００人の層間絶縁
膜１５を形成する（第１図（７ａ）、（７ｂ）、（７Ｃ
）、（７ｄ））。

そして、層間絶縁膜１５にコンタクトホール１６を形成
し、このコンタクトホール１６を介してソース／ドレイ
ン拡散層１４とコンタクトするようにＡＩからなる配線
層１７を形成した後、５ｉＯｚからなるカバー膜１８を
形成することにより半導体装置を得ることができる（第
１図（８ａ）、（８ｂ）、（８Ｃ）、（８ｄ））。

すなわち、上記実施例では、セルトランジスタ部工の蓄
積電極と制御電極間の層間絶縁膜を構成するシリコン窒
化膜８上にシリコン酸化膜１０ａを形成すると同時に、
周辺トランジスタ部２の基板３上にゲート酸化膜１０を
形成するようにしたため、セルトランジスタ部１の制御
電極と蓄積電極間の層間絶縁膜をシリコン酸化膜７、シ
リコン窒化膜８及びシリコン酸化膜１０ａで容易にかつ
安定に形成することができるとともに、周辺トランジス
タ部２のゲート酸化膜１０をシリコン酸化膜で容易にか
つ安定に形成することができる。

次に、第２図は本発明に係る半導体装置の製造方法の他
の実施例を説明する図であり、第２図において、第１図
と同一符号は同一または相当部分を示し、２１はＳｉＯ
□等からなるシリコン酸化膜。

である。

次に、その製造方法について説明する。なお、ここでの
第２図（１ａ）〜（３ａ）と第１図（１ｂ）〜（３ｂ）
は各々直交したセルトランジスタ部１の断面図であり、
第１図（ＩＣ）〜（３Ｃ）と第１図（１ｄ）〜（３ｄ）
は各々直交した周辺トランジスタ部２の断面図である。

また、フィールド酸化膜４形成からシリコン窒化膜８の
形成までの工程は第１図に示す上記実施例と同様である
ので、ここでは省略する。

即ち、シリコン窒化膜８形成後、例えば熱酸化によりセ
ルトランジスタ部ｌ及び周辺トランジスタ２のシリコン
窒化膜８上に膜厚が３０〜５０人のシリコン酸化膜２１
を形成する（第２図（２ａ）、（１ｂ）、（Ｉ　Ｃ）、
（ｌｄ））。

次に、セルトランジスタ部ｌのフィールド酸化膜４上の
領域において、シリコン酸化膜２１、シリコン窒化膜８
、シリコン酸化膜７及びポリシリコン膜６をエツチング
して開口部９を形成するとともに、周辺トランジスタ部
のシリコン酸化膜２１、シリコン窒化膜８、シリコン酸
化膜７及びポリシリコン膜６及びシリコン酸化膜５ａを
工・ツチングして基板３を露出させる（第２図（２ａ）
、（２ｂ）、（２Ｃ）、（２ｄ））。

次に、例えば熱酸化により周辺トランジスタ２のシリコ
ン窒化膜８上に膜厚が例えば１５０〜３００人のゲート
酸化膜１０を形成する。この時、セルトランジスタ部１
のシリコン酸化膜１０ａの膜厚が１５０〜３００人分増
加する（第２図（３ａ）、（３ｂ）、（３Ｃ）、（３ｄ
））。

そして、ポリシリコン膜１１の形成からゲート酸化膜１
０の形成までの工程は第１図に示す上記実施例と同様で
あるので省略する。

すなわち、この実施例では、酸化工程が第１図に示す実
施例よりも増えるだけであり、第１図に示す実施例と同
様の効果を得ることができる。

なお、上記各実施例では、セルトランジスタ部１に開口
部９を形成する際、周辺トランジスタ部２のシリコン酸
化膜５ａをエツチングして基板３を露出させる場合につ
いて説明したが、本発明においては、セルトランジスタ
部１の開口部９を形成する際、周辺トランジスタ部２の
ポリシリコン膜６までエツチングし、次いで、セルトラ
ンジスタ部１のみにマスクをして周辺トランジスタ部２
のシリコン酸化膜５ａをエツチングして基板３を露出さ
せる場合であってもよい。この場合、周辺トランジスタ
部２のシリコン酸化膜５ａをエツチングする際、セルト
ランジスタ部１のフィールド酸化膜４をエツチングし難
くなり、段差が厳しくなるようなことがなくなり好まし
い。

上記各実施例では、セルトランジスタの蓄積電極と制御
電極間の層間絶縁膜を、蓄積電極となるポリシリコン膜
６上にシリコン酸化膜７、シリコン窒化膜８及びシリコ
ン酸化膜１０ａと順次形成することにより３層で構成す
る場合について説明したが、本発明はこれに限定される
ものではなく、蓄積電極となるポリシリコン膜上にシリ
コン窒化膜及びシリコン酸化膜と順次形成して２層で構
成する場合であってもよい。

〔発明の効果〕

本発明によれば、セルトランジスタ部の制御電極と蓄積
電極間の層間絶縁膜をシリコン酸化膜−シリコン窒化膜
−シリコン酸化膜で容易にかつ安定に形成することがで
きるとともに、かつ周辺トランジスタ部のゲート酸化膜
をシリコン酸化膜で容易にかつ安定に形成することがで
きるという効果がある。

５ａ・・・・・・シリコン酸化膜、６・−・・−・ポリシリコン膜、７・・・・・・シリコン酸化膜、８・・・・−・シリコン窒化膜、９・・・・・・開口部、１０・・・・・・ゲート酸化膜、１０ａ・・・・・・シリコン酸化膜、１１・・・・・・ポリシリコン膜。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の製造方法の一実施例
の製造方法を説明する図、第２図は他の実施例の製造方法を説明する図である。 ■・・・・・・セルトランジスタ部、２・・・・・・周辺トランジスタ部、３・・・・−・基板、４・・・・・・フィールド酸化膜、５・・・・・・ゲート酸化膜、説明する図第図／ −実施例の製造方法を説明する図第図

Claims

【特許請求の範囲】１、セルトランジスタ部（１）及び周辺トランジスタ部
（２）の基板（２）にフィールド酸化膜（４）を形成す
る工程と、該セルトランジスタ部（１）の該基板（３）上にゲート
酸化膜（５）を形成するとともに、該周辺トランジスタ
部（２）の該基板（３）上にシリコン酸化膜（５ａ）を
形成する工程と、該ゲート酸化膜（５）を覆うように全
面に導電性膜（６）及びシリコン窒化膜（８）を順次形
成する工程と、該セルトランジスタ部（１）の該フィールド酸化膜（４
）上の領域において、該セルトランジスタ部（１）の該
シリコン窒化膜（８）及び該導電性膜（６）をエッチン
グして開口部（９）を形成するとともに、該周辺トラン
ジスタ部（２）の該シリコン窒化膜（８）、該導電性膜
（６）及び該シリコン酸化膜（５ａ）をエッチングして
該基板（３）を露出させる工程と、該セルトランジスタ
部（１）の該シリコン窒化膜（８）上にシリコン酸化膜
（１０ａ）を形成するとともに、該周辺トランジスタ部
（２）の該基板（３）上にゲート酸化膜（１０）を形成
する工程と、該セルトランジスタ部（１）の該シリコン酸化膜（１０
ａ）及び該周辺トランジスタ部（２）の該ゲート酸化膜
（１０）を覆うように全面に導電性膜（１１）を形成す
る工程と、該セルトランジスタ部（１）の該導電性膜（１１）、該シリコン酸化膜（１０ａ）、該シリコン窒
化膜（８）及び該導電性膜（６）を選択的にエッチング
して該導電性膜（１１）からなる制御電極と、該シリコ
ン酸化膜（１０ａ）及び該シリコン窒化膜（８）からな
る層間絶縁膜と、該導電性膜（６）からなる蓄積電極と
を形成するとともに、該周辺トランジスタ部（２）の該
導電性膜（１１）を選択的にエッチングしてゲート電極
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。２、セルトランジスタ部（１）及び周辺トランジスタ部
（２）の基板（２）にフィールド酸化膜（４）を形成す
る工程と、該セルトランジスタ部（１）の該基板（３）上にゲート
酸化膜（５）を形成するとともに、該周辺トランジスタ
部（２）の該基板（３）上にシリコン酸化膜（５ａ）を
形成する工程と、該ゲート酸化膜（５）を覆うように全
面に導電性膜（６）及びシリコン窒化膜（８）を順次形
成する工程と、該セルトランジスタ部（１）及び該周辺トランジスタ部
（２）の該シリコン窒化膜（８）上にシリコン酸化膜（
１０ａ、２１）を形成する工程と、該セルトランジスタ部（１）の該フィールド酸化膜（４
）上の領域において、該セルトランジスタ部（１）のシ
リコン酸化膜（１０ａ）、該シリコン窒化膜（８）及び
該導電性膜（６）をエッチングして開口部（９）を形成
するとともに、該周辺トランジスタ部（２）の該シリコ
ン酸化膜（２１）及び該シリコン窒化膜（８）、該導電
性膜（６）及び該シリコン酸化膜（５ａ）をエッチング
して該基板（３）を露出させる工程と、該周辺トランジスタ部（２）の該基板（３）上にゲート
酸化膜（１０）を形成する工程と、該セルトランジスタ
部（１）の該シリコン酸化膜（１０ａ）及び該周辺トラ
ンジスタ部（２）の該ゲート酸化膜（１０）を覆うよう
に全面に導電性膜（１１）を形成する工程と、該セルトランジスタ部（１）の該導電性膜（１１）、該シリコン酸化膜（１０ａ）、該シリコン窒
化膜（８）及び該導電性膜（６）を選択的にエッチング
して該導電性膜（１１）からなる制御電極と、該シリコ
ン酸化膜（１０ａ）及び該シリコン窒化膜（８）からな
る層間絶縁膜と、該導電性膜（６）からなる蓄積電極と
を形成するとともに、該周辺トランジスタ部（２）の該
導電性膜（１１）を選択的にエッチングしてゲート電極
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。３、前記導電性膜（６）と前記シリコン窒化膜（８）間
にシリコン酸化膜（７）を形成することを特徴とする請
求項１記載の半導体装置の製造方法。４、前記シリコン酸化膜（５ａ）をエッチングして前記
基板（３）を露出させるのを、前記セルトランジスタ部
（１）に前記開口部（９）を形成する際、前記周辺トラ
ンジスタ部（２）の前記導電性膜（６）までエッチング
し、次いで、前記セルトランジスタ部（１）のみにマス
クをしてから行うことを特徴とする請求項１、２記載の
半導体装置の製造方法。