JPH0485961A - 光検知装置 - Google Patents
光検知装置Info
- Publication number
- JPH0485961A JPH0485961A JP2201768A JP20176890A JPH0485961A JP H0485961 A JPH0485961 A JP H0485961A JP 2201768 A JP2201768 A JP 2201768A JP 20176890 A JP20176890 A JP 20176890A JP H0485961 A JPH0485961 A JP H0485961A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode array
- teg
- ccd
- light receiving
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/809—Constructional details of image sensors of hybrid image sensors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2632—Circuits therefor for testing diodes
- G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/184—Infrared image sensors
- H10F39/1843—Infrared image sensors of the hybrid type
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は光検知装置に関し、特に、赤外線撮像素子の
テスト構造に関するものである。
テスト構造に関するものである。
第８図は従来の赤外線撮像素子の斜視図、第９図は第８
図の模式図である。これらの図において、１は例えば１
２８Ｘ１２Ｂ個の画素から成る２次元のフォトダイオー
ドアレイ、２は信号読み出しを行うシリコンＣＣＤ、３
はインジウムバンプ、４は赤外線、５は出力回路、６は
垂直ＣＣＤ、７は水平ＣＣＤである。
図の模式図である。これらの図において、１は例えば１
２８Ｘ１２Ｂ個の画素から成る２次元のフォトダイオー
ドアレイ、２は信号読み出しを行うシリコンＣＣＤ、３
はインジウムバンプ、４は赤外線、５は出力回路、６は
垂直ＣＣＤ、７は水平ＣＣＤである。
２次元フォトダイードアレイ１とシリコンＣＣＤ２はイ
ンジウムバンプ３により電気的に接続されている。２次
元フォトダイオードアレイ１により検出された赤外線４
は、シリコンＣ０Ｄ２により一定時間蓄積された後、時
系列信号に変換され、出力回路５より出力される。
ンジウムバンプ３により電気的に接続されている。２次
元フォトダイオードアレイ１により検出された赤外線４
は、シリコンＣ０Ｄ２により一定時間蓄積された後、時
系列信号に変換され、出力回路５より出力される。
上記のような赤外線撮像素子を構成する２次元フォトダ
イオードアレイ１の材料として、Ｃｃｌｏ、ｚＨｇｏ、
ｍＴｅを用いれば、１０ａｍ帯の赤外線の撮像ができる
ことが公知である。
イオードアレイ１の材料として、Ｃｃｌｏ、ｚＨｇｏ、
ｍＴｅを用いれば、１０ａｍ帯の赤外線の撮像ができる
ことが公知である。
第４図はＣｄｏ、＊ Ｈｇｏ、＋ Ｔ ｅを用いた２次
元ダイオードアレイの構造を示す平面図、第５図は第４
図のＡ−Ａ’断面図である。
元ダイオードアレイの構造を示す平面図、第５図は第４
図のＡ−Ａ’断面図である。
また第６図は第４図の２次元フォトダイオードアレイを
接続するシリコンＣＣＤの平面図、第７図は第６図のＢ
−Ｂ’断面図であり、第３図は第４図の２次元フォトダ
イオードアレイ１と第６図のシリコンＣＣＤ２とをイン
ジウム・バンプ３で接続した赤外線撮像素子の断面図（
Ａ−Ａ’断面及びＢ−Ｂ’断面に対応）である。
接続するシリコンＣＣＤの平面図、第７図は第６図のＢ
−Ｂ’断面図であり、第３図は第４図の２次元フォトダ
イオードアレイ１と第６図のシリコンＣＣＤ２とをイン
ジウム・バンプ３で接続した赤外線撮像素子の断面図（
Ａ−Ａ’断面及びＢ−Ｂ’断面に対応）である。
これらの図において、５は出力回路、６は垂直ＣＣＤ、
７は水平ＣＣＤ、８はＣ（ｉｏ、ｔ Ｈｇｏ、＊Ｔｅよ
り成る半導体層、９はＣｄＴｅより成る基板、１０はｐ
ｎ接合、１１は受光領域、１２はＴＥ Ｇ （Ｔｅｓｔ
Ｅｌｅｖｘｅｎｔ Ｇｒｏｕｐ） 、１３はｎ電極パ
ッド、１４はｐ電極バッド、１５はＴＥＧ１２のｎ電極
パッド、１６はＴＥＧ１２のｐｌｉｔ橿バッド、エフは
絶縁膜、１８はｐ側電極金属であり、２８は半導体層８
内の形成されたｎ゛層、１９はｐ型シリコン基板、２０
はｐ型シリコン基板１９中に形成されたｎ゛層、２１は
パッド、２２は絶縁膜、２３はポンディングパッド、２
４はＣＣＤ駆動用の配線である。
７は水平ＣＣＤ、８はＣ（ｉｏ、ｔ Ｈｇｏ、＊Ｔｅよ
り成る半導体層、９はＣｄＴｅより成る基板、１０はｐ
ｎ接合、１１は受光領域、１２はＴＥ Ｇ （Ｔｅｓｔ
Ｅｌｅｖｘｅｎｔ Ｇｒｏｕｐ） 、１３はｎ電極パ
ッド、１４はｐ電極バッド、１５はＴＥＧ１２のｎ電極
パッド、１６はＴＥＧ１２のｐｌｉｔ橿バッド、エフは
絶縁膜、１８はｐ側電極金属であり、２８は半導体層８
内の形成されたｎ゛層、１９はｐ型シリコン基板、２０
はｐ型シリコン基板１９中に形成されたｎ゛層、２１は
パッド、２２は絶縁膜、２３はポンディングパッド、２
４はＣＣＤ駆動用の配線である。
第４図では受光領域１１の画素数が３×３画素の例を示
したが、通常１２８Ｘ１２８画素程度のものが用いられ
る。また、シリコンＣＣＤ２のＣＣＤ駆動用の配、［２
４は模式的に示し細部は省略した。
したが、通常１２８Ｘ１２８画素程度のものが用いられ
る。また、シリコンＣＣＤ２のＣＣＤ駆動用の配、［２
４は模式的に示し細部は省略した。
上記の構造の２次元フォトダイオードアレイにおいては
、赤外線４は基板９側から入射し、半導体層８中で電子
・正孔対に変換され、拡散によりｐｎ接合１０に到達し
たものが信号として検出される。
、赤外線４は基板９側から入射し、半導体層８中で電子
・正孔対に変換され、拡散によりｐｎ接合１０に到達し
たものが信号として検出される。
ＴＥＧ１２は２次元フォトダイオードアレイ１上に形成
されたｐｎ接合１０の特性をモニタするもので、ＴＥＧ
のｎｌを極バッド１５及びＴＥＧのｐｔ極バッド１６に
プローブカードの針をたてることにより、たとえばＩ−
Ｖ特性を測定することができる。
されたｐｎ接合１０の特性をモニタするもので、ＴＥＧ
のｎｌを極バッド１５及びＴＥＧのｐｔ極バッド１６に
プローブカードの針をたてることにより、たとえばＩ−
Ｖ特性を測定することができる。
以上のような２次元フォトダイオードアレイ１はウェハ
プロセス終了後にＴＥＧ１２の特性が評価１選別され、
その後、ｎｔ極側のパッド１３及ヒｐ ｌ！極側のパッ
ド１４上にインジウムバンプ３が形成され、第３図のよ
うにシリコンＣＣＤ２と高温５熱圧着によりフリップチ
ップボンディングされて赤外線撮像素子が完成する。
プロセス終了後にＴＥＧ１２の特性が評価１選別され、
その後、ｎｔ極側のパッド１３及ヒｐ ｌ！極側のパッ
ド１４上にインジウムバンプ３が形成され、第３図のよ
うにシリコンＣＣＤ２と高温５熱圧着によりフリップチ
ップボンディングされて赤外線撮像素子が完成する。
上述のように、２次元フォトダイオードアレイ１をシリ
コンＣＣＤ２にフリップチップボンディングする際には
１５０度程度の高温で熱圧着する工程を有しているので
、シリコンＣＣＤ２が接合時の熱的ストレス及び機械的
ストレスにより劣化する恐れがあり、さらに、これを実
際に動作させるためには７７に程度に冷却する必要があ
ることから、シリコンＣＤＤ２のシリコン基板１９とフ
ォトダイオードアレイ１のＣｄＴｅ基板９の熱膨張率の
差による熱ストレスによりシリコンＣＣＤ内にクランク
が発生する可能性が多分にある。
コンＣＣＤ２にフリップチップボンディングする際には
１５０度程度の高温で熱圧着する工程を有しているので
、シリコンＣＣＤ２が接合時の熱的ストレス及び機械的
ストレスにより劣化する恐れがあり、さらに、これを実
際に動作させるためには７７に程度に冷却する必要があ
ることから、シリコンＣＤＤ２のシリコン基板１９とフ
ォトダイオードアレイ１のＣｄＴｅ基板９の熱膨張率の
差による熱ストレスによりシリコンＣＣＤ内にクランク
が発生する可能性が多分にある。
しかしながら、従来の赤外線撮像素子は以上のように構
成されていたので、２次元フォトダイオードアレイｌと
シリコンＣＣＤ２とをフリップチップボンディングした
後は、２次元フォトダイオードアレイ１の特性を直接モ
ニタすることができず、従って、以上のような原因によ
り、たとえば２次元フォトダイオードアレイｌの■−■
特性が劣化し、赤外線撮像素子の感度が低下したとして
も、その不良原因が２次元フォトダイオードアレイ１に
あるのかシリコンＣＣＤ２にあるのかを特定することが
できないという問題点があった。
成されていたので、２次元フォトダイオードアレイｌと
シリコンＣＣＤ２とをフリップチップボンディングした
後は、２次元フォトダイオードアレイ１の特性を直接モ
ニタすることができず、従って、以上のような原因によ
り、たとえば２次元フォトダイオードアレイｌの■−■
特性が劣化し、赤外線撮像素子の感度が低下したとして
も、その不良原因が２次元フォトダイオードアレイ１に
あるのかシリコンＣＣＤ２にあるのかを特定することが
できないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、フリップチップポンディング後も２次元フォ
トダイオードアレイの特性をモニタできる光検知装置を
得ることを目的とする。
たもので、フリップチップポンディング後も２次元フォ
トダイオードアレイの特性をモニタできる光検知装置を
得ることを目的とする。
この発明に係る光検知装置は、受光部基板上にテスト素
子を配置し、信号読み出し基板上に他と絶縁して配線を
配置し、さらにこのテスト素子と配線とをバンプ電極に
より接続するようにしたものである。
子を配置し、信号読み出し基板上に他と絶縁して配線を
配置し、さらにこのテスト素子と配線とをバンプ電極に
より接続するようにしたものである。
〔作用〕
この発明の光検知装置においては、受光部基板上に配置
されたテスト素子と、該テスト素子とバンプにより接続
され、信号読み出し基板上に設けられた配線を用いるこ
とにより、受光部基板と信号読み出し基板をバンプによ
り電気的に接続した後においても、受光部基板に配置さ
れたテスト素子の特性を直接特定できる。
されたテスト素子と、該テスト素子とバンプにより接続
され、信号読み出し基板上に設けられた配線を用いるこ
とにより、受光部基板と信号読み出し基板をバンプによ
り電気的に接続した後においても、受光部基板に配置さ
れたテスト素子の特性を直接特定できる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による光検知装置のシリコ
ンＣＣＤの平面図、第２図はこの発明の一実施例による
光検知装置を第１図に示したＣＯＤのｃ−ｃ’断画面上
対応させて示したものである。
ンＣＣＤの平面図、第２図はこの発明の一実施例による
光検知装置を第１図に示したＣＯＤのｃ−ｃ’断画面上
対応させて示したものである。
図において、２次元フォトダイオードアレイ１は従来の
ものと全く同一のものであり、１５は２次元フォトダイ
オードアレイ１上に形成されたｐｎ接合１０の特性をモ
ニタするＴＥＧｌ２のｎｔ極パッド、１６はそのｐｔ８
ｉパッドである。また、２５はシリコンＣＣＤ２の基板
１９上に設けたＴＥＧｌ２の接続用バンド、２６はＴＥ
Ｇｌ２の信号を取り出すための配線、２７はＴＥＧｌ２
の信号を取り出すためのポンディングパッドである。
ものと全く同一のものであり、１５は２次元フォトダイ
オードアレイ１上に形成されたｐｎ接合１０の特性をモ
ニタするＴＥＧｌ２のｎｔ極パッド、１６はそのｐｔ８
ｉパッドである。また、２５はシリコンＣＣＤ２の基板
１９上に設けたＴＥＧｌ２の接続用バンド、２６はＴＥ
Ｇｌ２の信号を取り出すための配線、２７はＴＥＧｌ２
の信号を取り出すためのポンディングパッドである。
２次元フォトダイオードアレイ１のＴＥＧｌ２のｎｔ極
バッド１５はシリコンＣＣＤ２の絶縁膜２２上に新たに
設けられたバッド２５とバンプ３を介して接続され、さ
らにこのＴＥＧ接続用のバッド２５はＴＥＧｌ、２の信
号を取り出すための配線２６を介してポンディングパッ
ド２７と接続されている。
バッド１５はシリコンＣＣＤ２の絶縁膜２２上に新たに
設けられたバッド２５とバンプ３を介して接続され、さ
らにこのＴＥＧ接続用のバッド２５はＴＥＧｌ、２の信
号を取り出すための配線２６を介してポンディングパッ
ド２７と接続されている。
このような本実施例の構造は、シリコンＣＣＤ２のバッ
ド２１の形成段階で他と絶縁してＴＥＧ接続用のパッド
２５．配線２６．ポンディングパッド２７をさらに形成
し、シリコンＣＣＤ２と２次元フォトダイオードアレイ
エとをフリップチップボンディングする際に、ＣＣＤ２
のＴＥＧｌ２のｎｌｉ極バッド１５と２次元フォトダイ
オードアレイ１上のＴＥＧ接続用バッド２５とをインジ
ウムバンプにより接続することにより、容易に得ること
ができる。
ド２１の形成段階で他と絶縁してＴＥＧ接続用のパッド
２５．配線２６．ポンディングパッド２７をさらに形成
し、シリコンＣＣＤ２と２次元フォトダイオードアレイ
エとをフリップチップボンディングする際に、ＣＣＤ２
のＴＥＧｌ２のｎｌｉ極バッド１５と２次元フォトダイ
オードアレイ１上のＴＥＧ接続用バッド２５とをインジ
ウムバンプにより接続することにより、容易に得ること
ができる。
このような本実施例においては、フォトダイオードアレ
イ１とＣＣＤ２とをフリップチップボンディングした後
も、ポンディングパッド部２７にプローブカードの針を
たてることにより、ＴＥＧｌ２の特性、例えば、Ｉ−Ｖ
特性等を測定することができ、フリップチップボンディ
ング後に素子の不良原因が受光部あるのか読み出し部に
あるのかを正確に特定することができ、不良解析を容易
に行うことかできる。
イ１とＣＣＤ２とをフリップチップボンディングした後
も、ポンディングパッド部２７にプローブカードの針を
たてることにより、ＴＥＧｌ２の特性、例えば、Ｉ−Ｖ
特性等を測定することができ、フリップチップボンディ
ング後に素子の不良原因が受光部あるのか読み出し部に
あるのかを正確に特定することができ、不良解析を容易
に行うことかできる。
なお、上記実施例では、信号読み出し部にシリコンＣＣ
Ｄを用いた例を示したが、ＭＯ３方式など他の信号読み
出し方式にも用いてもよい。
Ｄを用いた例を示したが、ＭＯ３方式など他の信号読み
出し方式にも用いてもよい。
また、上記実施例では赤外線撮像素子の例を示したが、
受光部を変えれば、他のセンサたとえば可視光の撮像素
子にも用いることができる。
受光部を変えれば、他のセンサたとえば可視光の撮像素
子にも用いることができる。
〔発明の効果〕
以上のようにこの発明によれば、受光部基板上にテスト
素子を配置し、信号読み出し基板上に他と絶縁して配線
を配置し、さらにテスト素子と配線とをバンプにより接
続するようにしたので、受光部基板上に設けたテスト素
子の特性をフリップチップボンディング後も測定でき、
不良解析を容易に行えるという効果がある。
素子を配置し、信号読み出し基板上に他と絶縁して配線
を配置し、さらにテスト素子と配線とをバンプにより接
続するようにしたので、受光部基板上に設けたテスト素
子の特性をフリップチップボンディング後も測定でき、
不良解析を容易に行えるという効果がある。
第１図はこの発明の一実施例による光検知装置のシリコ
ンＣＣＤの平面図、第２図はこの発明の一実施例による
光検知装置の断面図、第３図は従来例による光検知装置
の断面図、第４図は本発明及び従来例に共通の２次元フ
ォトダイオードアレイの平面図、第５図は第４図のＡ−
Ａ“断面図、第６図は従来のシリコンＣＯＤの平面図、
第７図は第６図のＢ−Ｂ’’面図、第８図は従来の光検
知装置の斜視図、第９図は第８図の模式図である。 図において、１は２次元フォトダイオードアレイ（受光
部）、２はシリコンＣＣＤ （読み出し８部）、３はイ
ンジウムバンプ、４は入射光、５は出力回路、６は垂直
ＣＣＤ、７は水平ＣＣＤ、８は受光部の半導体層、９は
受光部の基板、１０はｐｎ接合、１１は受光領域、１２
はＴＥＧ、１３はｎ電極パッド、１４はｐ電極パッド、
１５はＴＥＧのｎ電極、１６はＴＥＣ，のｐ！極、１７
は絶縁膜、１８はｐ側電極金属、１９はｐ型シリコン、
２０はｎ゛層、２１はパッド、２２は絶縁膜、２３はポ
ンディングパッド、２４はＣＣＤ駆動用の配線、２５は
ＴＥＧ接続用のパッド、２６はＴＥＧの信号を取り出す
ための配線、２７はＴＥＧの信号を取り出すためのポン
ディングパッド、２８はｎ゛層である。 なお図中同一符号は同−又は相当部分を示す。
ンＣＣＤの平面図、第２図はこの発明の一実施例による
光検知装置の断面図、第３図は従来例による光検知装置
の断面図、第４図は本発明及び従来例に共通の２次元フ
ォトダイオードアレイの平面図、第５図は第４図のＡ−
Ａ“断面図、第６図は従来のシリコンＣＯＤの平面図、
第７図は第６図のＢ−Ｂ’’面図、第８図は従来の光検
知装置の斜視図、第９図は第８図の模式図である。 図において、１は２次元フォトダイオードアレイ（受光
部）、２はシリコンＣＣＤ （読み出し８部）、３はイ
ンジウムバンプ、４は入射光、５は出力回路、６は垂直
ＣＣＤ、７は水平ＣＣＤ、８は受光部の半導体層、９は
受光部の基板、１０はｐｎ接合、１１は受光領域、１２
はＴＥＧ、１３はｎ電極パッド、１４はｐ電極パッド、
１５はＴＥＧのｎ電極、１６はＴＥＣ，のｐ！極、１７
は絶縁膜、１８はｐ側電極金属、１９はｐ型シリコン、
２０はｎ゛層、２１はパッド、２２は絶縁膜、２３はポ
ンディングパッド、２４はＣＣＤ駆動用の配線、２５は
ＴＥＧ接続用のパッド、２６はＴＥＧの信号を取り出す
ための配線、２７はＴＥＧの信号を取り出すためのポン
ディングパッド、２８はｎ゛層である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）受光部基板と、信号読み出し基板と、前記受光部
基板と信号読み出し基板とを電気的に接続するバンプと
からなるハイブリッド型の光検知装置において、 前記受光部基板上に配置されたテスト素子と、前記読み
出し基板上に他と絶縁して配置された配線と、 前記テスト素子と前記配線とを電気的に接続するよう配
置されたバンプとを備えたことを特徴とする光検知装置
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2201768A JPH0485961A (ja) | 1990-07-30 | 1990-07-30 | 光検知装置 |
| GB9026969A GB2246662B (en) | 1990-07-30 | 1990-12-12 | A photodetector device |
| FR9109662A FR2665302B1 (fr) | 1990-07-30 | 1991-07-30 | Dispositif photodetecteur comportant des blocs de connexion. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2201768A JPH0485961A (ja) | 1990-07-30 | 1990-07-30 | 光検知装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0485961A true JPH0485961A (ja) | 1992-03-18 |
Family
ID=16446622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2201768A Pending JPH0485961A (ja) | 1990-07-30 | 1990-07-30 | 光検知装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0485961A (ja) |
| FR (1) | FR2665302B1 (ja) |
| GB (1) | GB2246662B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996005617A1 (en) * | 1994-08-12 | 1996-02-22 | The Charles Stark Draper Laboratory, Inc. | Improved wafer and method of making same |
| US5756395A (en) * | 1995-08-18 | 1998-05-26 | Lsi Logic Corporation | Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures |
| JP2007258199A (ja) * | 2006-03-20 | 2007-10-04 | Nec Electronics Corp | 撮像素子 |
| WO2008142968A1 (ja) * | 2007-05-21 | 2008-11-27 | Shimadzu Corporation | 撮像素子およびそれを備えた撮像装置 |
| CN102121999A (zh) * | 2009-12-29 | 2011-07-13 | 韩国地质资源硏究院 | 使用光传感器的无接触落石检测方法 |
| JP2020098901A (ja) * | 2018-12-14 | 2020-06-25 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法、半導体装置の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2263980B (en) * | 1992-02-07 | 1996-04-10 | Marconi Gec Ltd | Apparatus and method for testing bare dies |
| JPH06232234A (ja) * | 1993-01-29 | 1994-08-19 | Mitsubishi Electric Corp | 光検知素子 |
| GB2340997A (en) * | 1998-08-26 | 2000-03-01 | Lsi Logic Corp | Optoelectronic integrated circuit and method of testing |
| WO2003017372A1 (de) * | 2001-08-14 | 2003-02-27 | Infineon Technologies Ag | Photodiodenanordnung mit zwei photodioden |
| US20030049925A1 (en) | 2001-09-10 | 2003-03-13 | Layman Paul Arthur | High-density inter-die interconnect structure |
| WO2019160517A2 (en) * | 2018-02-15 | 2019-08-22 | Aselsan Elektroni̇k Sanayi̇ Ve Ti̇caret Anoni̇m Şi̇rketi̇ | A method for improving the flip-chip bonding process |
| US10727267B2 (en) * | 2018-09-12 | 2020-07-28 | Sensors Unlimited, Inc. | Interconnect bump structures for photo detectors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4709141A (en) * | 1986-01-09 | 1987-11-24 | Rockwell International Corporation | Non-destructive testing of cooled detector arrays |
| JPH01500536A (ja) * | 1986-06-26 | 1989-02-23 | サンタ・バーバラ・リサーチ・センター | 半導体放射線検出器 |
| US4943491A (en) * | 1989-11-20 | 1990-07-24 | Honeywell Inc. | Structure for improving interconnect reliability of focal plane arrays |
-
1990
- 1990-07-30 JP JP2201768A patent/JPH0485961A/ja active Pending
- 1990-12-12 GB GB9026969A patent/GB2246662B/en not_active Expired - Fee Related
-
1991
- 1991-07-30 FR FR9109662A patent/FR2665302B1/fr not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996005617A1 (en) * | 1994-08-12 | 1996-02-22 | The Charles Stark Draper Laboratory, Inc. | Improved wafer and method of making same |
| US5756395A (en) * | 1995-08-18 | 1998-05-26 | Lsi Logic Corporation | Process for forming metal interconnect structures for use with integrated circuit devices to form integrated circuit structures |
| JP2007258199A (ja) * | 2006-03-20 | 2007-10-04 | Nec Electronics Corp | 撮像素子 |
| WO2008142968A1 (ja) * | 2007-05-21 | 2008-11-27 | Shimadzu Corporation | 撮像素子およびそれを備えた撮像装置 |
| CN102121999A (zh) * | 2009-12-29 | 2011-07-13 | 韩国地质资源硏究院 | 使用光传感器的无接触落石检测方法 |
| JP2020098901A (ja) * | 2018-12-14 | 2020-06-25 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法、半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2246662B (en) | 1994-08-24 |
| FR2665302A1 (fr) | 1992-01-31 |
| FR2665302B1 (fr) | 1994-01-28 |
| GB9026969D0 (en) | 1991-01-30 |
| GB2246662A (en) | 1992-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107618A (en) | Integrated infrared and visible image sensors | |
| KR101075626B1 (ko) | 광검출 장치 | |
| US7973377B2 (en) | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry | |
| JPH0485961A (ja) | 光検知装置 | |
| JP2011159984A (ja) | 半導体光検出素子及び放射線検出装置 | |
| WO2000062344A1 (fr) | Dispositif à semiconducteur | |
| US7791016B2 (en) | Photodetector | |
| JP2008511968A (ja) | シリコン基板およびシリコン回路と一体化された分離されたゲルマニウム光検出器を備えるイメージ・センサ | |
| US6525387B2 (en) | Multispectral photodiode | |
| US9105548B2 (en) | Sparsely-bonded CMOS hybrid imager | |
| Baker et al. | Photovoltaic CdHgTe-silicon hybrid focal planes | |
| JP2011192873A (ja) | 広波長帯域光検出器アレイ | |
| US5517029A (en) | Dual-band IR scanning focal plane assembly having two monolithically integrated linear detector arrays for simultaneous image readout | |
| US5371352A (en) | Photodetector comprising a test element group of PN junctions and including a mask having at least one window spaced apart from the PN junctions | |
| US20090295960A1 (en) | Photodiode, photodiode array and image pickup device | |
| EP4102568B1 (en) | Solid-state imaging element and imaging device | |
| JPH08139299A (ja) | ハイブリッド型赤外線センサ | |
| JP2885563B2 (ja) | 光検知素子 | |
| KR100332628B1 (ko) | 적외선 검출소자 | |
| D'Souza et al. | Visible to SWIR response of HgCdTe HDVIP detectors | |
| Cho et al. | Development of a visible-NIR/LWIR QWIP sensor | |
| Boltar et al. | 384x288 MCT LWIR FPA | |
| Takemoto et al. | Reliable 4 million micro bumps at 7.6-um pitch interconnection technology for 3D stacked 16 million pixel image sensor | |
| JP7496541B2 (ja) | 光検出器 | |
| Saginov et al. | LWIR 2x256 focal plane array for time delay and integration |