JPH0486008A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPH0486008A JPH0486008A JP20002990A JP20002990A JPH0486008A JP H0486008 A JPH0486008 A JP H0486008A JP 20002990 A JP20002990 A JP 20002990A JP 20002990 A JP20002990 A JP 20002990A JP H0486008 A JPH0486008 A JP H0486008A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- differential amplifier
- transistor
- input terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000087 stabilizing effect Effects 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、例えばＡＧＣ（自動利得制御）増幅回路等の
ように、ゲインの安定性が要求される増幅回路に関する
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an amplifier circuit that requires gain stability, such as an AGC (automatic gain control) amplifier circuit.
［従来の技術］
従来、この種の増幅回路は、第２図に示すような構成と
なっている。[Prior Art] Conventionally, this type of amplifier circuit has a configuration as shown in FIG.
即ち、入力信号源Ｖ１からの入力信号を増幅する差動増
幅回路は、ソースが共通接続された一対のＮチャネルＭ
ＯＳ）ランジスタＮ、、Ｎ２と、そのソースと接地端子
との間に接続された定電流源を構成するＮチャネルＭＯ
Ｓ）ランジスタＮ３と、前記トランジスタＮ１．Ｎ２の
ドレインと電源である定電圧源Ｖ３との間に夫々接続さ
れた負荷抵抗Ｒ，，Ｒ２とから構成され、トランジスタ
Ｎ２のドレインから出力端子ＯＵＴを介して出力を取り
出すようになっている。That is, the differential amplifier circuit that amplifies the input signal from the input signal source V1 consists of a pair of N channels M whose sources are commonly connected.
OS) N-channel MO constituting a constant current source connected between transistors N, , N2 and their sources and ground terminals
S) transistor N3 and the transistor N1. The transistor N2 is composed of load resistors R, , R2 connected between the drain of the transistor N2 and a constant voltage source V3 which is a power source, and an output is taken out from the drain of the transistor N2 via an output terminal OUT.
定電流源を構成するトランジスタＮ、ｌは、Ｎチャネル
ＭＯＳ）ランジスタＮ４と共に第１のカレントミラー回
路を構成している。また、この第１のカレントミラー回
路の入力側には、ＰチャネルＭＯＳ）ランジスタＰ０．
Ｐ２からなる第２のカレントミラー回路の出力が接続さ
れている。The transistors N and l forming the constant current source form a first current mirror circuit together with the N-channel MOS transistor N4. Further, on the input side of this first current mirror circuit, a P-channel MOS transistor P0.
The output of a second current mirror circuit consisting of P2 is connected.
更に、この第２のカレントミラー回路に流す電流値は、
ＮチャネルＭＯ８）ランジスタＮ５によって制御される
ようになっている。このトランジスタＮ５のソースと接
地端子との間には、抵抗Ｒ３が接続され、ゲートには、
演算増幅器ＯＰ ｒの出力端が接続されている。また、
演算増幅器ＯＰＩの非反転出力端子には、定電圧源Ｖ２
が接続され、演算増幅器ＯＰ、の非反転入力端子は、ト
ランジスタＮ５のソースと抵抗Ｒ３との接続点に接続さ
れている。Furthermore, the current value flowing through this second current mirror circuit is
N-channel MO8) is controlled by transistor N5. A resistor R3 is connected between the source and the ground terminal of this transistor N5, and the gate has a
The output terminal of the operational amplifier OPr is connected. Also,
A constant voltage source V2 is connected to the non-inverting output terminal of the operational amplifier OPI.
is connected, and the non-inverting input terminal of the operational amplifier OP is connected to the connection point between the source of the transistor N5 and the resistor R3.
次にこの回路の動作について説明する。Next, the operation of this circuit will be explained.
演算増幅器○Ｐ、の非反転入力端子に定電圧源Ｖ２の電
圧が印加されると、反転入力端子にも電圧Ｖ２が印加さ
れる。従って、ＮチャネルＭＯＳトランジスタＮ５のド
レインには、次の（１）式で示す電流ｉ。が流れること
になる。When the voltage of the constant voltage source V2 is applied to the non-inverting input terminal of the operational amplifier ○P, the voltage V2 is also applied to the inverting input terminal. Therefore, the drain of the N-channel MOS transistor N5 receives a current i expressed by the following equation (1). will flow.
Ｎ３．Ｎ４によって構成される第１のカレントミラー回
路にも同様に流れるから、ＮチャネルＭＯＳトランジス
タＮ１．Ｎ２によって構成される差動増幅回路にも、定
電流ｉ。が流れる。N3. Since the current also flows in the first current mirror circuit constituted by N4, N-channel MOS transistors N1. A constant current i is also applied to the differential amplifier circuit constituted by N2. flows.
一方、差動増幅回路のゲインＧは、下記（２）式のよう
に表すことができる。On the other hand, the gain G of the differential amplifier circuit can be expressed as in equation (2) below.
ｘ Ｒｓ ・・・（２）こ
こで、Ｌはトランジスタのゲート長、Ｗは同じくゲート
幅、Ｋは同じく単位チャネルコンダクタンスである。x Rs (2) Here, L is the gate length of the transistor, W is the gate width, and K is the unit channel conductance.
（２）式に（１）式を代入すると、下記（３）式を得る
ことができる。By substituting equation (1) into equation (2), equation (3) below can be obtained.
この電流ｉ。は、ＰチャネルＭＯ３）ランジスタＰ、、
Ｐ２によって構成される第２のカレントミラー回路及び
ＮチャネルＭＯ３）ランジスタ・・・ （３）
ここで、定電圧Ｖ２が温度変化、電源電圧変化及び素子
バラツキ等によらす、一定であり、抵抗Ｒ，，Ｒ，の変
動が常に一定であり、更にＷ／Ｌの変動がないものと仮
定すると、差動増幅回路のゲイン変動ΔＧは、次の（４
）式のようになる。This current i. is P channel MO3) transistor P, ,
A second current mirror circuit constituted by P2 and an N-channel MO3) transistor... (3) Here, the constant voltage V2 is constant due to temperature changes, power supply voltage changes, element variations, etc., and the resistance R ,,R, are always constant and furthermore, assuming that there is no variation in W/L, the gain variation ΔG of the differential amplifier circuit is calculated as follows (4
) is as follows.
ΔＧ＝ ａ×Δ ×ΔＲ，・・・（４）但し、ａ ”
Ｖ ２ Ｘ Ｒｒ ／ Ｒ３である。ここで、Ｋのバラ
ツキΔＫ及びＲ１のバラツキΔＲ，を±２０％以内と仮
定すると、ゲインの変動率は、下記（５）式のようにな
る。ΔG= a×Δ×ΔR,...(4) However, a ”
V2XRr/R3. Here, assuming that the variation ΔK in K and the variation ΔR in R1 are within ±20%, the fluctuation rate of the gain is expressed by the following equation (5).
＝−２２，５％〜＋１８．３％
・・・ （５）
［発明が解決しようとする課題］
この従来の増幅回路では、（１）式からも明らかなよう
に、入力信号を増幅する差動増幅回路への供給電流の電
流値ｉ。が、ゲインを決定するＫ（トランジスタの単位
チャネルコンダクタンス）の値によらず、抵抗値Ｒ３に
反比例する。=-22.5% to +18.3% (5) [Problem to be solved by the invention] In this conventional amplifier circuit, as is clear from equation (1), the difference in amplifying the input signal is Current value i of the current supplied to the dynamic amplifier circuit. is inversely proportional to the resistance value R3, regardless of the value of K (unit channel conductance of the transistor) that determines the gain.
従って、電流値ｉ。を決定する前記抵抗Ｒ３と差動増幅
回路の負荷抵抗Ｒ１，Ｒ２の相対精度がとれていると仮
定しても、ゲインＧは、（３）式に示すように、負荷抵
抗Ｒ１の絶対値と単位チャネルコンダクタンスにの絶対
値とに大きく影響を受けてしまう。事実、この増幅回路
をＩＣで構成する場合、抵抗のバラツキ及び単位チャネ
ルコンダクタンスのバラツキを２０％程度と考えると、
ゲインＧのバラツキは、−２２，５％〜＋１８゜３％と
非常に大きな値となってしまう。これは、温度変動、電
源電圧及び素子バラツキがない状況を想定しての数字で
あるから、実際の回路では、更に大きくばらついてしま
うという問題点がある。Therefore, the current value i. Even if it is assumed that the relative accuracy between the resistor R3 that determines the load resistor R1 and R2 of the differential amplifier circuit is maintained, the gain G is determined by the absolute value of the load resistor R1 as shown in equation (3). It is greatly affected by the absolute value of unit channel conductance. In fact, when this amplifier circuit is constructed using an IC, assuming that the variation in resistance and the variation in unit channel conductance is about 20%,
The variation in gain G is extremely large, ranging from -22.5% to +18.3%. This number assumes a situation where there are no temperature fluctuations, power supply voltages, or element variations, so there is a problem in that actual circuits will have even larger variations.
本発明は係る問題点に鑑みてなされたものであって、抵
抗値及びトランジスタの単位チャネルコンダクタンスの
絶対値の影響を受けず、常に一定のゲインが得られる高
精度の増幅回路を提供することを目的とする。The present invention has been made in view of the above problems, and it is an object of the present invention to provide a highly accurate amplifier circuit that is not affected by the resistance value or the absolute value of the unit channel conductance of the transistor and can always obtain a constant gain. purpose.
［課題を解決するための手段］
本発明に係る増幅回路は、入力信号を増幅する第１の差
動増幅回路と、この第１の差動増幅回路を構成するトラ
ンジスタ及び負荷抵抗との間の相対精度が夫々所定値に
設定されたトランジスタ及び負荷抵抗から構成され一対
の入力端子に夫々定電圧源を接続してなる第２の差動増
幅回路と、この第２の差動増幅回路の出力を反転入力端
に入力し定電圧を非反転入力端に入力しその出力が前記
第１及び第２の差動増幅回路を構成する各定電流源を制
御する信号として帰還されている演算増幅器とを有する
ことを特徴とする。[Means for Solving the Problems] An amplifier circuit according to the present invention has a first differential amplifier circuit that amplifies an input signal, and a transistor and a load resistor that constitute the first differential amplifier circuit. a second differential amplifier circuit comprising a transistor and a load resistor each having a relative accuracy set to a predetermined value, and each having a constant voltage source connected to a pair of input terminals; and an output of the second differential amplifier circuit. an operational amplifier which inputs a constant voltage to an inverting input terminal, inputs a constant voltage to a non-inverting input terminal, and whose output is fed back as a signal for controlling each constant current source constituting the first and second differential amplifier circuits; It is characterized by having the following.
［作用］
本発明によれば、第２の差動増幅回路の出力が演算増幅
器によるフィードバック制御によって安定化されるので
、第２の差動増幅回路のゲインをその入力に接続された
定電圧源の電圧と演算増幅器の入力端子に接続された定
電圧源の電圧との比によって決定することができる。ま
た、この第２の差動増幅回路と同様に第１の差動増幅回
路もその電流値を演算増幅器によって制御され、シ、か
も第１及び第２の差動増幅回路のトランジスタ及び負荷
抵抗の相対精度がとれているので、第１の差動増幅回路
のゲインも安定化することができる。[Operation] According to the present invention, since the output of the second differential amplifier circuit is stabilized by feedback control by the operational amplifier, the gain of the second differential amplifier circuit is controlled by the constant voltage source connected to its input. and the voltage of a constant voltage source connected to the input terminal of the operational amplifier. Also, like this second differential amplifier circuit, the current value of the first differential amplifier circuit is controlled by an operational amplifier, and the current value of the first differential amplifier circuit is controlled by an operational amplifier. Since relative accuracy is achieved, the gain of the first differential amplifier circuit can also be stabilized.
この場合、第１の差動増幅回路のゲインは、電源電圧の
絶対値及び単位チャネルコンダクタンスの絶対値によら
ず、第１及び第２の差動増幅回路を夫々構成するｌ・ラ
ンジスタ及び負荷抵抗の相対精度によって決定されるこ
とになる。In this case, the gain of the first differential amplifier circuit is independent of the absolute value of the power supply voltage and the absolute value of the unit channel conductance. will be determined by the relative accuracy of
［実施例コ
以下、添付の図面を参照して本発明の実施例について説
明する。[Embodiments] Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
第１図は本発明の実施例に係る増幅回路の構成を示す回
路図である。FIG. 1 is a circuit diagram showing the configuration of an amplifier circuit according to an embodiment of the present invention.
即ち、入力信号源Ｖ、からの入力信号を増幅する第１の
差動増幅回路は、ソースが共通接続された一対のＮチャ
ネルＭＯＳトランジスタＮｌ。That is, the first differential amplifier circuit that amplifies the input signal from the input signal source V includes a pair of N-channel MOS transistors Nl whose sources are commonly connected.
Ｎ２と、そのソースと接地端子との間に接続された定電
流源を構成するＮチャネルＭｏ５１ランジスタＮ３と、
前記トランジスタＮ１．Ｎ２のドレインと電源である定
電圧源ｖ６．との間に夫々接続された負荷抵抗Ｒ，，Ｒ
２とから構成され、トランジスタＮ２のドレインから出
力端子ＯＵＴを介して出力を取り出すようになっている
。N2, an N-channel Mo51 transistor N3 constituting a constant current source connected between its source and the ground terminal;
The transistor N1. N2 drain and constant voltage source v6. load resistances R, , R connected between
2, and the output is taken out from the drain of the transistor N2 via the output terminal OUT.
また、この回路には、上記第１の差動増幅回路と並列に
、第２の差動増幅回路が接続されている。Further, a second differential amplifier circuit is connected to this circuit in parallel with the first differential amplifier circuit.
この第２の差動増幅回路は、定電圧源■２＋Ｖ３からの
定電圧を人々入力とし、ソースが共通接続された一対の
ＮチャネルＭＯＳ）ランジスタＮ４１Ｎ、５と、そのソ
ースと接地端子との間に接続された定電流源を構成する
ＮチャネルＭＯＳ）ランジスタＮθと、前記トランジス
タＮ４−Ｎｖのドレインと電源である定電圧源■６との
間に夫々接続された負荷としてのＰチャネルＴｈ１Ｏ８
）ランジスタＰ、、Ｐ２と、これらのトランジスタＰ＋
＋Ｐ２と夫々第１及び第２のカレントミラー回路を構成
するＰチャネルＭＯ８）ランジスタＰ３゜Ｐ４と、これ
らトランジスタＰ３．Ｐ４のソースと接地端子との間に
接続された、ＮチャネルＭＯＳトランジスタＮ７．Ｎ、
からなる第３のカレントミラー回路とから構成されてい
る。This second differential amplifier circuit inputs a constant voltage from a constant voltage source 2+V3, and connects a pair of N-channel MOS transistors N41N,5 whose sources are commonly connected, and the source and ground terminal. P-channel Th1O8 as a load connected between an N-channel MOS transistor Nθ constituting a constant current source connected to the transistor Nθ, and a constant voltage source 6 which is a power source and the drain of the transistor N4-Nv.
) transistors P, , P2 and these transistors P+
+P2, P-channel MO8) transistors P3 and P4, which constitute first and second current mirror circuits, respectively, and these transistors P3. N-channel MOS transistor N7. connected between the source of P4 and the ground terminal. N,
and a third current mirror circuit consisting of.
トランジスタＰ４．Ｎａの接続点の電圧ｖＡは、演算増
幅器ＯＰ、の反転入力端に入力されている。Transistor P4. The voltage vA at the connection point of Na is input to the inverting input terminal of the operational amplifier OP.
また、この反転入力端と接地端子との間には、抵抗Ｒ３
と定電圧ｆｇ、Ｖ４との直列回路が接続されている。更
に、演算増幅器ＯＰ、の非反転入力端と接地端子との間
には、定電圧源Ｖ、５が接続されている。演算増幅器Ｏ
Ｐ、の出力端と反転入力端との間には、位相補償用のコ
ンデンサＣ１が接続されている。また、演算増幅器ＯＰ
、の出力端は、第１及び第２の差動増幅回路の定電流源
を構成するトランジスタＮ ３ 、 Ｎ ｏのゲートに
接続されている。Also, a resistor R3 is connected between this inverting input terminal and the ground terminal.
A series circuit with constant voltage fg and V4 is connected. Furthermore, a constant voltage source V5 is connected between the non-inverting input terminal of the operational amplifier OP and the ground terminal. Operational amplifier O
A phase compensation capacitor C1 is connected between the output terminal and the inverting input terminal of P. Also, operational amplifier OP
, are connected to the gates of transistors N 3 and No that constitute constant current sources of the first and second differential amplifier circuits.
次に、このように構成された本実施例の増幅回路の動作
について説明する。Next, the operation of the amplifier circuit of this embodiment configured as described above will be explained.
いま、第２の差動増幅回路の相’１コンダクタンスをｇ
ｍ２とすると、演算増幅器ＯＰ、の反転入力端子の電圧
ＶＡは、次のように表すことができる。Now, the phase '1 conductance of the second differential amplifier circuit is g
When m2 is assumed, the voltage VA at the inverting input terminal of the operational amplifier OP can be expressed as follows.
ＶＡ＝２ （Ｖ３−Ｖ２）Ｘｇｍ２ＸＲ３＋Ｖ４・・・
（６）
ここで、Ｎ千ヤネルトランノスタＮ６のドレイン電流を
１゜とすると、ｇｍ２は、Ｆ記（７）式のように表すこ
とができる。VA=2 (V3-V2)Xgm2XR3+V4...
(6) Here, assuming that the drain current of the N,000-channel trannostar N6 is 1°, gm2 can be expressed as in equation (7) of F.
・・・ （７）
また、演算増幅器ＯＰ１の非反転入力端子には、定電圧
源ｖ５が接続され、出力端子は、上記ドレイン電流Ｉ。(7) Further, a constant voltage source v5 is connected to the non-inverting input terminal of the operational amplifier OP1, and the output terminal receives the drain current I.
を制御するＮチャネルＭＯＳトランジスタＮ８のゲート
に接続されているので、反転入力端子の電圧ＶＡと、非
反転入力端子の電圧Ｖ、とが等しくなるように帰還がか
かる。Since it is connected to the gate of an N-channel MOS transistor N8 that controls the inverting input terminal, feedback is applied so that the voltage VA at the inverting input terminal and the voltage V at the non-inverting input terminal are equal.
従って、ｖＡは、下記（８）式に示すような値となる。Therefore, vA takes a value as shown in equation (8) below.
■Ａ＝Ｖｌｓ
＝２ｘ （Ｖ３−Ｖ２ ）ｇｍ２ＸＲ３＋Ｖ４・・・（
８）
この（８）式を変形すると、次の（９）式のようになる
。■A=Vls=2x (V3-V2)gm2XR3+V4...(
8) When this equation (8) is transformed, it becomes the following equation (9).
Ｖ３ −Ｖ２
この（９）式の右辺は第２の差動増幅回路のゲインを表
している。V3 −V2 The right side of this equation (9) represents the gain of the second differential amplifier circuit.
一方、入力信号源Ｖ＋が接続された第１の差動増幅回路
の定電流源を構成するＮチャネルＭＯＳトランジスタＮ
３のゲートにも前記演算増幅器ＯＰ□の出力が接続され
ているため、（９）式から、第１の差動増幅回路のゲイ
ンＧ、は、下記（１０）式のように表される。On the other hand, an N-channel MOS transistor N constituting a constant current source of the first differential amplifier circuit connected to the input signal source V+
Since the output of the operational amplifier OP□ is also connected to the gate of No. 3, the gain G of the first differential amplifier circuit is expressed as the following equation (10) from equation (9).
Ｇｊ＝ｇｍｓ ×Ｒｓ
” Ａ Ｘ ２ ｇ ｍ ２ Ｘ Ｒ３但し、Ａ＝ｇｍ
ｓ Ｒ＋ ／ （２ｇｍ２Ｒ１）、ｇｍｓは第１の差動
増幅回路の相互コンダクタンスである。Gj=gms ×Rs ”A X 2 g m 2 X R3However, A=gm
s R+ / (2gm2R1), gms is the mutual conductance of the first differential amplifier circuit.
ここで、第２の差動増幅回路を構成するＮチャネルＭＯ
８）ランジスタＮ４．Ｎ５と第１の差動増幅回路を構成
するＮチャネルＭＯ８）ランジスタＮ−１Ｎ２の相対精
度がとれており、且つ負荷抵抗Ｒ３，Ｒ＋の相対精度が
とれていると仮定すると、上記Ａは、素子バラツキ、温
度変動及び電源電圧変動によらず、常に一定値を得るこ
とができる。Here, the N-channel MO constituting the second differential amplifier circuit
8) Transistor N4. Assuming that the relative accuracy of N5 and the N-channel MO8) transistor N-1N2 constituting the first differential amplifier circuit is maintained, and that the relative accuracy of the load resistors R3 and R+ is maintained, the above A is the element A constant value can always be obtained regardless of variations, temperature fluctuations, and power supply voltage fluctuations.
また、ＶＩｓ−Ｖ４、Ｖ３−Ｖ２が素子バラツキ、温度
変動及び電源電圧変動によらず、常に一定の値をとると
仮定すると、第１の差動増幅回路のゲインＧ□は常に一
定になることが理解できる。Furthermore, assuming that VIs-V4 and V3-V2 always take constant values regardless of element variations, temperature fluctuations, and power supply voltage fluctuations, the gain G□ of the first differential amplifier circuit will always be constant. I can understand.
ちなみに、抵抗の相対精度を±５％、ｇｍの相対精度を
±５％とすると、ゲインＧ、のバラツキは、±１０％以
内となり、相対精度を考慮しても、従来の回路よりもゲ
インの安定性に優れていることが明らかである。By the way, if the relative accuracy of the resistor is ±5% and the relative accuracy of gm is ±5%, the variation in the gain G will be within ±10%, and even considering the relative accuracy, the gain will be smaller than the conventional circuit. It is clear that the stability is excellent.
また、特にＩＣ内部において、電圧源の絶対値の安定性
を良くするためには、バンドギャップレギュレータ等を
使用する必要があるが、この実施例の回路によれば、電
圧源の絶対値の安定性は要求されず、相対値（’Ｖ５−
Ｖ４ 、Ｖ３−Ｖ２ ）が安定であれば、ゲインを一定
にすることができるので、バンドギャップレギュレータ
等の複雑な回路を使用する必要がないという利点がある
。Furthermore, in order to improve the stability of the absolute value of the voltage source, especially inside an IC, it is necessary to use a bandgap regulator, etc., but according to the circuit of this embodiment, the absolute value of the voltage source can be stabilized. The relative value ('V5-
If V4, V3-V2) are stable, the gain can be kept constant, so there is an advantage that there is no need to use a complicated circuit such as a bandgap regulator.
なお、本発明の回路は、第１の差動増幅回路の入力に、
検波電圧を供給することにより、ＡＧＣ回路として優れ
た機能を発揮することは明らかである。Note that in the circuit of the present invention, the input of the first differential amplifier circuit is
It is clear that by supplying a detection voltage, an excellent function as an AGC circuit is exhibited.
［発明の効果コ
以上説明したように、本発明は、トランジスタ及び負荷
抵抗の相対精度がとれている第１及び第２の差動増幅回
路を設け、前記第２の差動増幅回路の出力を演算増幅器
による帰還制御によって安定化し、第２の差動増幅回路
のゲインを安定化させることにより、第１の差動増幅回
路のゲインも常に一定の値にすることができる。[Effects of the Invention] As explained above, the present invention provides first and second differential amplifier circuits in which the relative accuracy of transistors and load resistors is ensured, and the output of the second differential amplifier circuit is By stabilizing the gain of the second differential amplifier circuit through feedback control by the operational amplifier, the gain of the first differential amplifier circuit can also be kept at a constant value.
従って、本発明によれは、回路のゲインは、素子のバラ
ツキ、温度変動及び電源電圧の変動の影響を受けず、ゲ
インの安定性及び精度に優れた増幅回路を提供すること
ができる。Therefore, according to the present invention, the gain of the circuit is not affected by element variations, temperature fluctuations, and power supply voltage fluctuations, and it is possible to provide an amplifier circuit with excellent gain stability and accuracy.
第１図は本発明の実施例に係る増幅回路の回路図、第２
図は従来の増幅回路の回路図である。
Ｎ、〜Ｎ８ ；ＮチャネルＭＯ８）ランジスタ、Ｐ１〜
Ｐ４ ；ＰチャネルＭＯ８）ランジスタ、Ｖｌ ；入力
信号源、■２〜Ｖ８；定電圧源、０Ｐ、；演算増幅器、
ＣＩ ；コンデンサ、ＲＩ〜Ｒ３；抵抗、ＯＵＴ；出力
端子FIG. 1 is a circuit diagram of an amplifier circuit according to an embodiment of the present invention, and FIG.
The figure is a circuit diagram of a conventional amplifier circuit. N, ~N8; N channel MO8) transistor, P1~
P4; P channel MO8) transistor, Vl; input signal source, ■2 to V8; constant voltage source, 0P; operational amplifier,
CI; Capacitor, RI~R3; Resistor, OUT; Output terminal
Claims (1)
第１の差動増幅回路を構成するトランジスタ及び負荷抵
抗との間の相対精度が夫々所定値に設定されたトランジ
スタ及び負荷抵抗から構成され一対の入力端子に夫々定
電圧源を接続してなる第２の差動増幅回路と、この第２
の差動増幅回路の出力を反転入力端に入力し定電圧を非
反転入力端に入力しその出力が前記第１及び第２の差動
増幅回路を構成する各定電流源を制御する信号として帰
還されている演算増幅器とを有することを特徴とする増
幅回路。(1) A first differential amplifier circuit that amplifies an input signal, and a transistor and a load resistor whose relative accuracy is set to a predetermined value, respectively. a second differential amplifier circuit consisting of a pair of input terminals each connected to a constant voltage source;
The output of the differential amplifier circuit is input to the inverting input terminal, the constant voltage is input to the non-inverting input terminal, and the output is used as a signal for controlling each constant current source constituting the first and second differential amplifier circuits. An amplifier circuit comprising: an operational amplifier that is fed back.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2200029A JP3003174B2 (en) | 1990-07-28 | 1990-07-28 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2200029A JP3003174B2 (en) | 1990-07-28 | 1990-07-28 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0486008A true JPH0486008A (en) | 1992-03-18 |
| JP3003174B2 JP3003174B2 (en) | 2000-01-24 |
Family
ID=16417637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2200029A Expired - Lifetime JP3003174B2 (en) | 1990-07-28 | 1990-07-28 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3003174B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621756A (en) * | 1992-03-20 | 1994-01-28 | Sgs Thomson Microelettronica Spa | Temperature of mutual conductance at mutual conductor stage and circuit for restraint of production-process variable |
| JPH10150333A (en) * | 1996-11-18 | 1998-06-02 | Toshiba Corp | Voltage conversion circuit and differential difference amplifier |
| JP2006270442A (en) * | 2005-03-23 | 2006-10-05 | Fujitsu Ltd | Q correction of filter circuit |
| JP2008067188A (en) * | 2006-09-08 | 2008-03-21 | Ricoh Co Ltd | Differential amplifier circuit and charge control device using the differential amplifier circuit |
| JP2009088582A (en) * | 2007-09-27 | 2009-04-23 | Tdk Corp | Amplification circuit and optical pickup having the same |
| JP2015023349A (en) * | 2013-07-17 | 2015-02-02 | スパンション エルエルシー | Charge / discharge oscillation circuit |
-
1990
- 1990-07-28 JP JP2200029A patent/JP3003174B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621756A (en) * | 1992-03-20 | 1994-01-28 | Sgs Thomson Microelettronica Spa | Temperature of mutual conductance at mutual conductor stage and circuit for restraint of production-process variable |
| JPH10150333A (en) * | 1996-11-18 | 1998-06-02 | Toshiba Corp | Voltage conversion circuit and differential difference amplifier |
| JP2006270442A (en) * | 2005-03-23 | 2006-10-05 | Fujitsu Ltd | Q correction of filter circuit |
| JP2008067188A (en) * | 2006-09-08 | 2008-03-21 | Ricoh Co Ltd | Differential amplifier circuit and charge control device using the differential amplifier circuit |
| JP2009088582A (en) * | 2007-09-27 | 2009-04-23 | Tdk Corp | Amplification circuit and optical pickup having the same |
| JP2015023349A (en) * | 2013-07-17 | 2015-02-02 | スパンション エルエルシー | Charge / discharge oscillation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3003174B2 (en) | 2000-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774013A (en) | Dual source for constant and PTAT current | |
| US4888559A (en) | Correction arrangement for an amplifier | |
| JPH0410093B2 (en) | ||
| US20190196523A1 (en) | Low-dropout regulator with load-adaptive frequency compensation | |
| CN116880645B (en) | A bandgap reference current source, a low dropout linear regulator and a power manager | |
| US8207787B2 (en) | Low-voltage operation constant-voltage circuit | |
| JP3233946B2 (en) | Approximate cubic function generator, temperature-compensated crystal oscillation circuit using the same, and temperature compensation method | |
| JPH11272346A (en) | Current source | |
| US20150323952A1 (en) | Reference voltage circuit | |
| JP3003174B2 (en) | Amplifier circuit | |
| US20190363678A1 (en) | Amplifier circuitry, voltage regulator circuit, and signal compensation method | |
| US7126316B1 (en) | Difference amplifier for regulating voltage | |
| JP5788739B2 (en) | Voltage variable gain amplifier circuit | |
| JP3839651B2 (en) | Stabilized power circuit | |
| JP3163232B2 (en) | Reference voltage generation circuit | |
| US7119605B2 (en) | Dynamic transconductance boosting technique for current mirrors | |
| JP2550871B2 (en) | CMOS constant current source circuit | |
| JPH06174489A (en) | Temperature compensating circuit | |
| JP2674269B2 (en) | Constant current circuit | |
| CN110531825B (en) | Amplifier circuit system, voltage regulation circuit and signal compensation method | |
| JP4513209B2 (en) | Semiconductor integrated circuit | |
| JPH0934566A (en) | Current source circuit | |
| JPS58117730A (en) | Output stage for integrated ecl circuit | |
| JPH10283040A (en) | Voltage divider circuit, differential amplifier circuit, and semiconductor integrated circuit device | |
| JPH01140212A (en) | Low voltage mos reference voltage circuit |