JPH0486274A - パターン発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、印字データに応じて文字およびバーコードの
パターンを発生するパターン発生方式に関する。

（従来の技術） 従来、この種のパターン発生方式では、通常フォントメ
モリ等のパターン情報格納手段は、異なる書体から構成
されるすべての文字のパターン情報を所定領域に格納し
ており、上記格納されたパターン情報はＪＩＳコードな
どの２バイトの指定された文字コードに応じてパターン
情報格納手段から読み出し、所定の文字の印字パターン
を生成していた。また、バーコードのパターン情報は、
外字として別の領域に登録されていた。

（発明が解決しようとする課題） ところが、上記従来のパターン発生方式では、必要であ
るか否かにかかわらす、メモリにすべての書体のすべて
の文字パターンを格納するため、大きな記憶領域をもつ
パターン情報格納メモリが必要になるという問題がある
。また、バーコードのパターン情報は、外字として別に
登録されるので、パターン発生装置ごとの登録内容が異
なることになり、印字データに互換性がない。さらに、
外字のドツト構成が固定であるため、本来は小さな領域
でよいバーコードのパターン情報が、大きな領域を必要
とすることになる。

本発明の目的は、従来の方式の」−述した問題点を解決
し、文字コード、書体コードを使用してメモリに格納さ
れた文字、バーコードのパターン情報を読み出すことが
できてメモリの記憶領域を効率よく使用することができ
るばかりか、バーコードについても文字のコード体系と
同様にすることでバーコードの印字パターンを容易に発
生することができるパターン発生方式を提供することを
目的とする。

（課題を解決するための手段） 」１記目的を達成するために、本発明では、バタン情報
を格納するパターン情報格納手段と、印字パターンの文
字コードおよび書体コードを有する印字データを格納す
る印字データ格納手段とを設け、前記文字コードの所定
上位ビットを所定文字およびバーコードと対応イ」ける
と共に、前記書体コードを文字およびバーコードの所定
書体と対応付け、前記パターン情報格納手段からパター
ン情報を読み出す際には、前記印字データ格納手段から
指定された文字コードおよび書体コードを読み出し、該
読み出された文字コードおよび書体コードを内部文字コ
ードに変換し、該変換した内部文字コードに対応する前
記パターン情報格納手段のアドレス情報を生成し、該ア
ドレス情報に応じて所定パターン情報を発生し、かつ、
前記読み出された文字コードおよび書体コードが異常コ
ードかどうか検知するものである。

（作用） 文字、バーコードのパターン情報を格納するパターン情
報格納手段のアドレス情報を、文字コドおよび書体コー
ドから変換された内部文字コトに対応させて生成させる
。

従って、本発明では、必要な書体、必要な文字のパター
ン情報を任意のアドレスに格納できる。

（実施例） 以下、本発明の実施例を第１図ないし第４図の図面に基
づき詳細に説明する。

第１図は、本発明に係るパターン印字装置の概略構成を
示す構成ブロック図である。図において、制御部（ＣＰ
Ｕ）１０は、キーボード１１およびデイスプレィ１２を
使用して磁気記録媒体または通信回線を介して印字デー
タを読み取り、上記印字データをパターン発生部１３が
解析可能な印字データに変換して、上記印字データをペ
ージ単位でパターン発生部１３に転送している。パター
ン発生部１３は、上記転送されてきた印字データに応じ
て文字またはバーコードのパターンの所定の拡大および
回転処理を行って１ペ一ジ分の印字パターン情報を生成
し、上記生成した印字パターン情報をＣＰＵｌ０と後述
する印字部１４からの制御信号に基づき、上記印字部１
４に出力している。

印字部１４は、例えば細密な印字密度を持ったプリンク
で、ＣＰＵｌ０からの動作制御信号により、上記取り込
んだ印字パターンに応じた所定の文字またはバーコード
のパターンを記録紙等に印字する印字動作を行う。

第２図は、本発明に係るパターン発生方式に用いるパタ
ーン発生部１３の構成を示す構成ブロック図である。図
において、パターン発生部用主制御部２０は、ＣＰＵ］
、Ｏと印字部１４からの動作制御信号に基づき、後述す
るパターン発生部１３を構成する全てのメモリおよび制
御部をそれぞれ動作制御する。

印字データ格納メモリ２１は、ＣＰＵｌ０から転送され
てきた１ペ一ジ分の印字データを格納する、いわゆるデ
ュアルポートのＲＡＭまたは通常のＲＡＭにアドレスバ
スとデータバスの選択器を付加してなるメモリで、実施
例では第３図に示すように、２つのメモリ（ＲＡＭ）２
１ａ、２１ｂと、アドレスバスとデータバスのセレクタ
回路２１ｃ〜２１ｊと、取り込んたアドレス情報を書込
信号または続出信号の入力に対応してカウントアップす
るライトアドレスカウンタ回路２１に、　　リートア１
ぐレスカウンタ回路２１　Ａとから構成されており、Ｃ
ＰＵ１．０と主制御部２０からの印字データの読み出し
と書き込みが行えるようになっている。

すなわち、例えばＣＰＵｌ０か第１のＲＡＭ２１ａをア
クセスしてワード単位の印字データの書き込みや読み出
しを行っている際に、主制御部２０が第２のＲＡＭ２１
ｂをアクセスして印字データの読み出しを行い、ページ
が変更（格納する印字データが変更）されるたびに、Ｃ
ＰＵｌ０と主制御部２０のアクセスするＲＡＭ２１ａ、
２１ｂを交換している。

印字データ格納メモリ２１に格納される印字ブタは、例
えば第４図に示すように、文字またはバーコードごとに
２バイトの文字コードと、４ビツトの書体コードと、１
２ビツトの水平方向印字位置と、１２ビツトの垂直方向
印字位置と、１バイトの縦方向拡大率（拡大数）と、１
バイＩ・の横方向拡大率（拡大数）と、２ピツ１〜の回
転方向を示す情報で構成されており、また制御フラグと
して１ビツトづつの情報終了フラグと印字終了フラグ′
が（ｑ加されている。なお、印字データ格納メモリ２１
は、断続した印字パターン出力を行う場合には、１つの
ＲＡＭによって構成することも可能であり、また連続し
た印字パターン出力を行う場合には、２つ以上のＲＡＭ
によって構成することも可能である。

レジスタ回路２２．２３は、パターン印字の際に、主制
御部２０の制御によって上記印字データ格納メモリ２１
から読み出された文字コード、書体コードの情報をそれ
ぞれ一時格納しており、レジスタ回路２２．２３に格納
された文字コードと書体コードは、後述するパターンド
ツト数格納メモリ３１のアドレス情報となると共に、コ
ード変換器３２に出力される。また、縦および横方向拡
大数は、図示しないレジスタ回路を介して後述するパタ
ーン制御部２６に、水平および垂直方向印字位置、回転
方向の情報は、図示しないレジスタ回路を介して印字パ
ターンの格納制御を行うパターン制御部に出力される。

レジスタ回路２８．２９は、パターン印字以外の場合、
ＣＰＵｌ０から書き込まれた文字コード、書体コードを
格納している。例えは、ＣＰＵｌ０がレジスタ回路３０
を介して後述するパターンアドレス格納メモリ２５内に
格納されているフォントメモリ２７のアドレス情報の書
き換えあるいは読み出しを行う場合、またはＣＰＵｌ０
がレジスタ回路３１を介してフォントメモリ２７に格納
されているフォント情報の書き換えあるいは読み出しを
行う場合、レジスタ回路２８．２９は、ＣＰＵ］、０か
ら書き込まれた文字コード、書体コードの情報をそれぞ
れ格納し、コード変換部２４に出力している。

なお、上記文字コードの上位バイト（Ｃ０８〜Ｃ１５）
は、第１表に示すように、 （以下余白） 第１表 と定義され、他のコードは、異常コードとして処理され
る。また、バーコードての文字コード（Ｃ０８〜Ｃ１５
）は、バーコードのコード種を示すもので、これにより
コード種ごとに異なって設定されているバーコードの横
方向の有効ドツト数を認識することができる。また、バ
ーコードでの文字コードの下位バイ１−（ＣＯＯ−Ｃ０
７）は、キャラクタを示すコードである。

書体コードは、第２表に示すように、 第２表 と定義され、ここでバーコードの書体コードは、ナロー
バーのドツト数（バーコード密度）に対応し、※は異常
コードとして処理される。この定義により、本実施例で
は、漢字が４書体、英数字か８書体、ＯＣＲ文字が１書
体、キャラクタ数１６キヤラクタ以下のバーコードが１
６密度８種類、３２キヤラクタ以下のバーコードか１６
密度８種類、６４キヤラクタ以下のバーコードが１６密
度４種類および１２８キヤラクタ以下のバーコードが１
６密度２種類を取り扱うことができる。

コード変換器２４は、パターン印字の際に、レジスタ回
路２２．２３から入力する文字コードと書体コードをア
ドレス情報としてパターン発生部１３内の内部文字コー
ドを生成するＲＯＭであり、ＣＰＵｌ０と主制御部２０
からの情報の読み出しか行えるようになっている。本実
施例では、第５図に示すように、アドレス情報としては
文字コト（ＣＯＯ−Ｃ１５）と４ビツトの書体コード（
８００〜５０３）から１６ビツトの内部コード（■００
〜１１５）を生成してパターンアドレス格納メモリ３３
に出力する。また、コード変換器２４は、異常コードの
検知を行っており、入力する文字コードおよび書体コー
ドが異常コードの場合には、」−記異常コードに対応す
る内部文字コードを読み出している。

パターンアドレス格納メモリ２５は、内部文字コードを
アドレス情報とし、当該アドレス情報に対応して文字パ
ターンおよびバーコードパターンが格納されているフォ
ントメモリ２７上の所定パターン情報の先頭の格納領域
を示す位置情報と、当該位置情報に対応する格納領域に
パターン情報が格納されているかどうかを示す情報（フ
ラグ）とを格納する、いわゆるデュアルポートのＲＡＭ
または通常のＲＡＭにアドレスバスとデータバスの選択
器を付加してなるメモリからなっており、ｃｐｕｔｏと
主制御部２０からの情報の読み出しと書き込みが行える
ようになっている。実施例では、パターンアドレス格納
メモリ２５内に格納されている情報は、例えばビットマ
ツプメモリの格納領域を８メガワードとすると、２３ピ
ツトの」ニ記位置情報と１ビツトのフラグからなる２４
ヒツトの情報で、１文字分のパターン情報の位置を示し
ている。上記所定パターン情報の格納位置に対応して読
み出されたアドレス情報は、後述するパターン制御部２
６に出ノＪされる。

パターン制御部２６は、主制御部２０からの制御信号に
基づき、アドレス情報に応じたパターン情報をフォント
メモリ２７から読み出すと共に、印字データ格納メモリ
２１から読み出された縦および横方向拡大数に基づいて
上記読み出されたパターン情報の拡大処理を行う。また
、パターン制御部２６は、異常コードに対応したアドレ
ス情報が入力した場合には、異常を示すパターン情報を
読み出す等の異常処理を行う。

次に、本発明に係るパターン印字方法を用いた印字装置
の動作について説明する。

まず、文字およびバーコードパターンの登録を行う場合
には、ＣＰＵ１０は、登録を行うパターンの文字コード
および書体コードをレジスタ回路２８、２９に格納する
。そのコードは、コード変換部２４に出力され、その後
、所定のタイミンクでレジスタ回路３０にフォントメモ
リ２７上でのパターン先頭アドレス情報を、レジスタ回
路３１に登録するパターン情報をそれぞれ格納する。

コード変換部２４は、レジスタ回路２８．２９から入力
される上記文字コードおよび書体コードに応じた内部文
字コードを出力し、パターンアドレス格納メモリ２５は
、」−配向部文字コードをアＩ・レス情報としてレジス
タ回路３０からのパターン先頭アドレス情報を書き込む
。

パターン制御部２６は、パターンアドレス格納メモリ２
５からのアドレス情報を取り込むと、フォントメモリ２
７のアドレス情報を出力し、さらにＣＰＵｌ０からレジ
スタ回路３１を介してパターン情報を１６トツトづつフ
ォントメモリ２７に書き込む。パターン制御部２６から
出力されているアドレス情報は、ＣＰＵｌ０の書込信号
が出されるたびに１づつ加算されるため、■パターン分
の印字パターンがレジスタ回路３０に書き込まれる。こ
れにより、１パタ一ン分の印字パターンを格納する。か
かる登録動作を各パターン毎に繰り返し行うことにより
、フォントをフォントメモリ２７に順次登録することが
できる。

印字データ格納メモリ２１へ印字データを書き込む場合
には、ＣＰＵｌ０か１ペ一ジ分の印字データを書き込む
が、この際、ページの最終文字には１ビツトのページ終
了フラグを付加すると共に、印字の最終ページの最終文
字には１ピツＩ・の印字終了フラグを付加する。

また、フォントメモリ２７からパターン情報を読み出す
場合には、主制御部２０は、ＣＰＵｌ０からフォントメ
モリ２７内のパターン情報の読み出し命令を受は取ると
、各制御部とメモリを制御してフォントメモリ２７の読
み出し処理を行わせる。まず、主制御部２０は、レジス
タ回路２２゜２３に印字データ格納メモリ２１から文字
コードおよび書体コードの情報を格納させる。そして、
上記格納した文字コーＩ・および書体コードをアドレス
情報として、コーＩ・変換部２４から対応する内部文字
コードを出力させ、次に、上記内部文字コードをアドレ
ス情報としてパターンアドレス格納メモリ２５からはパ
ターンアドレスの情報が出力される。

パターン制御部３４は、上記パターンアドレス情報に対
応したフォントメモリ２７のアドレス情報をフォントメ
モリ２７に出力して、対応するパターン情報を読み出し
、印字データ格納メモリ２１からの縦および横方向拡大
数に応して」−記読み出したパターン情報を拡大処理し
て、上記パターン情報に応じてビットマツプメモリ上に
印字パターンを発生させるアドレス制御部に出力するこ
とができる。

従って、本実施例では、文字、バーコードのすべでのパ
ターン情報を文字コードと書体コードによって表現する
ことができ、個々のパターン情報のフォントメモリでの
格納アドレスを格納するパターンアドレス格納メモリを
用いることで必要なパターンのみを格納でき、フォント
メモリを効率よく使用することができる。また、本実施
例では、異常コードも検知することができるので、より
信頼性の高いパターン発生を実現することかできる。

（発明の効果） 以上説明したように、本発明では０、パターン情報を格
納するパターン情報格納手段と、印字パターンの文字コ
ードおよび書体コードを有する印字データを格納する印
字データ格納手段とを設け、前記文字コードの所定上位
ビットを所定文字およびバーコードと対応付けると共に
、前記書体コードを文字およびバーコードの所定書体と
対応付け、前記パターン情報格納手段からパターン情報
を読み出す際には、前記印字データ格納手段から指定さ
れた文字コードおよび書体コードを読み出し、該読み出
された文字コードおよび書体コードを内部文字コーＩ・
に変換し、該変換した内部文字コードに対応する前記パ
ターン情報格納手段のアドレス情報を生成し、該アドレ
ス情報に応じて所定パターン情報を発生し、かつ、前記
読み出された文字コードおよび書体コードか異常コード
かどうか検知するので、メモリ内のバーコードのパター
ン情報を削減でき、メモリの記憶領域を効率良く使４゜ 用することかできる。

【図面の簡単な説明】

第１図は、本発明に係るパターン印字方法に用いる印字
装置の概略構成を示す構成ブロック図、第２図は第１図
に示したパターン発生部の構成を示す構成ブロック図、
第３図は本発明に係る印字データ格納メモリの一実施例
を示す構成ブロック図、第４図は本発明に係る印字デー
タ格納メモリに格納される印字データの一実施例を示す
構成図、第５図は同じくコード変換器の一実施例を示す
構成図である。 １０・・・制御部（ＣＰＵ）　、１３・・・パターン発
生部、１４・・・印字部（プリンタ）、２０・・主制御
部、２１・・・印字データ格納メモリ、２２．　２３．
　２８〜３１・・・レジスタ回路、２４・・・コード変
換部、２５・・・パターンアドレス格納メモリ、２Ｇ・
・パターン制御部、２７・・・フォントメモリ。

Claims (1)

【特許請求の範囲】
1. パターン情報を格納するパターン情報格納手段と、印字
   パターンの文字コードおよび書体コードを有する印字デ
   ータを格納する印字データ格納手段とを設け、前記文字
   コードの所定上位ビットを所定文字およびバーコードと
   対応付けると共に、前記書体コードを文字およびバーコ
   ードの所定書体と対応付け、前記パターン情報格納手段
   からパターン情報を読み出す際には、前記印字データ格
   納手段から指定された文字コードおよび書体コードを読
   み出し、該読み出された文字コードおよび書体コードを
   内部文字コードに変換し、該変換した内部文字コードに
   対応する前記パターン情報格納手段のアドレス情報を生
   成し、該アドレス情報に応じて所定パターン情報を発生
   し、かつ、前記読み出された文字コードおよび書体コー
   ドが異常コードかどうか検知することを特徴とするパタ
   ーン発生方式。