JPH0486569A - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JPH0486569A JPH0486569A JP20143490A JP20143490A JPH0486569A JP H0486569 A JPH0486569 A JP H0486569A JP 20143490 A JP20143490 A JP 20143490A JP 20143490 A JP20143490 A JP 20143490A JP H0486569 A JPH0486569 A JP H0486569A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- peak
- input signal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Digital Magnetic Recording (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
磁気記録装置でドロップアウトなどが発生して読取レベ
ルが低下した場合にも記録データの読取りを可能にする
ための可変スライスレベルを得るためなどに用いられる
ピークホールド回路に関し、入力信号の振幅変化に高速
で追随するために、電圧保持コンデンサの充電時間が短
く、簡単な回路構成で消費電力の小さいピークホールド
回路を得ることを目的とし、 入力信号のピーク値を保持する電圧保持コンデンサと、
このコンデンサの端子電圧を出力するための高入力イン
ピーダンスを有する出力回路と、上記コンデンサを放電
する放電回路とを備えるピークホールド回路において、
上記入力信号を電流ミラー回路を経て上記電圧保持コン
デンサに供給するように構成した。
ルが低下した場合にも記録データの読取りを可能にする
ための可変スライスレベルを得るためなどに用いられる
ピークホールド回路に関し、入力信号の振幅変化に高速
で追随するために、電圧保持コンデンサの充電時間が短
く、簡単な回路構成で消費電力の小さいピークホールド
回路を得ることを目的とし、 入力信号のピーク値を保持する電圧保持コンデンサと、
このコンデンサの端子電圧を出力するための高入力イン
ピーダンスを有する出力回路と、上記コンデンサを放電
する放電回路とを備えるピークホールド回路において、
上記入力信号を電流ミラー回路を経て上記電圧保持コン
デンサに供給するように構成した。
本発明は、磁気記録装置でドロップアウトなどが発生し
て読取レベルが低下した場合にも記録データの読取りを
可能にするための可変スライスレベルを得るためなどに
用いられるピークホールド回路に関する。
て読取レベルが低下した場合にも記録データの読取りを
可能にするための可変スライスレベルを得るためなどに
用いられるピークホールド回路に関する。
従来の磁気テープ装置においては、磁気へメトで読取っ
た信号のレベルの変動に対しては自動利得制御回路（Ａ
ＧＣ回路）を用いてその影響を少なくするようにし、ス
ライスレベルは一定としてデータ復調をするようにして
いる。
た信号のレベルの変動に対しては自動利得制御回路（Ａ
ＧＣ回路）を用いてその影響を少なくするようにし、ス
ライスレベルは一定としてデータ復調をするようにして
いる。
第４図は本発明によるピークホールド回路を使用するに
適した磁気記録装置におけるＤＤＮＲＺＩ （ｄｏｕｂ
ｌｅ ｄｅｎｓｉｔｙ ｎｏｎｒｅｔｕｒｎ−ｔｏ−ｚ
ｅｒｏ ｃｈａｎｇｅ−ｏｎ−ｏｎｅｓ）記録のデータ
復調回路の全体構成を示すブロック図であり、第５図は
その動作を説明するだめの波形図である。なお、この回
路のアナログ信号を取り扱う部分は差動回路を用いた構
成とすることによって対雑音性が良（なるようにしであ
る。
適した磁気記録装置におけるＤＤＮＲＺＩ （ｄｏｕｂ
ｌｅ ｄｅｎｓｉｔｙ ｎｏｎｒｅｔｕｒｎ−ｔｏ−ｚ
ｅｒｏ ｃｈａｎｇｅ−ｏｎ−ｏｎｅｓ）記録のデータ
復調回路の全体構成を示すブロック図であり、第５図は
その動作を説明するだめの波形図である。なお、この回
路のアナログ信号を取り扱う部分は差動回路を用いた構
成とすることによって対雑音性が良（なるようにしであ
る。
第４図において、ＭＲヘッド１は磁気テープなどの磁気
記録媒体に記録された磁気の垂直成分を検出する磁気抵
抗読取ヘンドなどの読取ヘッドであり、この読取ヘッド
１で読取られた読取信号はプリアンプ２で増幅されてか
ら微分イコライザ３に送られて微分された後、可変利得
増幅器４に送られる。
記録媒体に記録された磁気の垂直成分を検出する磁気抵
抗読取ヘンドなどの読取ヘッドであり、この読取ヘッド
１で読取られた読取信号はプリアンプ２で増幅されてか
ら微分イコライザ３に送られて微分された後、可変利得
増幅器４に送られる。
この可変利得増幅器４の利得は、その出力側乙こ接続さ
れたイコライザ増幅器５によって不要な周波数成分が除
去された後に振幅調整部６によってこの信号の振幅に反
比例した電圧として得られる利得制御信号に応して制御
される。すなわち、これら可変利得増幅器４、イコライ
ザ増幅器５および振幅調整部６は自動利得制御回路を構
成しており、この振幅調整部６からの出力信号レベルを
一定に保つようにしている。
れたイコライザ増幅器５によって不要な周波数成分が除
去された後に振幅調整部６によってこの信号の振幅に反
比例した電圧として得られる利得制御信号に応して制御
される。すなわち、これら可変利得増幅器４、イコライ
ザ増幅器５および振幅調整部６は自動利得制御回路を構
成しており、この振幅調整部６からの出力信号レベルを
一定に保つようにしている。
第５図において、（ａｌは記録データ、（ｂ）は記録媒
体に記録されるデジタル信号、（Ｃ１は記録媒体の記録
トラックの磁化状態を示すものであり、（ｄ）は上記プ
リアンプ１２の出力信号、（ｅ）は上記微分イコライザ
１３の出力、（ｆ）は上記振幅調整部１７の出力をそれ
ぞれ平衡伝送路の一方の伝送路について示したものであ
る。
体に記録されるデジタル信号、（Ｃ１は記録媒体の記録
トラックの磁化状態を示すものであり、（ｄ）は上記プ
リアンプ１２の出力信号、（ｅ）は上記微分イコライザ
１３の出力、（ｆ）は上記振幅調整部１７の出力をそれ
ぞれ平衡伝送路の一方の伝送路について示したものであ
る。
この第５図（ｆ）に示した振幅調整部６の出力は、平衡
回路構成の各系統ごとに設けられデータセパレータ７Ａ
、７Ｂおよびピークホールド回路８に送られる。
回路構成の各系統ごとに設けられデータセパレータ７Ａ
、７Ｂおよびピークホールド回路８に送られる。
このデータセパレータの構成はその一方７Ａについての
み図示してあり、レベル識別回路７１、Ｊ−にフリップ
・フロップ７２、Ｄフリップ・フロップ７３および排他
的論理和回路（ＥＯＲ）７４を含んでおり、このレベル
識別回路７１は上記第５図（ｆｌに点線で示したような
正負のスライスレベルを超える入力があったときに“１
”の２値化された電圧を出力するものであり、正側のス
ライスレベルを超えたときに同図（ｇｌに示すような“
１”レベルノハルス出力ヲ、また負側のスライスレベル
を超えたときに同図（ｈｌに示すような“１”レベルの
パルス出力をそれぞれアンプセンスＡおよびアンプセン
スＢとして出力する。
み図示してあり、レベル識別回路７１、Ｊ−にフリップ
・フロップ７２、Ｄフリップ・フロップ７３および排他
的論理和回路（ＥＯＲ）７４を含んでおり、このレベル
識別回路７１は上記第５図（ｆｌに点線で示したような
正負のスライスレベルを超える入力があったときに“１
”の２値化された電圧を出力するものであり、正側のス
ライスレベルを超えたときに同図（ｇｌに示すような“
１”レベルノハルス出力ヲ、また負側のスライスレベル
を超えたときに同図（ｈｌに示すような“１”レベルの
パルス出力をそれぞれアンプセンスＡおよびアンプセン
スＢとして出力する。
このアンプセンスＡ信号はピークパルスに基づいて発生
される図（ｊｌに示すクロック発生器９からのリードク
ロツタに応じてＪ−にフリップ・フロップ７２をセント
し、また、アンプセンスＢ信号はこのフリップ・フロッ
プ７２をこのリードクロックに応してリセットするので
このフリップ・フロップ７２のＱ出力端子からは第５図
（ｋｌに示す出力が得られ、また、この（ｋｌに示した
信号はＤフリップ・フロップ７３の入力端子に供給され
るのでこのＤフリップ・フロップ７３の出力は同図（１
）に示すようになる。
される図（ｊｌに示すクロック発生器９からのリードク
ロツタに応じてＪ−にフリップ・フロップ７２をセント
し、また、アンプセンスＢ信号はこのフリップ・フロッ
プ７２をこのリードクロックに応してリセットするので
このフリップ・フロップ７２のＱ出力端子からは第５図
（ｋｌに示す出力が得られ、また、この（ｋｌに示した
信号はＤフリップ・フロップ７３の入力端子に供給され
るのでこのＤフリップ・フロップ７３の出力は同図（１
）に示すようになる。
そして、これらのＪ−にフリップ・フロップ７２および
Ｄフリップ・フロップ７３の出力をＥＯＲ回路７４の２
つの入力端子にそれぞれ供給することによってこのＥＯ
Ｒ回路７４の出力端子からは第５図（ｍ）に示す２値化
された出力が得られ、その高レベルが“１”を、低レベ
ルが“０”を表すので、同図（ａｌに示したＤＤ？ＪＲ
Ｚｌデータが同図（ｎｌに示すようにＮＲＺデータとし
てデコードされたことになる。
Ｄフリップ・フロップ７３の出力をＥＯＲ回路７４の２
つの入力端子にそれぞれ供給することによってこのＥＯ
Ｒ回路７４の出力端子からは第５図（ｍ）に示す２値化
された出力が得られ、その高レベルが“１”を、低レベ
ルが“０”を表すので、同図（ａｌに示したＤＤ？ＪＲ
Ｚｌデータが同図（ｎｌに示すようにＮＲＺデータとし
てデコードされたことになる。
ところで、この復調回路においては、第５図（ｆｌに示
したように入力信号のスライスレベルを超える振幅の部
分を読取信号として処理しているので、読取ヘッドと記
録媒体との接触が不充分になったとき起こるスペーシン
グロス、あるいはゴミや記録材料のコーティングのむら
などによって発生するドロフプアウトに上記可変利得増
幅器による自動利得制御機能が追従できなくなるとデー
タの復調が不可能となる場合がある。ちなみに、通常は
正常な入力信号のピークレベルの４０％程度にスライス
レベルが設定されているので、振幅調整部１７の出力の
ピークレベルがスライスレベル以下になるとデータが読
取れなくなってしまう。
したように入力信号のスライスレベルを超える振幅の部
分を読取信号として処理しているので、読取ヘッドと記
録媒体との接触が不充分になったとき起こるスペーシン
グロス、あるいはゴミや記録材料のコーティングのむら
などによって発生するドロフプアウトに上記可変利得増
幅器による自動利得制御機能が追従できなくなるとデー
タの復調が不可能となる場合がある。ちなみに、通常は
正常な入力信号のピークレベルの４０％程度にスライス
レベルが設定されているので、振幅調整部１７の出力の
ピークレベルがスライスレベル以下になるとデータが読
取れなくなってしまう。
この問題を解決するために、上記スライスレベルを人力
信号のピークのレベルに応じて変化させることによって
入力信号のレベルが低下しても復調が可能なようにする
ことが考えられたが、この人力信号のピーク値を保持す
るためのコンデンサの充電期間と放電期間とが同一であ
るため、スライスレベルが一時的に低下した場合には回
復後の信号の振幅が大きくなって低いレベルの信号を誤
読取りしてしまうという問題がある。
信号のピークのレベルに応じて変化させることによって
入力信号のレベルが低下しても復調が可能なようにする
ことが考えられたが、この人力信号のピーク値を保持す
るためのコンデンサの充電期間と放電期間とが同一であ
るため、スライスレベルが一時的に低下した場合には回
復後の信号の振幅が大きくなって低いレベルの信号を誤
読取りしてしまうという問題がある。
本発明は入力信号の振幅変化に高速で追随するスライス
レベルなどを得るために、電圧保持コンデンサの充電時
間が短く、簡単な回路構成で消費電力の小さいピークホ
ールド回路を得ることを目的とする。
レベルなどを得るために、電圧保持コンデンサの充電時
間が短く、簡単な回路構成で消費電力の小さいピークホ
ールド回路を得ることを目的とする。
人力信号のピーク値を保持する電圧保持コンデンサと、
このコンデンサの端子電圧を出力するための高入力イン
ピーダンスを有する出力回路と、上記コンデンサを放電
する放電回路とを備えるピークホールド回路において、
上記入力信号を電流ミラー回路を経て上記電圧保持コン
デンサに供給するように構成した。
このコンデンサの端子電圧を出力するための高入力イン
ピーダンスを有する出力回路と、上記コンデンサを放電
する放電回路とを備えるピークホールド回路において、
上記入力信号を電流ミラー回路を経て上記電圧保持コン
デンサに供給するように構成した。
第１図の原理図に示すように、入力信号Ｖｓのピーク値
をピークホールド電圧として保持する電圧保持コンデン
サＣの端子電圧より入力信号Ｖｓのレベルが大きいとき
には、電流ミラー回路Ｍは入力信号に追従してピークレ
ベルに相当する電圧を保持するための電流１ｃを上記電
圧保持コンデンサＣに供給する。
をピークホールド電圧として保持する電圧保持コンデン
サＣの端子電圧より入力信号Ｖｓのレベルが大きいとき
には、電流ミラー回路Ｍは入力信号に追従してピークレ
ベルに相当する電圧を保持するための電流１ｃを上記電
圧保持コンデンサＣに供給する。
このとき、電流ミラー回路Ｍは大きな充電電流Ｉｃを供
給し得るので電圧保持コンデンサの充電時間を短くする
ことができ、入力信号レベルに高速で追随し得るピーク
ホールド回路を簡単な回路構成と小容量の充電電源によ
って得ることができる。
給し得るので電圧保持コンデンサの充電時間を短くする
ことができ、入力信号レベルに高速で追随し得るピーク
ホールド回路を簡単な回路構成と小容量の充電電源によ
って得ることができる。
なお、Ｏは上記電圧保持コンデンサＣが保持しでいるピ
ークホールド電圧Ｖｐｋを出力するための高い入力イン
ピーダンスを有する出力回路、Ｄは放電信号Ｐに応じて
上記電圧保持コンデンサＣが保持している電荷を電流１
ｄとして放電する放電回路である。
ークホールド電圧Ｖｐｋを出力するための高い入力イン
ピーダンスを有する出力回路、Ｄは放電信号Ｐに応じて
上記電圧保持コンデンサＣが保持している電荷を電流１
ｄとして放電する放電回路である。
（実施例〕
第２図は、本発明によるピークホールド回路の実施例を
示す回路図であり、第４図に符号８として示したピーク
ホールド回路における平衡伝送路のそれぞれに対応して
設けられているピークホールド回路の一方に相当するも
のであるが、このような用途のみに使用されるものでは
な（、−船釣に、入力信号のピーク値を保持するために
用い得ることはいうまでもない。
示す回路図であり、第４図に符号８として示したピーク
ホールド回路における平衡伝送路のそれぞれに対応して
設けられているピークホールド回路の一方に相当するも
のであるが、このような用途のみに使用されるものでは
な（、−船釣に、入力信号のピーク値を保持するために
用い得ることはいうまでもない。
例えば第４図について述べた磁気記録媒体から読取った
読取信号である入力信号Ｖｓおよび例えば０，２■の直
流電圧Ｖｄがそれぞれベースに印加されるトランジスタ
Ｑ、およびＱ２は、ベースにこのピークホールド回路の
出力ピーク電圧ＶＰＫが印加されるトランジスタＱ３と
並列に定電流源Ｋに接続されており、これらトランジス
タＱ ｌ、 Ｑ ｔとトランジスタＱ３とは差動増幅器
を構成している。
読取信号である入力信号Ｖｓおよび例えば０，２■の直
流電圧Ｖｄがそれぞれベースに印加されるトランジスタ
Ｑ、およびＱ２は、ベースにこのピークホールド回路の
出力ピーク電圧ＶＰＫが印加されるトランジスタＱ３と
並列に定電流源Ｋに接続されており、これらトランジス
タＱ ｌ、 Ｑ ｔとトランジスタＱ３とは差動増幅器
を構成している。
トランジスタＱ４とＱ、とはそれぞれ電流ミラー回路を
構成する入力側および出力側のトランジスタであって、
そのエミッタは抵抗Ｒ０および抵抗Ｒ２を介して電源■
Ｃｃに接続されており、このトランジスタＱ５の出力電
流は電圧保持コンデンサＣの端子電圧が入力信号Ｖｓの
ピーク電圧になるように充電する充電電流を供給する。
構成する入力側および出力側のトランジスタであって、
そのエミッタは抵抗Ｒ０および抵抗Ｒ２を介して電源■
Ｃｃに接続されており、このトランジスタＱ５の出力電
流は電圧保持コンデンサＣの端子電圧が入力信号Ｖｓの
ピーク電圧になるように充電する充電電流を供給する。
また、トランジスタＱ６とトランジスタＱ７とは差動増
幅器を構成しており、トランジスタＱ６のベースに入力
信号のピーク時に生成される第５図の（ｉ）に示したピ
ークパルスが入力されると、そのコレクタがコンデンサ
Ｃに接続されている他方のトランジスタＱ、を導通させ
てコンデンサＣに充電されている電荷を前記トランジス
タＱ３を経て放電させる。
幅器を構成しており、トランジスタＱ６のベースに入力
信号のピーク時に生成される第５図の（ｉ）に示したピ
ークパルスが入力されると、そのコレクタがコンデンサ
Ｃに接続されている他方のトランジスタＱ、を導通させ
てコンデンサＣに充電されている電荷を前記トランジス
タＱ３を経て放電させる。
トランジスタＱ８およびＱ、は入力インピーダンスを大
きくするためにダーリントン回路として構成された出力
回路であって、入力側のトランジスタＱＢのベースは前
記電圧保持コンデンサＣに接続されており、トランジス
タＱ、のエミンタ側から上記電圧保持コンデンサＣの端
子電圧に相当するピーク電圧が出力され、このピーク電
圧は前記トランジスタＱ３のベースに供給されるととも
に、第４図のデータセパレータ内のレベル識別回路に第
５図（ｆ）に−点鎖線で示したスライスレベルの例えば
正側のスライスレベルとして供給される。
きくするためにダーリントン回路として構成された出力
回路であって、入力側のトランジスタＱＢのベースは前
記電圧保持コンデンサＣに接続されており、トランジス
タＱ、のエミンタ側から上記電圧保持コンデンサＣの端
子電圧に相当するピーク電圧が出力され、このピーク電
圧は前記トランジスタＱ３のベースに供給されるととも
に、第４図のデータセパレータ内のレベル識別回路に第
５図（ｆ）に−点鎖線で示したスライスレベルの例えば
正側のスライスレベルとして供給される。
なお、この第５図（ｆ）の反対極性の負側のスライスレ
ベルとしては、第４図について述べたように平衡回路と
して構成されているために、他方の極性の信号に対して
設けられた上記と同様のピークホールド回路から供給さ
れる。
ベルとしては、第４図について述べたように平衡回路と
して構成されているために、他方の極性の信号に対して
設けられた上記と同様のピークホールド回路から供給さ
れる。
上記の回路構成において、電流ミラー回路を構成するト
ランジスタＱ６およびトランジスタＱフに接続されてい
る抵抗Ｒ，および抵抗Ｒ２を流れる電流をそれぞれＩｔ
およびＩ２、電流ミラー回路からコンデンサＣを充電す
る充電電流をＩｃ、トランジスタＱ５を介して流れるコ
ンデンサＣの放電電流をＩｄ、トランジスタＱ３を流れ
る電流をＩｌ、定電流回路Ｋに流れる電流をＩとし、入
力信号のピークが存在する期間に発生するピークパルス
の反転パルスをＰＰとすると、次の式が成り立つ。
ランジスタＱ６およびトランジスタＱフに接続されてい
る抵抗Ｒ，および抵抗Ｒ２を流れる電流をそれぞれＩｔ
およびＩ２、電流ミラー回路からコンデンサＣを充電す
る充電電流をＩｃ、トランジスタＱ５を介して流れるコ
ンデンサＣの放電電流をＩｄ、トランジスタＱ３を流れ
る電流をＩｌ、定電流回路Ｋに流れる電流をＩとし、入
力信号のピークが存在する期間に発生するピークパルス
の反転パルスをＰＰとすると、次の式が成り立つ。
Ｉ ＝ ＩＩ ＋Ｉ３ − ・−■Ｉ
ＩＲ＋＝ＩｚＲｚ 、’−Ｉｚ＝Ｉｔ ・Ｒｌ ／ ＲＺ −・−
−−−−■この■、■の値から電圧保持コンデンサＣの
充電電流■。は次の（１）〜（３）のようになる。
ＩＲ＋＝ＩｚＲｚ 、’−Ｉｚ＝Ｉｔ ・Ｒｌ ／ ＲＺ −・−
−−−−■この■、■の値から電圧保持コンデンサＣの
充電電流■。は次の（１）〜（３）のようになる。
（１１ＰＰがＨ°のとき、すなわちピークパルスが入力
していないときにはトランジスタＱ、はＯＦＦ状態にあ
るのでＩ、＝Ｉとなり次式が成立する。
していないときにはトランジスタＱ、はＯＦＦ状態にあ
るのでＩ、＝Ｉとなり次式が成立する。
Ｉｃ ＝ １２ ＝ ＩＩ ・Ｒ＋ ／Ｒｚ−ＩＩ
・Ｒ＋ ／ Ｒｚ （２）ＰＰが“Ｌ”のとき、つまりピークツマルスが存
在するとトランジスタＱ５はＯＮ状態となるが、読み取
り信号Ｖｓが入力されているときはトランジスタＱ３は
ＯＦＦ状態となるので、次式が成立する。
・Ｒ＋ ／ Ｒｚ （２）ＰＰが“Ｌ”のとき、つまりピークツマルスが存
在するとトランジスタＱ５はＯＮ状態となるが、読み取
り信号Ｖｓが入力されているときはトランジスタＱ３は
ＯＦＦ状態となるので、次式が成立する。
１、 ＝１３ ＝Ｏ
Ｉｃ ＝Ｉｚ ＝Ｉ−Ｒ＋ ／Ｒｚ
＋３１ＰＰが“Ｌ”のとき、すなわちピーク電圧を保持
する期間、同様にトランジスタＱ、はＯＮ状態にあり、
また入力信号Ｖｓが入力されないピークホールド時には
トランジスタＱ３もＯＮ状態になるので次式が成立する
。
する期間、同様にトランジスタＱ、はＯＮ状態にあり、
また入力信号Ｖｓが入力されないピークホールド時には
トランジスタＱ３もＯＮ状態になるので次式が成立する
。
Ｉ ｏ ＝ １３ ＝ １ ’−−
−’−−−■以上の■、■、■式から電圧保持コンデン
サＣの充電電流１ｃおよび放電電流ＩＤはそれぞれ次の
ようになる。
−’−−−■以上の■、■、■式から電圧保持コンデン
サＣの充電電流１ｃおよび放電電流ＩＤはそれぞれ次の
ようになる。
Ｉｃ ＝ Ｉ−Ｒ＋ ／ Ｒ２−−■ＩＤ ＝ １
−−−− ■したがっ
て、定電流源からの電流Ｉが小さくてもＲ＋ ＞ Ｒ２
としておくことにより電圧保持コンデンサＣの充電電流
ＩＣを大きくすることができる。
−−−− ■したがっ
て、定電流源からの電流Ｉが小さくてもＲ＋ ＞ Ｒ２
としておくことにより電圧保持コンデンサＣの充電電流
ＩＣを大きくすることができる。
このように、電流ミラー回路を充電側に用いることによ
って、充電電源の電流容量が小さくでも電圧保持コンデ
ンサＣを充電する時間を短縮することができ、入力信号
Ｖｓに充分追随したピークホールド出力を得ることがで
きる。
って、充電電源の電流容量が小さくでも電圧保持コンデ
ンサＣを充電する時間を短縮することができ、入力信号
Ｖｓに充分追随したピークホールド出力を得ることがで
きる。
第２図図示の実施例の動作を説明すると、初期状態にお
いて、反転ピークパルスＰＰＯ値は例えば４．５■の正
電位にあるからトランジスタＱ６は導通状態になって電
流が流れ、したがってこのトランジスタＱ６と差動接続
されてベースに１．５Ｖの電圧が印加されているトラン
ジスタＱ７は遮断状態にある。
いて、反転ピークパルスＰＰＯ値は例えば４．５■の正
電位にあるからトランジスタＱ６は導通状態になって電
流が流れ、したがってこのトランジスタＱ６と差動接続
されてベースに１．５Ｖの電圧が印加されているトラン
ジスタＱ７は遮断状態にある。
そして、入力信号Ｖｓの値は“０”であるからトランジ
スタＱ１には電流が流れず、トランジスタＱ２はそのベ
ースに印加されている０、２■の電圧によって導通する
のでこのトランジスタＱ２およびトランジスタＱ４を経
て電流■、が流れ、これによってトランジスタＱ、のベ
ースに抵抗Ｒ１Ｒ３を介して電圧が印加されるのでこの
トランジスタＱ５が導通する。
スタＱ１には電流が流れず、トランジスタＱ２はそのベ
ースに印加されている０、２■の電圧によって導通する
のでこのトランジスタＱ２およびトランジスタＱ４を経
て電流■、が流れ、これによってトランジスタＱ、のベ
ースに抵抗Ｒ１Ｒ３を介して電圧が印加されるのでこの
トランジスタＱ５が導通する。
これによって、電源Ｅｃｃから抵抗Ｒ２およびこのトラ
ンジスタＱ、を通る電流Ｉ２を充電電流Ｉｃとして、電
圧保持コンデンサＣをその端子電圧がトランジスタＱ２
の入力である０、 ２ Ｖの直流電圧Ｖｄと等しくなる
まで充電する。
ンジスタＱ、を通る電流Ｉ２を充電電流Ｉｃとして、電
圧保持コンデンサＣをその端子電圧がトランジスタＱ２
の入力である０、 ２ Ｖの直流電圧Ｖｄと等しくなる
まで充電する。
そして、この電圧保持コンデンサＣの電圧は、トランジ
スタＱ８とこのトランジスタＱｌｌにエミッタフォロワ
ー接続されているトランジスタＱ。
スタＱ８とこのトランジスタＱｌｌにエミッタフォロワ
ー接続されているトランジスタＱ。
のエミッタからピークホールド電圧■ＰＫとして第４図
のレベル識別回路７１に出力されるとともにトランジス
タＱ３のベースに印加されるが、この電圧ＶＰＫは電圧
保持コンデンサＣを充電するために入力信号に比して時
間的に遅れたものとなり、この遅れをもって前記トラン
ジスタＱ２の入力である直流電圧ＶｄとトランジスタＱ
、のベース電位である上記ピークホールド電圧Ｖ□が等
しくなって平衡状態となる。
のレベル識別回路７１に出力されるとともにトランジス
タＱ３のベースに印加されるが、この電圧ＶＰＫは電圧
保持コンデンサＣを充電するために入力信号に比して時
間的に遅れたものとなり、この遅れをもって前記トラン
ジスタＱ２の入力である直流電圧ＶｄとトランジスタＱ
、のベース電位である上記ピークホールド電圧Ｖ□が等
しくなって平衡状態となる。
ここでトランジスタＱ１に入力されている入力信号Ｖｓ
のレベルが直流電圧Ｖｄ以上に上昇すると、このトラン
ジスタＱ１を流れる電流Ｉ、は増加し、これによってト
ランジスタＱ、を流れる電流Ｉ２も増加するが、反転ピ
ークパルスＰＰが依然として４．５Ｖを維持しているた
めトランジスタＱ７は遮断状態を保ち、電流ミラー回路
のトランジスタＱ、は電源Ｅｃｃからの電流１ｃにより
電圧保持コンデンサＣを充電し続け、その端子電圧はト
ランジスタＱ１１．Ｑ９を介してピークホールド電圧Ｖ
ｐｋをレベル識別回路に出力するとともにトランジスタ
Ｑ、のベースに帰還されてその電位が入力信号である入
力信号電圧に等しくなって平衡する。
のレベルが直流電圧Ｖｄ以上に上昇すると、このトラン
ジスタＱ１を流れる電流Ｉ、は増加し、これによってト
ランジスタＱ、を流れる電流Ｉ２も増加するが、反転ピ
ークパルスＰＰが依然として４．５Ｖを維持しているた
めトランジスタＱ７は遮断状態を保ち、電流ミラー回路
のトランジスタＱ、は電源Ｅｃｃからの電流１ｃにより
電圧保持コンデンサＣを充電し続け、その端子電圧はト
ランジスタＱ１１．Ｑ９を介してピークホールド電圧Ｖ
ｐｋをレベル識別回路に出力するとともにトランジスタ
Ｑ、のベースに帰還されてその電位が入力信号である入
力信号電圧に等しくなって平衡する。
以上のように、電流ミラー回路の抵抗Ｒ２からトランジ
スタＱ５を経て流れる充電電流Ｉｃは、前記■式に示し
たように、トランジスタＱ２を流れる電流Ｉ、に対して Ｉｃ＝Ｉｔ ・Ｒ＋ ／ Ｒｚ となり、Ｒ，＞Ｒ，であることから著しく大きな電流と
なるので入力信号に対する追随性が高いという効果があ
る。
スタＱ５を経て流れる充電電流Ｉｃは、前記■式に示し
たように、トランジスタＱ２を流れる電流Ｉ、に対して Ｉｃ＝Ｉｔ ・Ｒ＋ ／ Ｒｚ となり、Ｒ，＞Ｒ，であることから著しく大きな電流と
なるので入力信号に対する追随性が高いという効果があ
る。
次いで入力信号Ｖｓの電圧が電圧保持コンデンサＣの端
子電圧すなわちトランジスタＱ３のベース電位より低下
すると、電源ＶｃｃからトランジスタＱ６を経てトラン
ジスタＱ３に流れる電流が増加するので、トランジスタ
Ｑ、、Ｑ２を流れる電流は減少して電流ミラー回路のト
ランジスタＱ。
子電圧すなわちトランジスタＱ３のベース電位より低下
すると、電源ＶｃｃからトランジスタＱ６を経てトラン
ジスタＱ３に流れる電流が増加するので、トランジスタ
Ｑ、、Ｑ２を流れる電流は減少して電流ミラー回路のト
ランジスタＱ。
を遮断するので充電電流１ｃも遮断されるが、前記のよ
うにトランジスタＱ６は導通状態を維持しているために
トランジスタＱ７も遮断状態にあるから、電圧保持コン
デンサＣが保持している電荷はトランジスタＱ８の高い
入力インピーダンスを経て放電するだけの電圧保持状態
になる。
うにトランジスタＱ６は導通状態を維持しているために
トランジスタＱ７も遮断状態にあるから、電圧保持コン
デンサＣが保持している電荷はトランジスタＱ８の高い
入力インピーダンスを経て放電するだけの電圧保持状態
になる。
入力信号のピークが検出されて反転ピークパルスＰＰが
０．４ Ｖになると、この反転ピークパルスＰＰがベー
スに印加されているトランジスタＱ６と差動回路として
接続されてベースに１．５Ｖの電圧が印加されているト
ランジスタＱ、が導通ずるので、電圧保持コンデンサＣ
が保持している電荷はトランジスタＱ３および定電流回
路Ｋを経て放電されるが、その放電電流は前記■、■式
がらＩｃ ＝ Ｉｏ ・Ｒ＋ ／Ｒｚ ■ゎ ＝Ｉ、 ・Ｒｚ／Ｒ となり、Ｒ，＞Ｒ２として構成されているので充電電流
に比して著しく小さい。
０．４ Ｖになると、この反転ピークパルスＰＰがベー
スに印加されているトランジスタＱ６と差動回路として
接続されてベースに１．５Ｖの電圧が印加されているト
ランジスタＱ、が導通ずるので、電圧保持コンデンサＣ
が保持している電荷はトランジスタＱ３および定電流回
路Ｋを経て放電されるが、その放電電流は前記■、■式
がらＩｃ ＝ Ｉｏ ・Ｒ＋ ／Ｒｚ ■ゎ ＝Ｉ、 ・Ｒｚ／Ｒ となり、Ｒ，＞Ｒ２として構成されているので充電電流
に比して著しく小さい。
もし、入力信号Ｖｓにドロップアウトが発生するとこの
入力信号Ｖｓのピーク電圧はそれ以前のピーク電圧より
小となるので、電圧保持コンデンサＣの端子電圧はピー
クパルスごとの放電によって急速に低下するが、ドロッ
プアウトがなくなると、前記■弐に示したように、 Ｉｃ−Ｂ ・Ｒ＋／Ｒｚ という電流ミラー回路を使用したことによる大きな電流
によって電圧保持コンデンサＣが充電されるので、この
コンデンサの端子電圧であるピーク電圧■□は入力信号
に追随して急速に回復することになる。
入力信号Ｖｓのピーク電圧はそれ以前のピーク電圧より
小となるので、電圧保持コンデンサＣの端子電圧はピー
クパルスごとの放電によって急速に低下するが、ドロッ
プアウトがなくなると、前記■弐に示したように、 Ｉｃ−Ｂ ・Ｒ＋／Ｒｚ という電流ミラー回路を使用したことによる大きな電流
によって電圧保持コンデンサＣが充電されるので、この
コンデンサの端子電圧であるピーク電圧■□は入力信号
に追随して急速に回復することになる。
第４図は上記第２図図示の実施例の動作波形図であって
、ｆａ１図にはトランジスタＱ１の入力である入力信号
Ｖｓ、トランジスタＱｚの入力である直流信号Ｖｄおよ
びピークホールド出力Ｖｐｋが示されており、（ｂＪ図
は入力信号のピーク時に他の回路によって生成されたピ
ークパルスを反転した反転ピークパルス、（Ｃ）〜（ｅ
）図は第２図に示した電流、また、（ｆ）図は電圧保持
コンデンサＣの充放電電流を示している。なお、この図
では１ビツトの記録期間が１０２８μｓとするとともに
、各電圧の値を例示しであるが、その動作は前述したと
ころであるから詳細は省略する。
、ｆａ１図にはトランジスタＱ１の入力である入力信号
Ｖｓ、トランジスタＱｚの入力である直流信号Ｖｄおよ
びピークホールド出力Ｖｐｋが示されており、（ｂＪ図
は入力信号のピーク時に他の回路によって生成されたピ
ークパルスを反転した反転ピークパルス、（Ｃ）〜（ｅ
）図は第２図に示した電流、また、（ｆ）図は電圧保持
コンデンサＣの充放電電流を示している。なお、この図
では１ビツトの記録期間が１０２８μｓとするとともに
、各電圧の値を例示しであるが、その動作は前述したと
ころであるから詳細は省略する。
以上に説明したように、本発明によるピークホールド回
路は、電圧保持コンデンサの入力側に電流ミラー回路を
設けたため、この電圧保持コンデンサへの充電速度が早
くなるばかりでなく電流源の容量も少なくて済むという
格別の効果が達成される。
路は、電圧保持コンデンサの入力側に電流ミラー回路を
設けたため、この電圧保持コンデンサへの充電速度が早
くなるばかりでなく電流源の容量も少なくて済むという
格別の効果が達成される。
第１図は本発明の原理を示すブロック図、第２図は本発
明の実施例の構成を示す回路図、第３図は第２図の実施
例の動作を示す波形図、第４図は本発明のピークホール
ド回路を用いるに適したＤＤＮＲＺＩデータの復調回路
の構成を示すブロック図、 第５図は第４図の復調回路の動作波形図である。 特許出願人 富士通株式会社 原理図 第１図 実施例 第２図
明の実施例の構成を示す回路図、第３図は第２図の実施
例の動作を示す波形図、第４図は本発明のピークホール
ド回路を用いるに適したＤＤＮＲＺＩデータの復調回路
の構成を示すブロック図、 第５図は第４図の復調回路の動作波形図である。 特許出願人 富士通株式会社 原理図 第１図 実施例 第２図
Claims (1)
- 入力信号のピーク値を保持する電圧保持コンデンサと、
このコンデンサの端子電圧を出力するための高入力イン
ピーダンスを有する出力回路と、上記コンデンサを放電
する放電回路とを備えるピークホールド回路において、
上記入力信号を電流ミラー回路を経て上記電圧保持コン
デンサに供給するようにしたことを特徴とするピークホ
ールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20143490A JPH0486569A (ja) | 1990-07-31 | 1990-07-31 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20143490A JPH0486569A (ja) | 1990-07-31 | 1990-07-31 | ピークホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0486569A true JPH0486569A (ja) | 1992-03-19 |
Family
ID=16441027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20143490A Pending JPH0486569A (ja) | 1990-07-31 | 1990-07-31 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0486569A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022512298A (ja) * | 2018-12-06 | 2022-02-03 | クロッカス・テクノロジー・ソシエテ・アノニム | 磁気ストライプに格納された情報を読み取る読み取り装置及び読み取られた情報を復号する方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5957171A (ja) * | 1982-09-28 | 1984-04-02 | Toshiba Corp | ピ−ク電圧検出回路 |
| JPS6122361A (ja) * | 1984-07-11 | 1986-01-30 | Fuji Xerox Co Ltd | 乾式電子写真複写機における自動画像濃度制御装置 |
| JPH0224572A (ja) * | 1988-07-13 | 1990-01-26 | Matsushita Electric Ind Co Ltd | ピークホールド回路 |
-
1990
- 1990-07-31 JP JP20143490A patent/JPH0486569A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5957171A (ja) * | 1982-09-28 | 1984-04-02 | Toshiba Corp | ピ−ク電圧検出回路 |
| JPS6122361A (ja) * | 1984-07-11 | 1986-01-30 | Fuji Xerox Co Ltd | 乾式電子写真複写機における自動画像濃度制御装置 |
| JPH0224572A (ja) * | 1988-07-13 | 1990-01-26 | Matsushita Electric Ind Co Ltd | ピークホールド回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022512298A (ja) * | 2018-12-06 | 2022-02-03 | クロッカス・テクノロジー・ソシエテ・アノニム | 磁気ストライプに格納された情報を読み取る読み取り装置及び読み取られた情報を復号する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3683277B2 (ja) | 磁気書込ヘッドを具える装置、及び容量性フィードフォワード補償付き書込増幅器 | |
| US5457391A (en) | Load short-circuit detection using AWH-bridge driving circuit and an exclusive-OR gate | |
| GB1601075A (en) | Peak detecting circuitry | |
| US5534818A (en) | Preamplifier noise filtering circuit | |
| JP3623963B2 (ja) | 情報信号記録装置 | |
| JPH1027308A (ja) | 前置増幅器及び磁気ヘッド装置 | |
| US7206155B2 (en) | High-speed, low power preamplifier write driver | |
| US7068454B2 (en) | Hard disk storage system including a first transistor type and a second transistor type where a first voltage level pulls one of a first pair of transistors and a second voltage level pulls one of a second pair of transistors at substantially the same time | |
| JPH06162409A (ja) | 読取ヘッドを書込モードから読取モードへ切換えるための装置 | |
| US7242544B2 (en) | Apparatus and method for applying write signals for driving a write head | |
| JP2992584B2 (ja) | パルス検出回路 | |
| JPS59135685A (ja) | パルス駆動検出用センス回路 | |
| JPH0486569A (ja) | ピークホールド回路 | |
| JP2001515602A (ja) | ピーク検出装置 | |
| JP2779980B2 (ja) | 磁気ヘッド駆動装置 | |
| EP0281009B1 (en) | Signal processing circuit | |
| JPH0644704B2 (ja) | ヒステリシス付差動コンパレ−タ回路 | |
| KR930001474B1 (ko) | 자기 카드 데이타의 기록 및 재생회로 | |
| JP2694371B2 (ja) | 磁気記録媒体の読取り回路 | |
| KR890000948B1 (ko) | 합성 비디오 신호에 포함되어 있는 디지탈 정보신호 분리 집적회로 | |
| JP2680924B2 (ja) | コントロールコーディング回路 | |
| JPS6366453B2 (ja) | ||
| JP2535585B2 (ja) | ピ―ク検波回路 | |
| JP3111559B2 (ja) | 磁気ヘッド断線検出回路 | |
| GB917750A (en) | System for reading magnetically recorded information signals |