JPH048668Y2 - - Google Patents
Info
- Publication number
- JPH048668Y2 JPH048668Y2 JP1988145007U JP14500788U JPH048668Y2 JP H048668 Y2 JPH048668 Y2 JP H048668Y2 JP 1988145007 U JP1988145007 U JP 1988145007U JP 14500788 U JP14500788 U JP 14500788U JP H048668 Y2 JPH048668 Y2 JP H048668Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- differential amplifier
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
(イ) 技術分野
本考案は、発振器ことに所要の電圧及び電力が
低くて動作できそして2種の基準電圧源を必要と
しないRC発振回路に関する。[Detailed Description of the Invention] (A) Technical Field The present invention relates to an oscillator, and particularly to an RC oscillation circuit that can operate with low voltage and power requirements and does not require two reference voltage sources.
(ロ) 従来技術とその問題点
デイジタル論理回路の設計に当つては大規模集
積法により単一のシリコンチツプに作られる多数
の部品から成る構造を生ずる。金属−酸化物−半
導体(MOS)法を利用することのような回路で
は等速呼出しメモリデバイスと共にその他の半導
体回路に、多くのクロツク信号を利用しこの回路
に対し時間基準を生ずる。このようなクロツク信
号は発振回路により生ずる。発振回路は、低電力
及び低電圧の動作が基本であるたとえば記憶ダイ
ヤル器のような遠隔通信集積回路に使われる。(b) Prior Art and its Problems In designing digital logic circuits, large scale integration techniques result in structures consisting of numerous components fabricated on a single silicon chip. Circuits such as those utilizing metal-oxide-semiconductor (MOS) technology utilize a number of clock signals to provide a time reference for constant access memory devices as well as other semiconductor circuitry. Such a clock signal is generated by an oscillator circuit. Oscillator circuits are used in telecommunication integrated circuits, such as memory dials, where low power and low voltage operation is essential.
従来開発された発振器はビユートラー
(Beautler)を発明者とする1980年5月27日付米
国特許第4205279号明細書『CMOS低電流RC発振
器』に示してある。このような従来開発された発
振器は十分に低い電圧及び低い電力の要求では動
作特性を生じない。さらにこのような従来開発さ
れた発振器は温度に感じ環境温度に全く無関係で
はない。 A previously developed oscillator is shown in US Pat. Such previously developed oscillators do not exhibit operating characteristics at sufficiently low voltage and low power requirements. Moreover, such conventionally developed oscillators are temperature sensitive and are not completely independent of environmental temperature.
このようにして低電圧低電力の要求で動作する
半導体回路に使うRC発振器が必要になつている。
さらに温度及び給電電圧のパラメータに比較的感
じにくいRC発振器が必要になつている。さらに
信頼性が向上ししかも費用が有効である単一の
CMOS半導体チツプに作ることのできるRC発振
器が必要になつている。 Thus, there is a need for RC oscillators for use in semiconductor circuits that operate with low voltage and low power requirements.
Additionally, an RC oscillator is required that is relatively insensitive to temperature and supply voltage parameters. A single, more reliable and cost-effective
There is a need for an RC oscillator that can be fabricated on a CMOS semiconductor chip.
さらに、前記した従来のRC発振器は電圧比較
回路のための2種の異なる基準電圧源を必要とす
る。すなわち、電圧比較回路が高レベル出力電圧
を供給しているときコンデンサの電圧がトランジ
スタを介しての放電のために低下した場合に、該
放電の終了後に該比較回路の出力電圧を低レベル
に切換えるためには、該比較回路に入力される別
のもう1種の基準電圧源が必要であつたのであ
る。このような2種の基準電圧源を設けることは
必要な回路面積及び必要な電流電圧の増加をもた
らすので好ましくない。 Furthermore, the conventional RC oscillator described above requires two different reference voltage sources for the voltage comparison circuit. That is, if the voltage of the capacitor drops due to discharge through the transistor while the voltage comparator circuit is supplying a high level output voltage, the output voltage of the comparator circuit is switched to the low level after the discharge ends. In order to achieve this, another type of reference voltage source was required to be input to the comparator circuit. Providing such two types of reference voltage sources is undesirable because it increases the required circuit area and the required current and voltage.
(ハ) 本考案による問題点の解決
本考案は、第1及び第2の電圧供給源をもつ発
振回路であつて、
(a) 第1及び第2の入力端子と出力端子とを備え
この出力端子に出力信号を生じ能動モード及び
非能動モードで動作する差動増幅器と、
(b) 差動増幅器の第1入力端子と第2電圧供給源
とに結合され差動増幅器が非能動モード中に充
電されるコンデンサと、
(c) 差動増幅器の出力端子と第1電圧供給源との
間に接続した第1のスイツチ手段と、
(d) 第1スイツチ手段と差動増幅器の第2入力端
子との間に接続された第1の抵抗器と、差動増
幅器の第2入力端子と第2電圧供給源との間に
接続された第2の抵抗器とから成り、差動増幅
器が非能動モードの一部分中に差動増幅器の第
2入力端子に基準電圧を印加するようにした第
1及び第2の抵抗器と、
(e) 差動増幅器の出力端子に接続されその出力信
号を遅延させる遅延手段と、
(f) 遅延手段及びコンデンサに結合され、差動増
幅器がその能動モード中に生じる出力信号によ
つて活動化される放電手段により、このコンデ
ンサを放電させて差動増幅器をその非能動モー
ドで動作させる第2のスイツチ手段と
を包含し、
(g) 前記第1スイツチ手段を、差動増幅器がその
非能動モード中に生じる出力信号により活動化
して基準電圧の発生を制御しこの基準電圧がコ
ンデンサの放電完了後に生ずるように成し、そ
して
(h) 前記遅延手段を、差動増幅器の出力端子に結
合したインバータと、このインバータに結合し
た入力端子と制御信号出力に結合した入力端子
とをもつNOR論理手段とにより、前記コンデ
ンサの前記第2のスイツチ手段による放電を完
全放電とすることができるように、構成した
前記発振回路を提供することにより、上記した
問題点を解決することに成功した。(c) Solving the problems by the present invention The present invention provides an oscillation circuit having first and second voltage supply sources, (a) comprising first and second input terminals and an output terminal; (b) a differential amplifier coupled to a first input terminal of the differential amplifier and a second voltage source, the differential amplifier operating in an active mode and a second voltage source; a capacitor to be charged; (c) first switching means connected between the output terminal of the differential amplifier and the first voltage source; and (d) a second input terminal of the differential amplifier. and a second resistor connected between the second input terminal of the differential amplifier and the second voltage supply source, the differential amplifier being inactive. (e) first and second resistors adapted to apply a reference voltage to a second input terminal of the differential amplifier during a portion of the mode; and (e) connected to an output terminal of the differential amplifier to delay the output signal thereof. (f) discharging means coupled to the delay means and the capacitor and activated by an output signal that occurs when the differential amplifier is in its active mode, discharging the capacitor and discharging the differential amplifier into its non-active mode; (g) said first switch means being activated by an output signal produced by the differential amplifier during its inactive mode to control the generation of the reference voltage; (h) the delay means is arranged to include an inverter coupled to the output terminal of the differential amplifier, an input coupled to the inverter and an input coupled to the control signal output; The above-mentioned problem is solved by providing the oscillation circuit configured such that the discharge of the capacitor by the second switch means can be completely discharged by a NOR logic means having a terminal. It was very successful.
(ニ) 本考案の作用
本考案によれば、第1及び第2の入力端子と出
力端子とを持つ電圧比較回路を備えている。この
電圧比較回路は、出力端子に出力信号を生ずる。
RC発振回路はさらに、電圧比較回路の第1の入
力端子に結合したコンデンサを備えている。電圧
発生器は、電圧比較回路の第2の入力端子に結合
され電圧比較回路に印加する基準電圧を生ずる。
遅延回路は電圧比較回路の出力端子に結合され出
力信号を遅延させて、放電デバイスによる前記コ
ンデンサの放電を完全放電とし、RC発振回路の
時定数を一定化する。この放電デバイスは電圧比
較回路により生ずる出力信号に応答する。RC発
振回路はさらに電圧比較回路の出力端子と電圧発
振器とに結合したスイツチデバイスを備えてい
る。このスイツチデバイスは電圧比較回路の出力
信号に応答し電圧発生器の動作を制御して、スイ
ツチデバイスの駆動時に基準電圧を電圧比較回路
の第2入力端子から除くようにする。(d) Effect of the present invention According to the present invention, a voltage comparison circuit is provided which has first and second input terminals and an output terminal. This voltage comparator circuit produces an output signal at an output terminal.
The RC oscillator circuit further includes a capacitor coupled to the first input terminal of the voltage comparator circuit. A voltage generator is coupled to a second input terminal of the voltage comparison circuit and provides a reference voltage for application to the voltage comparison circuit.
The delay circuit is coupled to the output terminal of the voltage comparator circuit and delays the output signal so that the capacitor is fully discharged by the discharge device and the time constant of the RC oscillation circuit is constant. This discharge device is responsive to an output signal produced by a voltage comparator circuit. The RC oscillator circuit further includes a switch device coupled to the output terminal of the voltage comparator circuit and the voltage oscillator. The switch device is responsive to the output signal of the voltage comparator circuit and controls the operation of a voltage generator to remove the reference voltage from the second input terminal of the voltage comparator circuit when the switch device is activated.
従つて本考案によれば動作に必要な電圧及び電
力が低くて済み温度及び給電電圧のパラメータ変
化に対して一層感じにくいという利点の得られる
CMOS半導体基板に作るRC発振器が得られる。 Therefore, the present invention has the advantage that the voltage and power required for operation are low and it is less sensitive to parameter changes in temperature and power supply voltage.
An RC oscillator made on a CMOS semiconductor substrate can be obtained.
また、本考案RC発振器は2種の作動状態をも
つ。その1つは、比較回路がその2個の入力の間
の電圧差の符号に相当する信号を与える能動モー
ドであり、他の1つは比較回路がその2個の入力
の間の電圧差の符号とは独立した信号たとえば低
電圧信号を与える非能動モードである。能動モー
ドはたとえば2個の入力の少なくとも一方がある
最低電圧(たとえば回路中のMOSトランジスタ
のしきい値電圧)より高電圧であるときに、そし
て非能動モードはたとえば2個の入力の両方が共
に該最低電圧より低電圧であるときに、相当す
る。 Furthermore, the RC oscillator of the present invention has two types of operating states. One is an active mode in which the comparator circuit gives a signal corresponding to the sign of the voltage difference between its two inputs; It is an inactive mode that provides a sign independent signal, such as a low voltage signal. Active mode is e.g. when at least one of the two inputs is at a higher voltage than some minimum voltage (e.g. the threshold voltage of a MOS transistor in the circuit), and inactive mode is e.g. when both of the two inputs are This corresponds when the voltage is lower than the minimum voltage.
本考案においてはこの能動モードから非能動モ
ードへの変化により比較回路出力を低レベル出力
電圧に切換える。従つて2種の基準電圧源を必要
としない。 In the present invention, the comparison circuit output is switched to a low level output voltage by this change from active mode to inactive mode. Therefore, two types of reference voltage sources are not required.
(ホ) 実施例
第1図には本考案による抵抗器−コンデンサ
(RC)発振回路10を例示してある。RC発振回
路10は、非極性反転入力端子14及び極性反転
入力端子16を持つ電圧比較回路12を備えてい
る。電圧比較回路12は、たとえばさらに第3図
について後述する差動増幅回路から成つている。
電圧比較回路12は能動モード及び非能動モード
で動作する。能動モードでは電圧比較回路12の
出力電圧は、各入力端子14,16に印加する入
力電圧による。非能動モードでは電圧比較回路1
2の出力電圧は各入力端子14,16に印加する
入力電圧に無関係な既知状態となる。本例のRC
発振回路10ではこの既知状態を低ロジツクと定
める。(E) Embodiment FIG. 1 illustrates a resistor-capacitor (RC) oscillation circuit 10 according to the present invention. The RC oscillation circuit 10 includes a voltage comparison circuit 12 having a non-polarity inverting input terminal 14 and a polarity inverting input terminal 16. Voltage comparator circuit 12 comprises, for example, a differential amplifier circuit, which will be further described below with reference to FIG.
Voltage comparator circuit 12 operates in active mode and inactive mode. In active mode, the output voltage of voltage comparison circuit 12 depends on the input voltage applied to each input terminal 14,16. In non-active mode, voltage comparator circuit 1
The output voltage of No. 2 is in a known state independent of the input voltage applied to each input terminal 14, 16. RC of this example
In the oscillation circuit 10, this known state is defined as low logic.
RC発振回路10の振動の周期は、コンデンサ
20及び抵抗器22に対して選定する部品値によ
り制御する。コンデンサ20及び抵抗器22は相
互に接続され接続点24を形成する。接続点24
は電圧比較回路12の入力端子14に信号回線2
6を介して接続してある。コンデンサ20は負電
圧給電源に接続してある。抵抗器22は正電圧給
電源に接続してある。コンデンサ20及び抵抗器
22は、単一MOS基板に作つたRC発振回路10
の外部に作つてある。抵抗器−コンデンサ発振回
路10には、2個の抵抗器を必要とした従来開発
されているRC発振回路とは異なつて振動の周期
を設定するのに1個の抵抗器だけしか使わない。 The period of vibration of the RC oscillation circuit 10 is controlled by component values selected for the capacitor 20 and resistor 22. Capacitor 20 and resistor 22 are interconnected to form connection point 24 . Connection point 24
is the signal line 2 connected to the input terminal 14 of the voltage comparator circuit 12.
It is connected via 6. Capacitor 20 is connected to a negative voltage supply. Resistor 22 is connected to a positive voltage supply. A capacitor 20 and a resistor 22 are an RC oscillation circuit 10 made on a single MOS board.
It is built outside the. The resistor-capacitor oscillation circuit 10 uses only one resistor to set the period of oscillation, unlike previously developed RC oscillation circuits that require two resistors.
電圧比較回路12に印加する基準電圧は、抵抗
器32及び抵抗器34を備えた抵抗器分圧回路網
30により生ずる。各抵抗器32,34は相互に
接続され接続点36を形成してある。基準電圧は
接続点36から信号回線38を介し電圧比較回路
12の入力端子16に印加する。電圧比較回路1
2の入力端子16への基準電圧の印加はたとえば
PチヤネルMOSデバイスを構成するトランジス
タにより制御する。トランジスタ40は正電圧給
電源と抵抗器分圧回路網30の抵抗器32とに接
続してある。トランジスタ40のゲート端子は電
圧比較回路12の出力端子に接続点42で信号回
線44を介して接続してある。トランジスタ40
は非能動モードで動作する電圧比較回路12の出
力により導通状態になり、後述のように各サイク
ルの初めにコンデンサ20に充電し始める前に基
準電圧にリセツトしてこの電圧を電圧比較回路1
2の入力端子16に印加する。 The reference voltage applied to voltage comparator circuit 12 is provided by resistor voltage divider network 30 comprising resistor 32 and resistor 34 . Each resistor 32, 34 is interconnected to form a connection point 36. The reference voltage is applied from connection point 36 to input terminal 16 of voltage comparison circuit 12 via signal line 38 . Voltage comparison circuit 1
The application of the reference voltage to the input terminal 16 of No. 2 is controlled by, for example, a transistor constituting a P-channel MOS device. Transistor 40 is connected to the positive voltage supply and to resistor 32 of resistor divider network 30. The gate terminal of the transistor 40 is connected to the output terminal of the voltage comparison circuit 12 at a connection point 42 via a signal line 44. transistor 40
is rendered conductive by the output of voltage comparator circuit 12 operating in an inactive mode, and is reset to a reference voltage before beginning to charge capacitor 20 at the beginning of each cycle, as described below.
The voltage is applied to the input terminal 16 of No. 2.
電圧比較回路12の出力はインバータ50に印
加する。インバータ50の出力はNOR論理回路
52に印加する。NOR論理回路52は発振器制
御入力信号を受ける。NOR論理回路52の出力
端子はRC発振回路10の発振器出力信号を生ず
る。NOR論理回路52の出力は又トランジスタ
54に信号回線56を介して印加する。トランジ
スタ54はたとえばNチヤネルMOSデバイスか
ら成る。トランジスタ54は、負電圧給電源に接
続され又接続点24に信号回線58を介して接続
してある。インバータ50及びNOR論理回路5
2は遅延回路として機能し電圧比較回路12の出
力のトランジスタ54への印加を遅らせる。トラ
ンジスタ54はNOR論理回路52の出力により
導通状態になり接続点24を放電させるように作
用する。 The output of voltage comparison circuit 12 is applied to inverter 50. The output of inverter 50 is applied to NOR logic circuit 52. NOR logic circuit 52 receives an oscillator control input signal. The output terminal of NOR logic circuit 52 produces the oscillator output signal of RC oscillator circuit 10. The output of NOR logic circuit 52 is also applied to transistor 54 via signal line 56. Transistor 54 comprises, for example, an N-channel MOS device. Transistor 54 is connected to the negative voltage supply and to node 24 via signal line 58. Inverter 50 and NOR logic circuit 5
2 functions as a delay circuit and delays application of the output of the voltage comparison circuit 12 to the transistor 54. Transistor 54 is rendered conductive by the output of NOR logic circuit 52 and acts to discharge node 24.
次に第1図及び第2図について本考案による
RC発振回路10の動作を述べる。第2図は接続
点24(第2a図)、接続点42(第2b図)及
び接続点36(第2c図)に存在する電圧波形を
示す。RC発振回路10は初期状態にあつてコン
デンサ20は充電されていないものとすると、接
続点24は零Vであり、接続点42は低電圧にあ
り、接続点36は基準電圧に等しい電圧を持つ。
抵抗器22の作用によりコンデンサ20は接続点
24に基準電圧の値に向つて給電し始める。接続
点24に基準電圧値よりわずかに高い値まで給電
すると、電圧比較回路12への入力は、能動モー
ドで動作する電圧比較回路12が接続点42に出
力60を生ずるような値になる。出力60により
トランジスタ40を非導通状態にし電圧比較回路
12の入力端子16から基準電圧を除き、接続点
36における電圧62(第2c図)が零になる。 Next, regarding Figures 1 and 2, according to the present invention
The operation of the RC oscillation circuit 10 will be described. FIG. 2 shows the voltage waveforms present at node 24 (FIG. 2a), node 42 (FIG. 2b) and node 36 (FIG. 2c). Assuming that the RC oscillation circuit 10 is in its initial state and the capacitor 20 is not charged, the connection point 24 is at zero volts, the connection point 42 is at a low voltage, and the connection point 36 has a voltage equal to the reference voltage. .
Due to the action of resistor 22, capacitor 20 begins to supply node 24 towards the value of the reference voltage. When node 24 is powered to a value slightly above the reference voltage value, the input to voltage comparator circuit 12 is such that voltage comparator circuit 12 operating in the active mode produces an output 60 at node 42. Output 60 turns transistor 40 into a non-conducting state, removing the reference voltage from input terminal 16 of voltage comparison circuit 12, and voltage 62 (FIG. 2c) at node 36 becomes zero.
能動モードにおける電圧比較回路12の出力に
よりNOR論理回路52がその出力を生じトラン
ジスタ54が導通し接続点24を放電させる。接
続点24はこの場合V−より高い約1のNチヤネ
ルしきい値63まで放電することにより電圧比較
回路12を非能動モードで動作させる。この場合
電圧比較回路12の出力は低い値64(第2b
図)に降下する。この低い出力は、能動モードに
ある電圧比較回路12の出力により前もつて非導
通にしたトランジスタ40に印加することによ
り、トランジスタ40を導通状態にし電圧比較回
路12に基準電圧68(第2c図)をふたたび印
加し、新たなサイクルを始める。 The output of voltage comparator circuit 12 in the active mode causes NOR logic circuit 52 to produce its output causing transistor 54 to conduct and discharge node 24. Node 24 operates voltage comparator circuit 12 in an inactive mode by discharging to an N-channel threshold 63, which in this case is about 1 above V-. In this case, the output of the voltage comparison circuit 12 is a low value 64 (second b
Figure). This low output is applied to the previously non-conducting transistor 40 by the output of the voltage comparator circuit 12 in active mode, thereby causing the transistor 40 to become conductive and applying the reference voltage 68 (FIG. 2c) to the voltage comparator circuit 12. Apply again to start a new cycle.
接続点42が低い論理値になる時間とNOR論
理回路52の出力が低い値になる時間との間の遅
延により、トランジスタ54が接続点24を零値
66(第2a図)まで完全に放電させるのに十分
な時限を生ずる。コンデンサ20の完全放電によ
り、RC発振回路10の時定数は一定のままにな
りRC発振回路10を給電電圧の変化に一層感じ
にくくする。 The delay between the time at which node 42 goes to a low logic value and the time at which the output of NOR logic circuit 52 goes to a low value causes transistor 54 to completely discharge node 24 to a zero value 66 (FIG. 2a). create a sufficient time limit for By completely discharging the capacitor 20, the time constant of the RC oscillation circuit 10 remains constant, making the RC oscillation circuit 10 less sensitive to changes in the power supply voltage.
接続点24の完全な放電に先だつて、トランジ
スタ40は非能動モードで動作する電圧比較回路
12の低い出力により導通状態になり、接続点3
6は電圧基準準位68(第2c図)にふたたびな
る。電圧比較回路12の出力はこの場合低いか
ら、NOR論理回路52の出力が低くなり、トラ
ンジスタ54は非導通になり接続点24に給電す
ることができる。このようにしてサイクルが反復
し接続点24は基準電圧の値よりわずかに高い値
に給電し電圧比較回路12により接続点42に出
力を送ることができる。 Prior to complete discharge of node 24, transistor 40 becomes conductive due to the low output of voltage comparator circuit 12 operating in an inactive mode, causing node 3 to become conductive.
6 is again at the voltage reference level 68 (FIG. 2c). Since the output of voltage comparator circuit 12 is low in this case, the output of NOR logic circuit 52 is low and transistor 54 is non-conducting so that node 24 can be powered. The cycle repeats in this manner, with node 24 powered to a value slightly higher than the value of the reference voltage, allowing voltage comparator circuit 12 to send an output to node 42.
発振器出力端子に8kHzのクロツク信号を生ず
る本考案によるRC発振回路10の1実施例では
コンデンサ20及び抵抗器22の値は、接続点2
4が基準電圧準位に給電する時限が約125μsecに
なるように選定する。電圧比較回路12の出力の
パルス幅はたとえば約1ないし5μsecであり本考
案RC発振回路10を温度、給電電圧変動及び処
理パラメータにあまり感じないようにする。 In one embodiment of the RC oscillator circuit 10 according to the present invention, which produces an 8kHz clock signal at the oscillator output terminal, the values of capacitor 20 and resistor 22 are set at connection point 2.
4 is selected so that the time period for supplying power to the reference voltage level is approximately 125 μsec. The pulse width of the output of the voltage comparison circuit 12 is, for example, about 1 to 5 μsec, making the RC oscillator circuit 10 of the present invention insensitive to temperature, power supply voltage fluctuations, and process parameters.
従つて本考案RC発振回路は所要の電圧及び電
力が低くて動作するのは明らかである。振動の周
期の精度は、コンデンサ20及び抵抗器22の値
により主として制御する。この選定により又RC
発振回路10が温度に依存する程度を定める。 Therefore, it is clear that the RC oscillation circuit of the present invention operates with low voltage and power requirements. The accuracy of the period of vibration is primarily controlled by the values of capacitor 20 and resistor 22. With this selection, RC
The degree to which the oscillation circuit 10 depends on temperature is determined.
第3図は電圧比較回路12(第1図)に対応す
る回路を示す。電圧比較回路12の入力端子14
はトランジスタ80のゲート電極から成つてい
る。電圧比較回路12の入力端子16はトランジ
スタ82のゲート端子から成つている。各トラン
ジスタ80,82のソース端子は電流源84に接
続してある。各トランジスタ80,82のドレイ
ン端子は、利得デバイスとして機能するトランジ
スタ86に接続してある。トランジスタ86のゲ
ート端子は、第2の利得装置として機能するトラ
ンジスタ88のゲート端子に接続してある。 FIG. 3 shows a circuit corresponding to voltage comparison circuit 12 (FIG. 1). Input terminal 14 of voltage comparison circuit 12
consists of the gate electrode of transistor 80. Input terminal 16 of voltage comparison circuit 12 comprises the gate terminal of transistor 82. The source terminal of each transistor 80, 82 is connected to a current source 84. The drain terminal of each transistor 80, 82 is connected to a transistor 86 which functions as a gain device. The gate terminal of transistor 86 is connected to the gate terminal of transistor 88, which functions as a second gain device.
トランジスタ88のソース端子は、トランジス
タ88に対するロードとして機能する電流源90
に接続してある。電圧比較回路12の出力端子す
なわち接続点42はトランジスタ88及び電流源
90の間に形成する。各トランジスタ86,88
は正電圧の給電を受ける。電流源84,90は負
電圧の給電を受ける。各トランジスタ80,82
はたとえばNチヤネルMOSデバイスから成つて
いる。各トランジスタ86,88はたとえばPチ
ヤネルMOSデバイスから成つている。従つて電
圧比較回路12が第3図に例示した差動比較器を
構成するのは明らかである。 The source terminal of transistor 88 is connected to a current source 90 that acts as a load to transistor 88.
It is connected to. The output terminal or node 42 of voltage comparison circuit 12 is formed between transistor 88 and current source 90. Each transistor 86, 88
is supplied with positive voltage. Current sources 84 and 90 are supplied with negative voltage. Each transistor 80, 82
consists of, for example, an N-channel MOS device. Each transistor 86, 88 comprises, for example, a P-channel MOS device. Therefore, it is clear that the voltage comparison circuit 12 constitutes the differential comparator illustrated in FIG.
(ヘ) 本考案の効果
以上の説明から明らかなように、本考案RC発
振回路は電力消費を低くでき低電圧で動作する。
さらに本考案RC発振回路は温度条件には実質的
に無関係に動作する。振動の周期の精度は、発振
回路の外部のコンデンサ及び抵抗器の値の精度に
より実質的に制御され本考案回路の処理を温度条
件に感じにくいようにすることができる。さらに
本考案RC発振回路は2種の基準電圧源を必要と
しない。(f) Effects of the present invention As is clear from the above explanation, the RC oscillation circuit of the present invention can reduce power consumption and operate at low voltage.
Furthermore, the RC oscillation circuit of the present invention operates substantially independently of temperature conditions. The accuracy of the period of oscillation is substantially controlled by the accuracy of the values of capacitors and resistors external to the oscillator circuit, making the processing of the circuit of the invention less sensitive to temperature conditions. Furthermore, the RC oscillation circuit of the present invention does not require two types of reference voltage sources.
第1図は本考案RC発振回路の1実施例を示す
回路線図である。第2図は第1図の回路の動作を
示す信号波形図である。第3図は第1図の中の電
圧比較回路の詳細を例示する回路線図である。
10……発振回路、12……差動増幅器、20
……コンデンサ、40……第1のスイツチ手段、
54……第2のスイツチ手段、32……第1の抵
抗器、34……第2の抵抗器、50……インバー
タ、52……NOR論理手段。
FIG. 1 is a circuit diagram showing one embodiment of the RC oscillation circuit of the present invention. FIG. 2 is a signal waveform diagram showing the operation of the circuit of FIG. 1. FIG. 3 is a circuit diagram illustrating details of the voltage comparison circuit in FIG. 1. 10...Oscillation circuit, 12...Differential amplifier, 20
... capacitor, 40 ... first switching means,
54...second switch means, 32...first resistor, 34...second resistor, 50...inverter, 52...NOR logic means.
Claims (1)
あつて、 (a) 第1及び第2の入力端子と出力端子とを備
えこの出力端子に出力信号を生じ能動モード
及び非能動モードで動作する差動増幅器と、 (b) 差動増幅器の第1入力端子と第2電圧供給
源とに結合され差動増幅器が非能動モード中
に充電されるコンデンサと、 (c) 差動増幅器の出力端子と第1電圧供給源と
の間に接続した第1のスイツチ手段と、 (d) 第1スイツチ手段と差動増幅器の第2入力
端子との間に接続された第1の抵抗器と、差
動増幅器の第2入力端子と第2電圧供給源と
の間に接続された第2の抵抗器とから成り、
差動増幅器が非能動モードの一部分中に差動
増幅器の第2入力端子に基準電圧を印加する
ようにした第1及び第2の抵抗器と、 (e) 差動増幅器の出力端子に接続されその出力
信号を遅延させる遅延手段と、 (f) 遅延手段及びコンデンサに結合され、差動
増幅器がその能動モード中に生じる出力信号
によつて活動化される放電手段により、この
コンデンサを放電させて差動増幅器をその非
能動モードで動作させる第2のスイツチ手段
と を包含し、 (g) 前記第1スイツチ手段を、差動増幅器がそ
の非能動モード中に生じる出力信号により活
動化して基準電圧の発生を制御しこの基準電
圧がコンデンサの放電完了後に生ずるように
成し、そして (h) 前記遅延手段を、差動増幅器の出力端子に
結合したインバータと、このインバータに結
合した入力端子と制御信号出力に結合した入
力端子とをもつNOR論理手段とにより、前
記コンデンサの前記第2のスイツチ手段によ
る放電を完全放電とすることができるよう
に、構成した 前記発振回路。 (2) 差動増幅器に、それぞれ第1及び第2の端子
と制御端子とをもつ第1、第2、第3及び第4
のトランジスタと、第1及び第2の電流源とを
設け、 第1トランジスタの第1端子を第2トランジ
スタの第1端子と第3トランジスタの第1端子
とに接続し、第1トランジスタの第2端子を第
4トランジスタの第2端子と第1電流源とに接
続し、第1トランジスタの制御端子を差動増幅
器の第2入力端子により構成し、 第2トランジスタの第2端子を第4トランジ
スタの第1端子と第2トランジスタの制御端子
と第3トランジスタの制御端子とに接続し、 第3トランジスタの第2端子を差動増幅器の
出力端子により構成しそして第2電流源に接続
し、 第4トランジスタの制御端子を差動増幅器の
第1入力端子により構成した、 前項(1)に記載の発振回路。 (3) 第2のスイツチ手段を第1及び第2の端子と
制御端子とをもつトランジスタにより構成し、
その制御端子を遅延手段に、第1端子をコンデ
ンサに、そして第2端子を第2電圧供給源に接
続した、前項(1)に記載の発振回路。 (4) 第1のスイツチ手段を第1及び第2の端子と
制御端子とをもつトランジスタにより構成し、
その制御端子を差動増幅器の出力端子に接続
し、第1端子を第1の電圧供給源に接続し、そ
して第2端子を第1抵抗器に接続した、前項(1)
に記載の発振回路。 (5) コンデンサ及び第1電圧供給源に接続した第
3の抵抗器を備えた、前項(1)に記載の発振回
路。[Claims for Utility Model Registration] (1) An oscillator circuit having first and second voltage supply sources, (a) comprising first and second input terminals and an output terminal, and outputting an output to the output terminal; a differential amplifier that generates a signal and operates in an active mode and a non-active mode; (b) coupled to a first input terminal of the differential amplifier and a second voltage source, the differential amplifier being charged during the non-active mode; (c) first switching means connected between the output terminal of the differential amplifier and the first voltage supply source; and (d) between the first switching means and the second input terminal of the differential amplifier. a first resistor connected to the differential amplifier; and a second resistor connected between the second input terminal of the differential amplifier and the second voltage supply source;
(e) first and second resistors connected to the output terminal of the differential amplifier for applying a reference voltage to a second input terminal of the differential amplifier during a portion of the inactive mode of the differential amplifier; delay means for delaying the output signal; (f) discharging means coupled to the delay means and the capacitor and activated by the output signal produced by the differential amplifier during its active mode for discharging the capacitor; (g) activating said first switch means by an output signal produced by the differential amplifier during its non-active mode to operate the differential amplifier in its non-active mode; and (h) connecting said delay means to an inverter coupled to an output terminal of the differential amplifier, an input terminal coupled to said inverter, and a control circuit for controlling the generation of said reference voltage so that said reference voltage occurs after completion of discharging of said capacitor; NOR logic means having an input terminal coupled to a signal output, the oscillator circuit being configured such that the discharge of the capacitor by the second switch means can be a complete discharge. (2) a differential amplifier having first, second, third and fourth terminals each having a first and second terminal and a control terminal;
a transistor and first and second current sources, a first terminal of the first transistor is connected to a first terminal of the second transistor and a first terminal of the third transistor, and a second current source of the first transistor is connected to a first terminal of the second transistor and a first terminal of the third transistor. The terminal is connected to the second terminal of the fourth transistor and the first current source, the control terminal of the first transistor is configured by the second input terminal of the differential amplifier, and the second terminal of the second transistor is connected to the second terminal of the fourth transistor. the first terminal is connected to the control terminal of the second transistor and the control terminal of the third transistor, the second terminal of the third transistor is constituted by the output terminal of the differential amplifier and connected to the second current source; The oscillation circuit according to item (1) above, wherein the control terminal of the transistor is configured by the first input terminal of a differential amplifier. (3) the second switching means is constituted by a transistor having first and second terminals and a control terminal;
The oscillation circuit according to the preceding item (1), wherein the control terminal is connected to the delay means, the first terminal is connected to the capacitor, and the second terminal is connected to the second voltage supply source. (4) the first switch means is constituted by a transistor having first and second terminals and a control terminal;
The control terminal is connected to the output terminal of the differential amplifier, the first terminal is connected to the first voltage supply source, and the second terminal is connected to the first resistor.
The oscillation circuit described in . (5) The oscillation circuit according to the preceding paragraph (1), comprising a capacitor and a third resistor connected to the first voltage supply source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988145007U JPH048668Y2 (en) | 1988-11-08 | 1988-11-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988145007U JPH048668Y2 (en) | 1988-11-08 | 1988-11-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01135822U JPH01135822U (en) | 1989-09-18 |
| JPH048668Y2 true JPH048668Y2 (en) | 1992-03-04 |
Family
ID=31413218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988145007U Expired JPH048668Y2 (en) | 1988-11-08 | 1988-11-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH048668Y2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3831113A (en) * | 1973-06-01 | 1974-08-20 | Rca Corp | Relaxation oscillator |
| US4205279A (en) * | 1977-09-12 | 1980-05-27 | Motorola, Inc. | CMOS Low current RC oscillator |
| JPS54160154A (en) * | 1978-06-08 | 1979-12-18 | Matsushita Electric Ind Co Ltd | Oscillating circuit |
-
1988
- 1988-11-08 JP JP1988145007U patent/JPH048668Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01135822U (en) | 1989-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3053437B2 (en) | High precision RC oscillator | |
| JP3650186B2 (en) | Semiconductor device and comparison circuit | |
| US4591745A (en) | Power-on reset pulse generator | |
| JP3284341B2 (en) | Oscillator circuit | |
| JPH11103239A (en) | Precision oscillator circuit with controllable duty cycle and related method | |
| JP3866026B2 (en) | Spiking neuron circuit | |
| US4479097A (en) | Low voltage, low power RC oscillator circuit | |
| US4785262A (en) | Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein | |
| JP2560983B2 (en) | Semiconductor device | |
| US5929713A (en) | Oscillating circuitry built in integrated circuitry | |
| US4952863A (en) | Voltage regulator with power boost system | |
| US4513258A (en) | Single input oscillator circuit | |
| JPH048668Y2 (en) | ||
| US4897559A (en) | Variable clock delay circuit utilizing the R-C time constant | |
| JP2001189645A (en) | System and method for controlled oscillation | |
| US4914323A (en) | Boot-strap type signal generating circuit | |
| JPH06224705A (en) | Oscillating circuit | |
| CA1174300A (en) | Rc oscillator circuit | |
| KR960001076B1 (en) | Oscillation inducing circuit | |
| KR19990024891A (en) | Power-up circuit | |
| JPH09107273A (en) | Pulse oscillator | |
| JPH05336736A (en) | Internal voltage generator for semiconductor integrated circuit | |
| JPH019269Y2 (en) | ||
| KR930000407B1 (en) | Resetting circuit for pc | |
| WO1982002298A1 (en) | Rc oscillator circuit |