JPH048668Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 技術分野 本考案は、発振器ことに所要の電圧及び電力が
低くて動作できそして２種の基準電圧源を必要と
しないRC発振回路に関する。

(ロ) 従来技術とその問題点 デイジタル論理回路の設計に当つては大規模集
積法により単一のシリコンチツプに作られる多数
の部品から成る構造を生ずる。金属−酸化物−半
導体（MOS）法を利用することのような回路で
は等速呼出しメモリデバイスと共にその他の半導
体回路に、多くのクロツク信号を利用しこの回路
に対し時間基準を生ずる。このようなクロツク信
号は発振回路により生ずる。発振回路は、低電力
及び低電圧の動作が基本であるたとえば記憶ダイ
ヤル器のような遠隔通信集積回路に使われる。

従来開発された発振器はビユートラー
（Beautler）を発明者とする1980年５月27日付米
国特許第4205279号明細書『CMOS低電流RC発振
器』に示してある。このような従来開発された発
振器は十分に低い電圧及び低い電力の要求では動
作特性を生じない。さらにこのような従来開発さ
れた発振器は温度に感じ環境温度に全く無関係で
はない。

このようにして低電圧低電力の要求で動作する
半導体回路に使うRC発振器が必要になつている。
さらに温度及び給電電圧のパラメータに比較的感
じにくいRC発振器が必要になつている。さらに
信頼性が向上ししかも費用が有効である単一の
CMOS半導体チツプに作ることのできるRC発振
器が必要になつている。

さらに、前記した従来のRC発振器は電圧比較
回路のための２種の異なる基準電圧源を必要とす
る。すなわち、電圧比較回路が高レベル出力電圧
を供給しているときコンデンサの電圧がトランジ
スタを介しての放電のために低下した場合に、該
放電の終了後に該比較回路の出力電圧を低レベル
に切換えるためには、該比較回路に入力される別
のもう１種の基準電圧源が必要であつたのであ
る。このような２種の基準電圧源を設けることは
必要な回路面積及び必要な電流電圧の増加をもた
らすので好ましくない。

(ハ) 本考案による問題点の解決 本考案は、第１及び第２の電圧供給源をもつ発
振回路であつて、 (a) 第１及び第２の入力端子と出力端子とを備え
この出力端子に出力信号を生じ能動モード及び
非能動モードで動作する差動増幅器と、 (b) 差動増幅器の第１入力端子と第２電圧供給源
とに結合され差動増幅器が非能動モード中に充
電されるコンデンサと、 (c) 差動増幅器の出力端子と第１電圧供給源との
間に接続した第１のスイツチ手段と、 (d) 第１スイツチ手段と差動増幅器の第２入力端
子との間に接続された第１の抵抗器と、差動増
幅器の第２入力端子と第２電圧供給源との間に
接続された第２の抵抗器とから成り、差動増幅
器が非能動モードの一部分中に差動増幅器の第
２入力端子に基準電圧を印加するようにした第
１及び第２の抵抗器と、 (e) 差動増幅器の出力端子に接続されその出力信
号を遅延させる遅延手段と、 (f) 遅延手段及びコンデンサに結合され、差動増
幅器がその能動モード中に生じる出力信号によ
つて活動化される放電手段により、このコンデ
ンサを放電させて差動増幅器をその非能動モー
ドで動作させる第２のスイツチ手段と を包含し、 (g) 前記第１スイツチ手段を、差動増幅器がその
非能動モード中に生じる出力信号により活動化
して基準電圧の発生を制御しこの基準電圧がコ
ンデンサの放電完了後に生ずるように成し、そ
して (h) 前記遅延手段を、差動増幅器の出力端子に結
合したインバータと、このインバータに結合し
た入力端子と制御信号出力に結合した入力端子
とをもつNOR論理手段とにより、前記コンデ
ンサの前記第２のスイツチ手段による放電を完
全放電とすることができるように、構成した 前記発振回路を提供することにより、上記した
問題点を解決することに成功した。

(ニ) 本考案の作用 本考案によれば、第１及び第２の入力端子と出
力端子とを持つ電圧比較回路を備えている。この
電圧比較回路は、出力端子に出力信号を生ずる。
RC発振回路はさらに、電圧比較回路の第１の入
力端子に結合したコンデンサを備えている。電圧
発生器は、電圧比較回路の第２の入力端子に結合
され電圧比較回路に印加する基準電圧を生ずる。
遅延回路は電圧比較回路の出力端子に結合され出
力信号を遅延させて、放電デバイスによる前記コ
ンデンサの放電を完全放電とし、RC発振回路の
時定数を一定化する。この放電デバイスは電圧比
較回路により生ずる出力信号に応答する。RC発
振回路はさらに電圧比較回路の出力端子と電圧発
振器とに結合したスイツチデバイスを備えてい
る。このスイツチデバイスは電圧比較回路の出力
信号に応答し電圧発生器の動作を制御して、スイ
ツチデバイスの駆動時に基準電圧を電圧比較回路
の第２入力端子から除くようにする。

従つて本考案によれば動作に必要な電圧及び電
力が低くて済み温度及び給電電圧のパラメータ変
化に対して一層感じにくいという利点の得られる
CMOS半導体基板に作るRC発振器が得られる。

また、本考案RC発振器は２種の作動状態をも
つ。その１つは、比較回路がその２個の入力の間
の電圧差の符号に相当する信号を与える能動モー
ドであり、他の１つは比較回路がその２個の入力
の間の電圧差の符号とは独立した信号たとえば低
電圧信号を与える非能動モードである。能動モー
ドはたとえば２個の入力の少なくとも一方がある
最低電圧（たとえば回路中のMOSトランジスタ
のしきい値電圧）より高電圧であるときに、そし
て非能動モードはたとえば２個の入力の両方が共
に該最低電圧より低電圧であるときに、相当す
る。

本考案においてはこの能動モードから非能動モ
ードへの変化により比較回路出力を低レベル出力
電圧に切換える。従つて２種の基準電圧源を必要
としない。

(ホ) 実施例 第１図には本考案による抵抗器−コンデンサ
（RC）発振回路１０を例示してある。RC発振回
路１０は、非極性反転入力端子１４及び極性反転
入力端子１６を持つ電圧比較回路１２を備えてい
る。電圧比較回路１２は、たとえばさらに第３図
について後述する差動増幅回路から成つている。
電圧比較回路１２は能動モード及び非能動モード
で動作する。能動モードでは電圧比較回路１２の
出力電圧は、各入力端子１４，１６に印加する入
力電圧による。非能動モードでは電圧比較回路１
２の出力電圧は各入力端子１４，１６に印加する
入力電圧に無関係な既知状態となる。本例のRC
発振回路１０ではこの既知状態を低ロジツクと定
める。

RC発振回路１０の振動の周期は、コンデンサ
２０及び抵抗器２２に対して選定する部品値によ
り制御する。コンデンサ２０及び抵抗器２２は相
互に接続され接続点２４を形成する。接続点２４
は電圧比較回路１２の入力端子１４に信号回線２
６を介して接続してある。コンデンサ２０は負電
圧給電源に接続してある。抵抗器２２は正電圧給
電源に接続してある。コンデンサ２０及び抵抗器
２２は、単一MOS基板に作つたRC発振回路１０
の外部に作つてある。抵抗器−コンデンサ発振回
路１０には、２個の抵抗器を必要とした従来開発
されているRC発振回路とは異なつて振動の周期
を設定するのに１個の抵抗器だけしか使わない。

電圧比較回路１２に印加する基準電圧は、抵抗
器３２及び抵抗器３４を備えた抵抗器分圧回路網
３０により生ずる。各抵抗器３２，３４は相互に
接続され接続点３６を形成してある。基準電圧は
接続点３６から信号回線３８を介し電圧比較回路
１２の入力端子１６に印加する。電圧比較回路１
２の入力端子１６への基準電圧の印加はたとえば
ＰチヤネルMOSデバイスを構成するトランジス
タにより制御する。トランジスタ４０は正電圧給
電源と抵抗器分圧回路網３０の抵抗器３２とに接
続してある。トランジスタ４０のゲート端子は電
圧比較回路１２の出力端子に接続点４２で信号回
線４４を介して接続してある。トランジスタ４０
は非能動モードで動作する電圧比較回路１２の出
力により導通状態になり、後述のように各サイク
ルの初めにコンデンサ２０に充電し始める前に基
準電圧にリセツトしてこの電圧を電圧比較回路１
２の入力端子１６に印加する。

電圧比較回路１２の出力はインバータ５０に印
加する。インバータ５０の出力はNOR論理回路
５２に印加する。NOR論理回路５２は発振器制
御入力信号を受ける。NOR論理回路５２の出力
端子はRC発振回路１０の発振器出力信号を生ず
る。NOR論理回路５２の出力は又トランジスタ
５４に信号回線５６を介して印加する。トランジ
スタ５４はたとえばＮチヤネルMOSデバイスか
ら成る。トランジスタ５４は、負電圧給電源に接
続され又接続点２４に信号回線５８を介して接続
してある。インバータ５０及びNOR論理回路５
２は遅延回路として機能し電圧比較回路１２の出
力のトランジスタ５４への印加を遅らせる。トラ
ンジスタ５４はNOR論理回路５２の出力により
導通状態になり接続点２４を放電させるように作
用する。

次に第１図及び第２図について本考案による
RC発振回路１０の動作を述べる。第２図は接続
点２４（第２ａ図）、接続点４２（第２ｂ図）及
び接続点３６（第２ｃ図）に存在する電圧波形を
示す。RC発振回路１０は初期状態にあつてコン
デンサ２０は充電されていないものとすると、接
続点２４は零Ｖであり、接続点４２は低電圧にあ
り、接続点３６は基準電圧に等しい電圧を持つ。
抵抗器２２の作用によりコンデンサ２０は接続点
２４に基準電圧の値に向つて給電し始める。接続
点２４に基準電圧値よりわずかに高い値まで給電
すると、電圧比較回路１２への入力は、能動モー
ドで動作する電圧比較回路１２が接続点４２に出
力６０を生ずるような値になる。出力６０により
トランジスタ４０を非導通状態にし電圧比較回路
１２の入力端子１６から基準電圧を除き、接続点
３６における電圧６２（第２ｃ図）が零になる。

能動モードにおける電圧比較回路１２の出力に
よりNOR論理回路５２がその出力を生じトラン
ジスタ５４が導通し接続点２４を放電させる。接
続点２４はこの場合Ｖ−より高い約１のＮチヤネ
ルしきい値６３まで放電することにより電圧比較
回路１２を非能動モードで動作させる。この場合
電圧比較回路１２の出力は低い値６４（第２ｂ
図）に降下する。この低い出力は、能動モードに
ある電圧比較回路１２の出力により前もつて非導
通にしたトランジスタ４０に印加することによ
り、トランジスタ４０を導通状態にし電圧比較回
路１２に基準電圧６８（第２ｃ図）をふたたび印
加し、新たなサイクルを始める。

接続点４２が低い論理値になる時間とNOR論
理回路５２の出力が低い値になる時間との間の遅
延により、トランジスタ５４が接続点２４を零値
６６（第２ａ図）まで完全に放電させるのに十分
な時限を生ずる。コンデンサ２０の完全放電によ
り、RC発振回路１０の時定数は一定のままにな
りRC発振回路１０を給電電圧の変化に一層感じ
にくくする。

接続点２４の完全な放電に先だつて、トランジ
スタ４０は非能動モードで動作する電圧比較回路
１２の低い出力により導通状態になり、接続点３
６は電圧基準準位６８（第２ｃ図）にふたたびな
る。電圧比較回路１２の出力はこの場合低いか
ら、NOR論理回路５２の出力が低くなり、トラ
ンジスタ５４は非導通になり接続点２４に給電す
ることができる。このようにしてサイクルが反復
し接続点２４は基準電圧の値よりわずかに高い値
に給電し電圧比較回路１２により接続点４２に出
力を送ることができる。

発振器出力端子に8kHzのクロツク信号を生ず
る本考案によるRC発振回路１０の１実施例では
コンデンサ２０及び抵抗器２２の値は、接続点２
４が基準電圧準位に給電する時限が約125μsecに
なるように選定する。電圧比較回路１２の出力の
パルス幅はたとえば約１ないし5μsecであり本考
案RC発振回路１０を温度、給電電圧変動及び処
理パラメータにあまり感じないようにする。

従つて本考案RC発振回路は所要の電圧及び電
力が低くて動作するのは明らかである。振動の周
期の精度は、コンデンサ２０及び抵抗器２２の値
により主として制御する。この選定により又RC
発振回路１０が温度に依存する程度を定める。

第３図は電圧比較回路１２（第１図）に対応す
る回路を示す。電圧比較回路１２の入力端子１４
はトランジスタ８０のゲート電極から成つてい
る。電圧比較回路１２の入力端子１６はトランジ
スタ８２のゲート端子から成つている。各トラン
ジスタ８０，８２のソース端子は電流源８４に接
続してある。各トランジスタ８０，８２のドレイ
ン端子は、利得デバイスとして機能するトランジ
スタ８６に接続してある。トランジスタ８６のゲ
ート端子は、第２の利得装置として機能するトラ
ンジスタ８８のゲート端子に接続してある。

トランジスタ８８のソース端子は、トランジス
タ８８に対するロードとして機能する電流源９０
に接続してある。電圧比較回路１２の出力端子す
なわち接続点４２はトランジスタ８８及び電流源
９０の間に形成する。各トランジスタ８６，８８
は正電圧の給電を受ける。電流源８４，９０は負
電圧の給電を受ける。各トランジスタ８０，８２
はたとえばＮチヤネルMOSデバイスから成つて
いる。各トランジスタ８６，８８はたとえばＰチ
ヤネルMOSデバイスから成つている。従つて電
圧比較回路１２が第３図に例示した差動比較器を
構成するのは明らかである。

(ヘ) 本考案の効果 以上の説明から明らかなように、本考案RC発
振回路は電力消費を低くでき低電圧で動作する。
さらに本考案RC発振回路は温度条件には実質的
に無関係に動作する。振動の周期の精度は、発振
回路の外部のコンデンサ及び抵抗器の値の精度に
より実質的に制御され本考案回路の処理を温度条
件に感じにくいようにすることができる。さらに
本考案RC発振回路は２種の基準電圧源を必要と
しない。

【図面の簡単な説明】

第１図は本考案RC発振回路の１実施例を示す
回路線図である。第２図は第１図の回路の動作を
示す信号波形図である。第３図は第１図の中の電
圧比較回路の詳細を例示する回路線図である。 １０……発振回路、１２……差動増幅器、２０
……コンデンサ、４０……第１のスイツチ手段、
５４……第２のスイツチ手段、３２……第１の抵
抗器、３４……第２の抵抗器、５０……インバー
タ、５２……NOR論理手段。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 第１及び第２の電圧供給源をもつ発振回路で
   あつて、 (a) 第１及び第２の入力端子と出力端子とを備
   えこの出力端子に出力信号を生じ能動モード
   及び非能動モードで動作する差動増幅器と、 (b) 差動増幅器の第１入力端子と第２電圧供給
   源とに結合され差動増幅器が非能動モード中
   に充電されるコンデンサと、 (c) 差動増幅器の出力端子と第１電圧供給源と
   の間に接続した第１のスイツチ手段と、 (d) 第１スイツチ手段と差動増幅器の第２入力
   端子との間に接続された第１の抵抗器と、差
   動増幅器の第２入力端子と第２電圧供給源と
   の間に接続された第２の抵抗器とから成り、
   差動増幅器が非能動モードの一部分中に差動
   増幅器の第２入力端子に基準電圧を印加する
   ようにした第１及び第２の抵抗器と、 (e) 差動増幅器の出力端子に接続されその出力
   信号を遅延させる遅延手段と、 (f) 遅延手段及びコンデンサに結合され、差動
   増幅器がその能動モード中に生じる出力信号
   によつて活動化される放電手段により、この
   コンデンサを放電させて差動増幅器をその非
   能動モードで動作させる第２のスイツチ手段
   と を包含し、 (g) 前記第１スイツチ手段を、差動増幅器がそ
   の非能動モード中に生じる出力信号により活
   動化して基準電圧の発生を制御しこの基準電
   圧がコンデンサの放電完了後に生ずるように
   成し、そして (h) 前記遅延手段を、差動増幅器の出力端子に
   結合したインバータと、このインバータに結
   合した入力端子と制御信号出力に結合した入
   力端子とをもつNOR論理手段とにより、前
   記コンデンサの前記第２のスイツチ手段によ
   る放電を完全放電とすることができるよう
   に、構成した 前記発振回路。 (2) 差動増幅器に、それぞれ第１及び第２の端子
   と制御端子とをもつ第１、第２、第３及び第４
   のトランジスタと、第１及び第２の電流源とを
   設け、 第１トランジスタの第１端子を第２トランジ
   スタの第１端子と第３トランジスタの第１端子
   とに接続し、第１トランジスタの第２端子を第
   ４トランジスタの第２端子と第１電流源とに接
   続し、第１トランジスタの制御端子を差動増幅
   器の第２入力端子により構成し、 第２トランジスタの第２端子を第４トランジ
   スタの第１端子と第２トランジスタの制御端子
   と第３トランジスタの制御端子とに接続し、 第３トランジスタの第２端子を差動増幅器の
   出力端子により構成しそして第２電流源に接続
   し、 第４トランジスタの制御端子を差動増幅器の
   第１入力端子により構成した、 前項(1)に記載の発振回路。 (3) 第２のスイツチ手段を第１及び第２の端子と
   制御端子とをもつトランジスタにより構成し、
   その制御端子を遅延手段に、第１端子をコンデ
   ンサに、そして第２端子を第２電圧供給源に接
   続した、前項(1)に記載の発振回路。 (4) 第１のスイツチ手段を第１及び第２の端子と
   制御端子とをもつトランジスタにより構成し、
   その制御端子を差動増幅器の出力端子に接続
   し、第１端子を第１の電圧供給源に接続し、そ
   して第２端子を第１抵抗器に接続した、前項(1)
   に記載の発振回路。 (5) コンデンサ及び第１電圧供給源に接続した第
   ３の抵抗器を備えた、前項(1)に記載の発振回
   路。