JPH0486694A - Ｃｒｔ用カラー信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ＣＲＴの管面を複数に画素に分割し、画素
ごとに表示する色を制御するＣＲＴ用のカラー信号発生
ａｔについてのものである。

［従来の技術］ 次に、従来装置の構成を第３図により説明する。

第３図の１はＣＰＵ、２はメモリ部、５Ａ〜５ＣはＤ／
Ａ変換器、６はＣＲＴ、７は並列／直列変換部（以下、
ＰＳ変換部という。）、８はカラールックアップテーブ
ル（以下、単にテーブルという。）、２１と２２はメモ
リ、７１と７２はシフトレジスタ（以下、ＳＲという。

）であり、ＣＲＴ８はカラー用のものである。

メモリ部２はメモリ２１とメモリ２２で構成されている
。

メモリ２１・２２には、ＣＰＵ１によってＣＲＴ６の画
素の色番号が１画面分書き込まれる。

そして、メモリ２１・２２は画面上、走査線方向のＮ画
素骨の色番号を並列に出す。

第３図では、メモリ部２がＮ＝４画素画素色番号を並列
に出す場合であり、メモリ２１・２２はそれぞれ４ビツ
トの並列出力をもつ。

色番号はＣＲＴ８の画素に表示する色を指定するための
ものであり、後述するテーブル８のアドレス入力になる
。

第３図では、色番号は２進２桁であり、テーブル８のと
ころで説明するが、ＣＲＴ８の管面に同時に表示できる
色は４種類である。

色番号の１桁目はメモリ２１に格納されており、色番号
の２桁目はメモリ２２に格納されてｔ）る。

ｐｓ変換部７は、４段のＳＲ７１・７２で構成されてお
り、メモリ部２からの４画素分の色番号を並列に受け、
色番号を１画素分ずつ直列に出す。

ＳＲ７１はメモリ２１の４ビット並列出力を並列に受け
、直列データに変換する。

５Ｒ７２はＳＲ７１と同じようにメモリ２２の４ビット
並列出力を直列データに変換する。

いいかえると、５Ｒ７１は４画素分の色番号の１桁目の
データを１画素分ずつ直列に出す。また、５Ｒ７２は４
画素分の色番号の２桁目のデータを１画素分ずつ直列に
出す。

テーブル８は２ビツトのアドレス入力をもつメモリで構
成されており、ＣＲＴ８の管面の色に対応するデータを
記憶している。

テーブル８のデータはＣＲＴ６の３原色の輝度を制御す
るためのものであり、ＣＲＴ６は３原色の輝度に対応し
た色を表示する。

テーブル８のデータはデータ１１〜１３で構成されてい
る。

データ１１は赤色の輝度を制御し、データ１２は緑色の
輝度を制御する。そして、データ１３は青色の輝度を制
御する。

テーブル８はＰＳ変換部７の出力、すなわち１つめ画素
に対する色番号をアドレス入力として、その画素の色番
号に対応したデータを並列に送出する。

なお、第３図は、データ１１〜１３がそれぞれ２ビツト
で構成されている場合である。

第３図では、色番号が２進２桁なので、テーブル８はア
ドレス「０」〜「３」にデータを記憶する。すなわち、
色番号が２進２桁の場合、テーブル８からは４種類のデ
ータが得られるので、ＣＲＴ６の管面には１度に４種類
の色を表示できることになる。

なお、第３図では、ＣＰＵＩからテーブル８ヘデータを
書き込む手段の図示を省略している。

Ｄ／Ａ変換器５Ａ〜５Ｃは２ビツトのＤ／Ａ変換器であ
り、Ｄ／Ａ変換器５Ａはデータ１１をＤ／Ａ変換し、Ｃ
ＲＴ８のＲ端子を駆動する。

Ｄ／Ａ変換器５Ｂはデータ１２をＤ／Ａ変換し、その変
換出力でＣＲＴ８のＧ端子を駆動する。

Ｄ／Ａ変換器５Ｃはデータ１３をＤ／Ａ変換し、ＣＲＴ
８のＢ端子を駆動する。

例えば、Ｄ／Ａ変換器５Ａに「１１」を加え、Ｄ／Ａ変
換器５Ｂ・５Ｃにそれぞれ「００」を加えると、ＣＲＴ
８は赤色を表示する。

次に、テーブル８の記憶状態図を第４図に示し、ＣＲＴ
８の表示例を第５図に示す。

第４図は、１画面に赤・緑・青・白の４色を表示する場
合である。

テーブル８は、赤色を表示するためのデータをアドレス
ｒＯＪに記憶し、緑色を表示するためのデータをアドレ
ス「１」に記憶する。また、テーブル８は、青色を表示
するためのデータをアドレス「２」に記憶し、白色を表
示するためのデータをアドレス「３」に記憶する。

例えば、ＰＳ変換部７からテーブル８に色番号「０１」
が加えられると、テーブル８はアドレス「１」の緑色を
表示するためのデータを出す。この場合のデータは、デ
ータ１２が「１１」であり、データ１１とデータ１３が
「ＯＯ」である。

第５図は、ＣＲＴ６の送査線１本分に画素６１〜６８が
ある場合である。

なお、実際の送査線１本分の画素数は４００〜２０００
程度である。

第５図の画素６１・６５は色番号が「００」で赤色を表
示し、画素６２・６８は色番号が「０１」で緑色を表示
する。

また、画素６３・６７は色番号が「１０」で、青色を表
示し、画素６４・６８は色番号が「１１」で白色を表示
する。

次に、第３図のタイムチャートを第６図により説明する
。

第６図はＮ＝４の場合であり、時間Ｔは水平送査時間で
ある。

第６図アはメモリ部２の動作周期を示す図である。第６
図アの時刻Ｓは水平走査の始点であり、時刻Ｕは始点か
ら時間Ｔ／２の時点である。

メモリ部２は時刻Ｓと時刻Ｕで４画素分ずつの色番号を
並列に出す。

第６図アの時刻Ｓでメモリ部２は、第５図の画素６１〜
６４の色番号を並列に出し、時刻Ｕで画素６５〜６８の
色番号を並列に出す。

ＰＳ変換部７は、画素８１〜６８の色番号を直列出力に
変換し、テーブル８に加える。

第６図イは、テーブル８の出力波形図であり、画素６１
〜６８の色番号に対応するデータが水平走査に同期して
テーブル８から順次取り出される。

すなわち、第３図では、水平走査時間をＴとすると、テ
ーブル８の動作周期はＴ／８になる。

［発明が解決しようとする課題］ 第３図のような従来装置では、テーブル８がＰＳ変換部
７の後にあるため、ＣＲＴ６が高分解能になると次のよ
うな問題がある。

高分解能のＣＲＴでは、例えば、１画面は、縦Ｘ横＝８
００Ｘ１０２４画素で構成されている。

目のチラッキを押さえるには、６０画面／妙の速さでラ
スタを走査するのが標準である。この場合、水平走査時
間Ｔは約２０．８μｓ＝１／　（８０Ｘ８００）になり
、テーブル８の１画素当たりの動作時間は、２０．８ｎ
ｓ＝８μｓ　／　１０２になる。

テーブル８に使用できるメモリとしては、アクセスタイ
ムが２０．３ｎｓ以下のものとなり、ＥＣＬ素子を使用
することになる。

ＥＣＬ素子は、通常のＣＭＯ８，ＴＴＬなどの素子とは
電源電圧が異なるので、ＥＣＬ素子専用の電源を用意し
なければならない。

さらに、ＥＣＬ素子は消費電力が多（、高熱を発するの
で放熱対策が必要になる。

この発明は、第３図のメモリ部２の後にＮｌｌ１素分の
データを並列に出すテーブルを接続することにより、従
来装置よりもアクセスタイムがＮ倍大きいメモリをテー
ブルに使用することができるようにしたＣＲＴ用カラー
信号発生装置の提供を目的とする。

［課題を解決するための手段］ この目的を達成するため、この発明では、ＣＲＴの各画
素の色番号を記憶し、前記色番号を並列出力とす−るメ
モリ部と、前記メモリ部の出力をアドレス入力とし、前
記色番号に対応するデータを並列出力とするカラールッ
クアップテーブルと、前記カラールックアップテーブル
の並列出力を並列入力とし、前記データを１画素分ずつ
の直列出力とする並列／直列変換部と、前記並列／直列
変換部の出力をり、／Ａ変換し、変換出力を前記ＣＲＴ
に加える複数のＤ／Ａ変換器とを備える。

［作用コ 次に、この発明による実施例の構成図を第１図により説
明する。

第１図の３はテーブル、３１〜３４はメモリ、４はＰＳ
変換部、４１〜４６はＳＲであり、その他は第３図と同
じものである。

いいかえると、第１図は第３図のＰＳ変換部７とテーブ
ル８の代わりにＰＳ変換部４とテーブル３とを採用した
ものである。

テーブル３はメモリ部２の出力端子に接続され、ＰＳ変
換部４はテーブル３の出力端子に接続される。

テーブル３はメモリ３１〜３４で構成される。

メモリ３１〜３４は同じものであり、２ビツトのアドレ
ス入力をもち、第３図のテーブル８のメモリと同じ内容
のものを記憶する。すなわち、テーブル３は、４個のテ
ーブル８で構成したものである。

メモリ部２から並列に出る４画素分の色番号はそれぞれ
メモリ３１〜３４のアドレス入力となる。

第１図の構成では、メモリ３１は第５図の画素６１・６
５の色番号に対応するデータを出し、メモリ３２は画素
６２・６６の色番号に対応するデータを出す。

また、メモリ３３は画素６３・６７の色番号に対応する
データを出し、メモリ３４は画素６−４・６８の色番号
に対応するデータを出す。

つまり、テーブル３からは、４画素分ごとのデ−タが並
列出力として取り出される。

なお、テーブル３からデータを取り出すタイミングにつ
いては、後述の第２図で説明する。

ＰＳ変換部４は４段のＳＲ４１〜４６で構成される。

ＳＲ４１〜４６は、メモリ３１〜３４からの４画素分の
データを並列に受け、直列データに変換する。

５Ｒ４１・４２は４画素分のデータ１１を並列に受けて
直列データに変換し、Ｄ／Ａ変換器５Ａに加え、５Ｒ４
３・４４は４画素分のデータ１２を並列に受けて直列デ
ータに変換し、Ｄ／Ａ変換器５Ｂに加える。そして、５
Ｒ４５拳４６は５Ｒ４１〜４４と同じように４画素分の
データ１３を直列データに変換し、Ｄ／Ａ変換器５Ｃに
加える。

次に、第１図のタイムチャートを第２図により説明する
。

第２図アは、第６図アと同しものであり、第２図イは、
メモリ３１の出力波形である。

第２図イに示すように、第２図アの時刻Ｓでメモリ３１
は画素６１の色番号に対応するデータを出し、時刻Ｕで
画素６５の色番号に対応するデータを出す。

第２図つは、メモリ３２め出力波形図である。

メモリ３２は時刻Ｓで画素６２の色番号に対応するデー
タを出し、時刻Ｕで画素６６の色番号に対応するデータ
を出す。

第２図工は、メモリ３３の出力波形図である。

メモリ３３は時刻Ｓで画素６３の色番号に対応するデー
タを送出し、時刻Ｕで画素６７の色番号に対応するデー
タを送出する。

第２図才は、メモリ３４の出力波形図である。

メモリ３４は、時刻Ｓで画素６４の色番号に対応するデ
ータを出し、時刻Ｕで画素６８の色番号に対応するデー
タを出す。

第２図力はＰＳ変換部４の出力波形であり、水平走査に
同期して画素６１のデータから順次画素６８までのデー
タを送り出している。

以上のとおり、第１図のテーブル３の動作周期はＴ／２
で、第３図のテーブル８に比べて４倍長い。したがって
、メモリ３１〜３４のアクセスタイムは第３図のテーブ
ル８のメモリよりも４倍遅いものでよい。

第１図はメモリ部２がＮ＝４の場合であるが、Ｎ＝８の
場合は、８個のメモリでテーブル３を構成し、ＰＳ変換
部４を８段のＳＲで構成する。この場合は、従来ａｌｌ
よりもアクセスタイムが８倍大きいメモリでテーブル３
を構成することができる。

なお、第１図はＤ／Ａ変換器が３個の場合であるが、２
個の場合もこの発明の技術的範囲に含まれる。

［発明の効果コ この発明によれば、例えばメモリ部２から８画素分の色
番号を並列に読み出し、この８画素分の色データを８個
のメモリで構成されたテーブルで受けるようにして、従
来装置よりもアクセスタイムが８倍大きいメモリでテー
ブルを構成することができるので次のような効果がある
。

すなわち、高分解能のＣＲＴで色を表示する場合でも、
ＥＣＬ素子を使用することなく、ＣＭＯ８７やＴＴＬで
装置を構成することができるので、電源を統一でき、消
費電力を少なくすることができる。

【図面の簡単な説明】

第１図はこの発明による実施例の構成図、第２図は第１
図のタイムチャートを示す図、第３図は従来技術の構成
図、第４図はテーブル８の記憶状態図、第５図はＣＲＴ
８の表示状態図、第６図は第３図のタイムチャートを示
す図である。 １・・・・・・ＣＰＵ１２・・・・・・メモリ部、３・
・・・・・カラールックアップテーブル（テーブル）、
４・・・・・・並列／直列変換部（ＰＳ変換部）、５Ａ
〜５Ｃ・・・・・・Ｄ／Ａ変換器、６・・・・・・ＣＲ
Ｔ１７・・・・・・並列／直列変換部（ＰＳ変換部）、
８・・・・・・テーブル、２１・２２・・・・・・メモ
リ、３１〜３４・・・・・・メモリ、４１〜４６・・・
・・・シフトレジスタ（ＳＲ）、７１・７２・・・・・
・シフトレジスタ（ＳＲ）。 代理人　弁理士　小　俣　欽　司 第 図 第 図 第 図 第 図 Ｔ／′８

Claims (1)

1. 【特許請求の範囲】 １、ＣＲＴの各画素の色番号を記憶し、前記色番号を並
   列出力とするメモリ部と、 前記メモリ部の出力をアドレス入力とし、 前記色番号に対応するデータを並列出力とするカラール
   ックアップテーブルと、 前記カラールックアップテーブルの並列出 力を並列入力とし、前記データを１画素分ずつの直列出
   力とする並列／直列変換部と、 前記並列／直列変換部の出力をＤ／Ａ変換 し、変換出力を前記ＣＲＴに加える複数のＤ／Ａ変換器
   とを備えることを特徴とするＣＲＴ用カラー信号発生装
   置。