JPH04878A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、各画素間に蓄積時間差が生じないようにし
た、電荷変調素子（Ｃｈａｒｇｅ　Ｍｏｄｕｌａｔｉｏ
ｎＤｅｖｉｃｅ　：以下ＣＭＤと略称する）を画素とし
て用いたシャッター付の固体撮像装置に関する。

〔従来の技術〕

従来、ＭＩＳ型受光受光積部を有し、且つ内部増幅機能
を有する受光素子の一つとしてＣＭＤが知られている。

このＣＭＤは、半導体層の表面に、該表面と平行にソー
ス・ドレイン電流が流れるようにソース領域及びドレイ
ン領域を形成し、該ソース・ドレイン領域間の半導体層
の表面に絶縁層を介してゲート電極を設けて構成されて
いる。

かかるＣＭＤを画素として用い、これをマトリクス状に
配列してなる固体撮像装置が提案されている。この固体
撮像装置における画素選択方式には、ドレイン・ゲート
選択方式、ソース・ゲート選択方式及びソース・ドレイ
ン選択方式の３つの選択方式があり、そのうちソース・
ゲート選択方式がアレイ面積の縮小化の点で最も有望と
されている。

ソース・ゲート選択方式を用いてソースフォロワ−読み
出し構成としたＣＭＤ固体撮像装置に関しては、例えば
特開昭６１−１３６３８８号、特開昭６１−２４５６７
７号において本件発明者らにより提案がなされており、
次にその構成について説明を行う。

第４図は、上記提案された固体撮像装置を示す回路構成
図である。各画素を構成するＣＭＤｌｌｌｌ、　１１−
１２．・・・・・１１−ｎはマトリクス状に配列し、そ
の各ドレインには共通にビデオ電圧Ｖｅｅ（＞０）を印
加する。Ｘ方向に配列された各行のＣＭＤ群のゲート端
子は、行ライン１２−１．１２−２．・・・・・１２−
にそれぞれ接続し、Ｙ方向に配列されたＣＭＤ群のソー
ス端子は、列ライン１３−Ｌ　１３−２．＝４３−ｎに
それぞれ接続する６列ライン１３−１．１３−２．・・
・・・１３−ｎは、それぞれ列選択用トランジスタ１４
−１．１４−２．　・・０．・１４−ｎ及び反選択用ト
ランジスタ１５−１．１５−２．・・・・・１５−ｎを
介して、ビデオライン１６及び電圧■（≧Ｏ）が印加さ
れたライン１７にそれぞれ共通に接続する。ビデオライ
ン１６は負荷抵抗１８を介して接地し、その負荷抵抗１
８とビデオライン１６との接続点から出力端子１９を経
て信号を読み出すようにしている。

また、行ライン１２−１．１２−２．・・・・・１２−
　は垂直走査回路２０に接続して、それぞれ信号φ。３
．φＧ８゜・・・・・・φ軸を印加し、列選択用トラン
ジスタ１４−１゜１４−２．・・・・・１４−ｎ及び反
選択用トランジスタ１５−１゜１５−２．・・・・・１
５−ｎのゲート端子は、水平走査回路２１に接続して、
それぞれ水平走査信号φｓ１．φ３！。

・・・・・・φ３７及び各々の反転信号を印加する。な
お、各ＣＭＤは同一基板上に形成し、その基板には基板
電圧Ｖｓ−ｂ＋（＜０）を印加する。

第５図は、第４図に示す固体撮像装置の動作を説明する
ための信号波形図である０行ライン１２−１゜１２−２
．・・・・・１２−に印加する行選択ゲート印加信号φ
Ｇ１＋　　φＧ１１・・・・・φ・、は、小さい振幅の
読み出しゲート電圧Ｖ　ｅｒと、それより大きい振幅の
リセット電圧■、よりなり、一つの行ラインの走査期間
ｔＭの間は■、２、次の行ラインの水平走査に移るまで
の水平ブランキング期間ｔ、は■うの値になるように設
定されている。更に水平ブランキング期間ｔｍＬにおい
て、読み出し行ライン以外の行ラインには、偽信号抑圧
のため■、１の近傍の電圧を印加し、読み出し時に不必
要な正孔を基板に掃き出すようにしている。（特開昭６
１−１３６３８８号参照） また、列選択用トランジスタ１４−１．１４−２．・・
・・・１４−ｎのゲート端子に印加する水平走査信号φ
８、。

φ□１８．・、・−３，は、列ライン１３−１．１３−
２．・・・・・１３−ｎを選択するための信号で、低レ
ベルは列選択用トランジスタ１４−１．１４−２．・・
・・・１４−ｎをオフ、反選択用トランジスタ１５−１
．１５−２．・・・・・１５−ｎをオン、高レベルは列
選択用トランジスタをオン、反選択用トランジスタをオ
フする電圧値になるように設定する。なお、第５図に示
す信号波形図はライン１７に印加する電圧■が０ボルト
のとき、すなわちライン１７を接地したときのもので、
Ｖ＞Ｑのときは信号φ１＋１＋　　φＧ！、・・・・・
φＧ、の波形において、リセット電圧■々は正の方に大
きくする。

次にこのように構成されている固体撮像装置の動作につ
いて説明する。垂直走査回路２ｏの作動により、信号φ
。１が読み出しゲート電圧■、ｒになると、行ライン１
２−１ニ接続されりＣＭＤｌｌ−１１，１１１２、・・
・・・・１ｌ−１ｎが選択され、水平走査回路２１より
出力される信号φ３１．φ３！、・・・・・φＳ、によ
り、列選択用トランジスタ１４−１．１４−２．・・・
・・１４−ｎが順次オンすると、ＣＭＤＩＩ−１１，１
１−１２，・・・・−・１１−１１１の光蓄積信号がビ
デオライン１６を経て出力端子Ｉ９がら順次出力される
。続いて、このＣＭＤ群は、信号φ。１がリセット電圧
■諏になった時に一斉にリセットされる０次いで、信号
φ、が■１．となると、行ライン１２−２ニ接続された
ＣＭＤＩＩ−１１，１１４２゜・・・・・１ｌ−２ｎが
選択され、信号φｓ１．φ冨意、・・・・・φＳ。

により、ＣＭ　Ｄ　１１−１１．１１−１２．　・・・
・−４１−２ｎの光蓄積信号が順次読み出され、続いて
一斉にリセットされる。以下同様にして順次各画素の信
号が読み出され、１フイールドのビデオ信号が得られる
ようになっている。

次にシャッター動作について説明する。第６図は、この
ＣＭＤ固体撮像装置におけるシャッター動作を説明する
ための、行選択ゲート印加パルス信号のタイミング図で
ある６通常のシャッター動作では、ＮＴＳＣ方式の動作
においてフレーム蓄積の場合、１７３０秒より速いシャ
ッターを切りたい時には、当該画素が読み出される周期
（１／３０秒）中に、リセット動作を行うことによって
達成される。すなわち第６図のゲート印加信号φ＠ｌｌ
−Ｉｎφ。、に示すように、所望の水平ブランキング期
間（ｔ　ＭＬ）に印加ゲート電位をリセット電圧Ｖ１に
上げ、−行の画素を一括してリセットを行う。

例えばフレーム蓄積において、１００行先のゲート行ラ
インを水平ブランキング期間内にリセット電圧■、とし
た場合、ＮＴＳＣ方式の行数は４８８であるから、（１
／　３０）　Ｘ　（１００／　４８Ｂ）　ｚ　１　／　
１５０ｓｅｃの露光時間を有するシャッター動作が可能
となる。

〔発明が解決しようとする課題〕

ところで上記従来のＣＭＤ固体撮像装置におけるシャッ
ター動作は、リセット動作を一行一括で行っているため
、同一行における両端の画素の蓄積時間差は、フレーム
蓄積においては、水平走査線数（ＣＭＤ固体撮像装置の
行数に対応）を５００本とした場合、（１／３０）　Ｘ
　（１１５０Ｇ）２６６μｓｅｃとなる。

非シャッター動作時には、蓄積時間は１／３０ｓｅｃで
あるから、同一行両端の画素の蓄積時間比は、９９．８
％となり事実上無視できるが、シャッタースピードが高
速化されるにつれ、両端画素の蓄積時間差は無視できな
くなる０例えば、１　／２０００秒（＝　５００　ｕ　
ｓｅｃ　）のシャッターでは、両端の画素の露光量差は
１０％程度になり、蓄積時間差が無視できなくなる。

本発明は、従来のＣＭＤ固体撮像装置における上記問題
点を解消するためになされたもので、全画素の露光量を
一定にし蓄積時間差をなくしたシャッター付の固体撮像
装置を提供することを目的とする。

〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、ＣＭＤ画素を多数マトリクス状
に配列したアレイと、該アレイの各画素をソース・ゲー
ト選択方式により順次選択して出力信号を読み出す走査
手段とを備えた固体撮像装置において、各画素の読み出
し後ソース列ラインに蓄積ゲート電位より大きく、読み
出し電位近傍の電位よりも低い負電位を印加して各画素
のリセットを行う点順次読み出しリセット手段と、各画
素の読み出し動作に先駆けて、シャッター蓄積時間に対
応するゲート行ラインの印加電位を、前記点順次読み出
しリセット手段による点順次リセット実行時間に読み出
し電位とし、該点順次リセット実行時間以外の読み出し
時間は蓄積ゲート電位とするシャッター手段を設けて構
成するものである。

このように構成した固体撮像装置においては、点順次読
み出しリセット手段により、−画素毎の読み出し動作及
び−画素毎のリセット動作が行われ、シャッター手段に
より、前記点順次読み出しリセット手段によって所定画
素のリセット動作が行われる時間に、当該所定画素の列
ラインに接続され且つシャッター蓄積時間に対応する他
のゲート行ラインに接続されている画素のリセット動作
が行われる。これによりシャッター付の一画素読み出し
、一画素リセット方式〇〇ＭＤ固体撮像装置が達成され
、同一行に配列されている興列の画素に対して露光時間
差が生ずるのが有効に防止される。

〔実施例〕

実施例の説明に先立ち、まず本発明で適用する点順次読
み出しリセット方式について説明する。

先に述べたように、従来のＣＭＤ固体撮像装置において
は、リセット動作を一行一括で行い、読み出し動作は一
画素毎に行うようにしているため、同−行異列の画素の
蓄積時間差が生じる。原理的には、かかる蓄積時間差を
なくす方法としては、リセット動作及び読み出し動作と
も、−行一括で行う方式と、リセット動作及び読み出し
動作とも、−画素毎に行う方式が考えられる。

本発明において適用する後者の一画素毎にリセットを行
うＣＭＤ固体撮像装置については、例えば特開昭６０−
２２０６７４号において本件発明者らにより提案されて
おり、第１図にその回路構成図を示す、この回路構成は
第４図に示した従来のものと殆ど同一であるが、信号読
み出し出力端子１９には、オンチップ回路あるいは外部
回路により、可変のソース電圧パルス列ｖ３が印加され
るようになっている。

このＣＭＤ固体撮像装置を動作させるための駆動信号波
形図を第２図に示す、第５図に示した従来の駆動信号波
形と異なっている点は、行選択ゲート印加信号φ。１．
・・・・・φＧ、において、水平ブランキング期間のリ
セット動作のためのリセット電圧ｖｌのゲートパルスが
なくなっていることと、それに対応して一画素毎のリセ
ットを行うためにソース電圧パルス列■３が加えられて
いる点であ次に第２図の駆動信号波形図に基づいて読み
出し動作及びリセット動作の説明を行う、水平走査回路
２１からφ、、φ１．φ８．が、順次ソース列ライン選
択トランジスタ１４−１．１４−２．・・・・・１４−
ｎのゲートに印加されると、ゲート電圧■、７が印加さ
れたゲート行ライン（第２図においては行ライン１２−
１）に接続されているＣＭＤ画素のソース電流が順次出
力端子１９より読み出される。読み出しの時刻は、第２
図においてｔＩ、’ｔｚ、ｔ３で示されており、その時
のソース電圧パルス列Ｖ、の電位は、従来のものと同じ
くＯｖとなっている。

一画素が読み出された直後で、選択トランジスタ１４−
１．１４−２．・・・・・！４−ｎがオン積層となって
いる状態において、次いで出力端子１９に負の電圧Ｖ１
１が印加される。電圧ＶＳ＋の値は、読み出しゲート電
圧■、ｒ程度の電圧であり、蓄積ゲート電圧よりは正の
方向の電位となっている。この負のソース電圧■１が印
加されることにより、読み出しゲート電圧にあるＣＭＤ
画素は、表面伝導モードとなり正孔は基板に掃き出され
る。この動作により、読み出しゲート電圧ｖ１、が印加
された行ラインの一画素のＣＭＤのみがリセットされる
。そのリセット動作時刻を　Ｌ＋　　＋　　ｔ２’　＋
　　ｔ、′で示している。

以上のようにして、ＣＭＤ固体撮像装置における点順次
読み出しリセット動作が実現されるが、本発明は、先に
述べたように、この点順次読み出しリセット方式を応用
し、シャッター蓄積時間に対応する行のゲート行ライン
を、読み出し動作に先駆けて読み出しゲート電位に設定
し、全画素における露光時間が一定になるようにするも
のである。

次に本発明の実施例について説明する０本発明の回路構
成は第１図に示した点順次読み出しリセット方式の固体
撮像装置と同じであるので省略し、その駆動信号波形図
を第３図に示す、第３図において、行選択ゲート印加信
号φ＠１．φＧ！、φＧ３、水平走査信号−８８，φｓ
ｚ、ソース電圧パルス列■ｓについては、第２図に示し
たものと同一であり、第２図に示した駆動信号波形図と
異なる点は、読み出しに先駆けてリセットを行う行ライ
ンに印加する行選択ゲート印加信号φ。、にゲート印加
パルス列を形成している点である。

すなわち、ゲート印加信号φ、、については、画素ＣＭ
Ｄの読み出し時間（１，，１！、・・・・・）中は、蓄
積ゲート電位■、ｓとなっており、読み出し動作に続く
一画素毎のリセット時間（ＬＩ’＋１！・・・・・・）
には、読み出し電位ｖ、ｒになるように形成されている
。このように読み出しに先駆けてシャッター動作のため
リセット動作を行う行のゲート印加信号φＧ１を、上記
のように構成することにより、画素ＣＭＤの読み出し期
間中は、一画素のみの信号が得られ、その画素のリセッ
ト期間中は、同列の列ラインにつながるシャッター時間
に対応する所望の画素のみがリセットされることになる
。

これにより全画素の露光量を一定にし、蓄積時間差をな
くすことができる。

上記実施例においては、画素としてＣＭＤを用いたもの
について説明したが、本発明は、ＳＩＴ等の他の増幅型
の受光素子を画素として用いた固体撮像装置にも適用が
可能である。

〔発明の効果〕

以上実施例に基づいて説明したように、本発明によれば
、シャッター付の一画素読み出し、一画素リセット方式
のＣＭＤ固体撮像装置が実現でき、全画素の露光量が一
定となり、蓄積時間差が発生するという問題点を解消す
ることができる。

【図面の簡単な説明】

第１図は、本発明において応用する点順次読み出しリセ
ット方式の固体撮像装置の構成例を示す回路構成図、第
２図は、第１図に示した固体撮像装置の駆動信号波形図
、第３図は、本発明に係る固体撮像装置の一実施例の駆
動信号波形を示す図、第４図は、従来のＣＭＤ固体撮像
装置の構成例を示す回路構成図、第５図は、その駆動信
号波形図、第６図は、そのシャッター動作を行わせるた
めの信号波形を示す図である。 図において、１１−１１．１１−１２．・−４１−ａｎ
は画素ＣＭＤＳ１２−１．１２−２．・・・・・１２−
ｓは行ライン、１３−１゜１３−２．　・−−−・１３
−ｎは列ライン、１４−１．１４−２．・、・１４−ｎ
は列選択用トランジスタ、１５−１．１５−２．・・・
・・１５−ｎは反選択用トランジスタ、１６はビデオラ
イン、２０は垂直走査回路、２１は水平走査回路を示す
。 特許出願人　オリンパス光学工業株式会社第２図 第４図 Ｖｓｕｂ Ｖｓｕｂ＋ 第５図 第６図

Claims (1)

【特許請求の範囲】
1. １、半導体層の表面に、該表面と平行にソース・ドレイ
   ン電流が流れるようにソース領域及びドレイン領域を形
   成し、該ソース・ドレイン領域間の半導体層の表面に絶
   縁層を介してゲート電極を設けて構成した電荷変調素子
   を画素とし、該画素を多数マトリクス状に配列したアレ
   イと、該アレイの各画素をソース・ゲート選択方式によ
   り順次選択して出力信号を読み出す走査手段とを備えた
   固体撮像装置において、各画素の読み出し後ソース列ラ
   インに蓄積ゲート電位より大きく、読み出し電位近傍の
   電位よりも低い負電位を印加して各画素のリセットを行
   う点順次読み出しリセット手段と、各画素の読み出し動
   作に先駆けて、シャッター蓄積時間に対応するゲート行
   ラインの印加電位を、前記点順次読み出しリセット手段
   による点順次リセット実行時間に読み出し電位とし、該
   点順次リセット実行時間以外の読み出し時間は蓄積ゲー
   ト電位とするシャッター手段とを備えていることを特徴
   とする固体撮像装置。