JPH0488437A

JPH0488437A - 情報処理装置

Info

Publication number: JPH0488437A
Application number: JP2196242A
Authority: JP
Inventors: Hiromitsu Maeda; 前田　浩光; Mamoru Sugie; 杉江　衛; Tokuyasu Imon; 徳安井門; Toshiaki Tarui; 俊明垂井
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1990-07-26
Filing date: 1990-07-26
Publication date: 1992-03-23
Anticipated expiration: 2009-11-14
Also published as: JPH0690678B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、並列計算機の様に同一構成の処理装置を多数
接続した本体と、これに接続されたサービス・プロセッ
サ（以下、ＳｖＰと略す。）からなる情報処理装置に関
する。

〔従来の技術〕

情報処理装置の本体の保守・診断その他のために、Ｓｖ
Ｐと称する専用のプロセッサを設け、処理させることが
一般的に行われている。並列計算機においても本体とは
別にＳｖＰを設ける手法は、基本的には踏襲されると考
えられるが、並列計算機の様に同一構成の処理装置を多
数接続した情報処理装置の場合には、その構成上の特徴
に起因する問題がいくつか存在する。

例えば、各々の処理装置がマイクロプログラム制御で動
作する場合には、システム立ち上げ時にマイクロプログ
ラムのロードを、処理装置の台数だけ繰り返す必要があ
り、台数が多ければ多いほどロードに要する時間が長く
なるという問題がある。これに対しては、従来より、特
開昭６３−７８２３４号公報に記載のように、複数台の
処理装置に対して同時にマイクロプログラムをロードで
きるようにすることで解決が図られている。

ＳｖＰの処理を、書き込み型の処理と、読み出し型の処
理に分類すると、書き込み型の処理では上記の例のよう
に同時書き込みの方法で高速化を図ることが可能である
が、読み出し型の処理では同時読み出しと言えるような
方法は、ＳＶＰを複数設けるのでなければ採用できず、
また他の高速化方法も知られていない。

例えば、故障時に複数の処理装置の内部状態を読み出す
場合には、以下のようにして行っていた。

第３図は、情報処理装置の全体構成を示す図で、２０は
ｓｖｐで、２１−Ｏないし２１−ｎは同一構成の処理装
置であり、１−０ないし１−ｎはこれらを接続するため
のＳｖＰインターフェース・ユニット（Ｉ　Ｆ）である
。第２図は、このＳｖＰインターフェース・ユニット（
ＩＦ）の内部構成を示す図で、２はｓｖｐインターフェ
ース制御回路（ＳＩＦＣＮＴＬ）、３はスキャン制御回
路（ＳＣＡＮ　ＣＮＴＬ）、４はスキャン制御回路に命
令を与えるコマンド・レジスタ（ＣＭＤ）、５はスキャ
ン・アドレス・レジスタ（ＳＡＲ）、６はスキャン・デ
ータ・レジスタ（ＳＤＲ）、７はセレクタである。

スキャン制御回路２に含まれるユニット選択レジスタ（
ＵＳＲ）は、複数の処理装置２ｌ−０＝ｎに夫々対応し
て１ビツトの記憶領域を有している。

ＳｖＰインターフェースユニットは、５ＶＰ２０と、５
ＶＰ２０からのアクセス開始を示すＳ　ＴＲＢ線、書込
みか読出しかを示すＲＷ線、スキャンアドレスとスキャ
ンデータの授受を行う５ＶＰＢＵＳ、およびアクセスの
終了を示すＡＣＫ線の各信号線で結ばれている。

５ＶＰ２０は先ず、アクセスする処理装置を選択するた
めＳｖＰインターフェース制御回路２内のユニット選択
レジスタ（ＵＳＲ）の処理装置に対応するビット位置に
５ＶＰＢＵＳを介して′１′を書き込む。すなわち、処
理装置１２１−０にアクセスするためにはユニット選択
レジスタのＯビット目に′１′を、処理装置２１−１に
アクセスするためには１ビツト目にｇｌｌをという具合
に書き込む。ＳｖＰから処理装置２１−０ないし２１−
ｎへのアクセスは、このユニット選択レジスタＵＳＨの
対応するビットに′１″が書かれることにより可能とな
る。

ｓｖｐは処理装置２１−Ｏの内部状態（処理装置内の内
部レジスタおよびフリップフロップに保持される。）を
読比す場合には、ｓｖｐインターフェースユニット１−
０を選択し、そのＳｖＰインターフェース制御回路２に
対して５ＴＲＢ線を介して開始指示を行う、ｓｖｐイン
ターフェース制御回路２は開始指示を受けると、５ＶＰ
２０がアクセスを希望する内部レジスタあるいはフリッ
プ・フロップのスキャンアドレスを５ＶＰＢＵＳを介し
て受け、スキャンアドレスレジスタ５に書き込む。スキ
ャン制御回路３を起動するため、スキャン・アウトを意
味するデータ　′１′を５ＶＰＢＵＳより受はコマンド
・レジスタ４に書き込む。ここで、ＳｖＰインターフェ
ース１−１ないし１−ｎは選択されていないため、それ
らのレジスタ４および５への書き込みは行われない。

スキャン制御回路３は、起動されるとコマンド・レジス
タ４のデータに基きスキャン・アウトを行う。スキャン
が有効であることを示すＳＥ線、スキャン・インの為の
アクセスがスキャン・アウトの為のアクセスかを示すＳ
Ｉ線、および処理装置の内部レジスタあるいはフリップ
フロップへの書き込みを指示するＳＴ線の各スキャン制
御線とスキャン・アドレス（ＳＡ）線、およびスキャン
・イン・データまたはスキャン・アウト・データ（ＤＢ
）線を制御して処理装置２１−ｏの所望の内部レジスタ
あるいはフリップフロップよりデータを読み呂し、スキ
ャン・データ・レジスタ６へ格納する。スキャンデータ
への格納終了後、ｓｖＰインターフェース制御回路２に
対し、５ＶＰＢＵＳの解放を許可し、待ち状態に入る。

ＳｖＰインターフェース回路２は、５ＶＰＢＵＳ解放の
許可を受けるとＳ　Ｖ　Ｐ　２０へ、ＡＣＫ線を介して
アクセス終了信号を返す。

ｓｖｐは、５ＶＰＢｔＪＳ線が解放サレルト、スキャン
・データ・レジスタ６の読み出しを行い、−回の本体ア
クセスを終了する。

処理袋［２１−０の他の内部レジスタあるいはＦＦの値
を読み出すためには、ＳｖＰからスキャン・インを意味
するデータ“２”をコマンド・レジスタ４に格納し、ス
キャン・アドレスを変えて上記の手順を繰り返せばよい
。また、処理装置２１−１の内部状態を読み出すには、
処理装置２１−１を選択した後、処理装置２１−Ｏと同
様に処理を行う。この様に、複数の処理装置の内部状態
を読み出すには、処理装置を順次選択し、各処理装置に
ついて、スキャン・アウトを繰り返していた。

【発明が解決しようとする課題〕

上記従来技術においては、複数の処理装置から大量のデ
ータを読み出そうとすると、１台ずつ処理装置を選択し
、その各々についてスキャン・アドレスの設定とスキャ
ン・アウト指示を繰り返し行う必要があること、及びＳ
ｖＰはスキャンが終ってアクセス終了信号が返るまで有
効な処理を行えないため時間がかかりすぎるという問題
があった。

例えば、ハードウェアが誤動作する場合には、特定の条
件成立時にハードウェアの動作を停止させ、その時のハ
ードウェアの内部状態を読み出して調べることが、原因
究明の鍵となることが多い。

またハードウェア障害時にも、その時のハードウェアの
内部状態を読み出すことは、障害箇所を特定するために
重要である。ところが、この様な場合ハードウェアの内
部状態を読み出す前に、ハードウェアのどの部分の内部
状態を読み出すかを細かく指定することが難しく、広い
範囲に渡って読み出しを行うため多大な時間を要するこ
とになる。

本発明の目的は、同一構成の処理装置を多数接続した情
報処理装置の本体へのＳｖＰからの大量データのアクセ
スを高速化することにある。

〔課題を解決するための手段〕

上記目的は、ＳｖＰから１つの処理装置に対し大量のア
クセスを行う必要がある場合には、ＳｖＰからＳｖＰイ
ンターフェース・ユニット（ＩＦ）に対するアクセスと
ＳｖＰインターフェース・ユニットからその処理装置に
対するアクセスをオーバーラツプさせて処理できるよう
にするため、ＳｖＰインターフェース・ユニット内部こ
ＳｖＰまたはＳｖＰインターフェース・ユニット内のス
キャン制御回路のいずれか一方からの書き込みが可能な
バッファと、もう一方からの読み出しが可能なバッファ
と、これら２面のバッファを特定の条件により書き込み
用から読み出し用あるいはその逆へ切り替える回路とを
設け、スキャン制御回路には先頭アドレスを保持するレ
ジスタと連続アクセスする語長を保持するレジスタの値
に応じて、ｓｖｐからの起動後、ＳｖＰに代わり処理装
置に対して連続アクセスする機能を付加することにより
達成される。

ざら番二同−構成の複数処理装置に対し、ｓｖｐへ各々
の処理装置から大量のデータを読み出す場合には、対象
となる処理装置に対する連続アクセスヲ対応スるＳｖＰ
インターフェース・ユニット（Ｉ　Ｆ）に対して同時に
起動した後、ＳｖＰより１つずつ対応するＳｖＰインタ
ーフェース・ユニットを選択し、読み出しバッファのデ
ータを読み出すようにして、以上を１サイクルとしてこ
れを必要回数繰り返す読み出し方法を採用することによ
り達成される。

〔作用〕

二面のバッファは、切り替え回路により一方が書き込み
用に、もう一方が読み出し用になるよう制御され、前者
へのデータ書き込みと後者からのデータ読み出しを並行
して行うことが可能である。

スキャン制御回路は、従来の１ワ一ド単位のスキャンを
行う機能とともに、ＳＶＰからの指示に従い処理装置の
内部レジスタあるいはフリップフロップよりスキャン・
アウトして書き込み用となっているバッファへ書き込む
処理を指示されたワード長分だけ連続して行うか、また
は読み出し用となっているバッファから読み出し処理装
置の内部レジスタあるいはフリップフロップへスキャン
・インする処理を指示されたワード長だけ連続して行う
機能（連続アクセス機能と呼ぶ。）を併せ持つ。

これらの働きにより、少なくとも１つのＳｖＰインター
フェース・ユニットにおいてはスキャン制御回路による
スキャン・アウト・データの一方のバッファへの書き込
みと、前回のサイクルでスキャン・アウトしたデータを
保持しているもう一方のバッファからのＳｖＰによる読
み出しか、または前回のサイクルでＳｖＰより書き込ん
だスキャン・イン用データを保持している一方のバッフ
ァ内のデータのスキャン制御回路によるスキャン・イン
と、もう一方のバッファへのＳｖＰによる書き込みを同
時に行うことができる。

〔実施例〕

以下、本発明の一実施例を図面を用いて説明する。

第１図において、８は連続スキャンするワード長を設定
するためのスキャン・ワード・レングス・レジスタ（Ｓ
ＷＬ）　、９はスキャン・ワード・レングス・レジスタ
（ＳＷＬ）の保持する値と０とを比較し一致すると連続
スキャン終了をスキャン制御回路３に指示する比較回路
（ＣＭＰ）、１０はデクリメンタ、１１はインクリメン
タ、１２．１３．１４゜１８、１９．２０および２１は
セレクタ、１５−０および１５−１はＳｖＰまたはスキ
ャン制御回路２により書き込まれたデータを蓄積してお
くためのバッフｙ（ＢＵＦａおよびＢＵＦｂ）　、１６
−０または１６−１はそれぞれバッファ１５−０．１５
−１内のデータのアドレスを保持するポインタ（Ｐａお
よびｐｂ）、１７はバッファ１５−０および１５−１に
対し一方を書き込み用、もう一方を読み出し用に制御す
るとともに、特定の条件で書き込み用と読み出し用を切
り替える回路（ＳＷ）であり、他は第２図と同様である
。又、ＳｖＰインターフェース・ユニットが異なる以外
は、システムの構成は第３図と同様である。

先ず、１つの処理装置の内部状態を読み出す場合につい
て順をおって説明する。ここで、処理装置の内部レジス
タあるいはフリップフロップはＯから５１１までのスキ
ャン・アドレスを持つ。又、各処理装置は、共通の機能
を持つ内部レジスタあるいはフリップフロップを有して
おり、夫々の処理装置において共通の機能を持つ内部レ
ジスタあるいはフリップフロップは同じスキャン・アド
レスが与えら−れているとする。（どの処理装置の内部
レジスタあるいはフリップフロップにアクセスするかは
、ＳｖＰインターフェース・ユニットの選択によって決
まる。）また、バッファＢＵＦ　ａ１５−０およびバッ
ファＢ　Ｕ　Ｆ　ｂ　１５＝１の深さは６４ワードとす
る。

（１）　Ｓ　Ｖ　Ｐはアクセスする処理装置を選択する
ため、ＳｖＰインターフェース制御回路２内のユニット
選択レジスタ（ＵＳＲ）の装置番号と対応するビット位
置に′１′を書き込む。

（２）　Ｓ　Ｖ　Ｐは、スキャン・アドレスの先頭の値
である′Ｏ１をスキャン・アドレス・レジスタ５に、連
続して読み出すワード長を示す値（本例ではバッファの
深さが６４なので′６４′）をスキャン・ワードレング
ス・レジスタ８へ書き込んだ後、スキャン制御回路３を
起動するため、コマンド・レジスタ４に連続スキャン・
アウトを示すデータ′３′を書き込む。

（３）スキャン制御回路３は、起動されると、切り替え
回路１７に書き込みバッファの切り替えを指示し、ＳＶ
Ｐインターフェース制御回路２に５ＶＰＢＵＳ解放の許
可を出す。ここでバッファＢＵＦｂ１５−１が書き込み
用になっているものとする。

（４）ＳＶＰインターフェース制御回路２は、５ＶＰＢ
ＵＳ解放許可を受は取ると、ＳｖＰにＡＣＫ線を介しＡ
ＣＫ信号を返す。

一方、スキャン制御回路３は、スキャン・ワードレング
ス・レジスタ８の値（現在値′６４′）を比較回路９に
より′０′と比較するが、等しくないので、スキャン・
アドレス・レジスタ５の値（現在値′０′）によって指
し示される処理装置の内部レジスタあるいはフリップフ
ロップの値をスキャン・アウトし、バッファＢＵＦｂ　
１５−１へ格納する。格納後ポインタ１６−１はｌ進め
られる。

（５）ＳｖＰはＡＣＫ信号を受は取るが、この時は読み
出すデータがないので、先に起動した連続スキャン・ア
ウトの終了を時間監視により待つ。

一方、スキャン制御回路３は、スキャン・ワードレング
ス・レジスタ８の値をデクリメンタ１０により１だけ減
じ、新しい値をセットする。またスキャン・アドレス・
レジスタ５の値をインクリメンタ１１により１だけ加え
、新しい値をセットする。

（６）スキャン制御回路３は、スキャン・ワードレング
ス・レジスタ８の値（現在値’６３’　）を比較回路９
によって′Ｏ″と比較するが、等しくないので、スキャ
ン・アドレス・レジスタ５の値（現在値′１′）によっ
て指し示される処理装置の内部レジスタあるいはフリッ
プフロップの値をスキャン・アウトし、バッファＢＵＦ
ｂ　１５−１へ格納する。格納後ポインタ１６−１は１
進められる。

（７）スキャン制御回路３は、スキャン・ワードレング
ス・レジスタ８の値をデクリメンタ１０により１だけ減
じ、新しい値をセットする。またスキャン・アドレス・
レジスタ５の値をインクリメンタ１１により１だけ加え
、新しい値をセットする。

（８）スキャン制御回路３は、上記（６）および（７）
の処理をスキャン・ワードレングス・レジスタ８の値が
ｔ　Ｏｊ　と等しくない間繰り返し、等しくなっ・た時
に連続アクセス（この場合は連続スキャン・アウト）を
終了し、待ち状態に入る。

（９）　Ｓ　Ｖ　Ｐは時間監視により、先の連続スキャ
ン・アウトの終了を待った後、スキャン・アドレス・レ
ジスタ５に′６４′（先の連続スキャン・アウトでスキ
ャン・アドレス１６３′　まで終了している。）を、ス
キャン・ワードレングス・レジスタ８にワード長′６４
′　を書き込んだ後、コマンド・レジスタ４にデータ１
３′を書き込んで連続スキャン・アウトを起動する。

（１０）スキャン制御回路３は、起動されると、切り替
え回路１７に指示して書き込みバッファをバッファＢＵ
Ｆａ１５−１に切り替え、ＳＶＰインターフェース制御
回路２に５ＶＰＢＵＳ解放の許可を出し、ＳＶＰにＡＣ
Ｋ信号を返す。その後は、スキャン・アドレス１６４′
から’　１２７’に対して、回めの連続スキャン・アウ
トと同様の処理を行う。

（１１）ＳＶＰはＡＣＫ信号を受は取ると、−回めの連
続スキャン・アウトで読み出したデータをバッファＢＵ
Ｆｂ　　１５−１から１ワードずつ６４回に渡って読み
呂す。このバッファＢＵＦｂ　１５−１からの読み出し
は、ＳｖＰインターフェース制御回路２により、セレク
タ１９および２１、ポインタＰｂ１６−１．５ＶＰＢＵ
Ｓ、ＡＣＫ線が制御されて実行される。

（１２）　Ｓ　Ｖ　Ｐ　ハ、バッフｙＢＵＦｂ　１５−
１がら０’）読み出しが全て終了し、かつ、監視時間を
超過すると、３回めの連続スキャン・アウトの準備およ
び起動を行った後、ＡＣＫ信号が返ってくると２回めに
連続スキャン・アウトしたデータをＢＵＦａ１５−０か
ら読み出す。

（１３）　Ｓ　Ｖ　Ｐは、新しい連続スキャン・アウト
の準備と起動、その後の前回連続スキャン・アウトした
データの読み出しを繰り返し、７回めに連続スキャン・
アウトしたデータの読み出しまで行う。

（１４）　Ｓ　Ｖ　Ｐは、７回めに連続スキャン・アウ
トしたデータの読み出しが終了し、かつ、監視時間を超
過すると、８回めに連続スキャン・アウトしたデータを
読み出すため、ダミーの連続スキャン・アウトを準備、
起動し、バッファを切り替える。

すなわち、コマンド・レジスタ４へ連続スキャン・アウ
トを意味するデータ　′３′を書き込む。しかし、スキ
ャン・ワードレングス・レジスタ８の値は、８回めの連
続スキャン・アウト終了時、′０′となったままなので
、バッファの切り替えが行われるだけで終了する。Ｓｖ
Ｐは、ＡＣＫ信号を受は取ると、８回めに連続スキャン
・アウトしたデータを読み出し、処理装置内のすべての
内部レジスタあるいはフリップフロップの値の読み呂し
を終了する。

以上の処理について、スキャン制御回路３による処理を
状態遷移として第４図に、全体の処理の流れをタイムチ
ャートとして第５図の（ａ）に示す。

次に、１つの処理装置に対し連続したアドレスに書き込
む場合については、上記連続読み出しの場合と、以下の
点で異なる。

すなわち、ｓｖｐがバッファに書き込み、スキャン制御
回路３がこれを読み出して処理装置にスキャン・インす
ることと、バッファの切り替えが連続スキャン・インの
起動時に行われることと、処理の最後に、バッファを切
り替えるためだけのダミーの連続アクセスの起動が不要
ということである。尚、ここでは、コマンド・レジスタ
４には、連続スキャン・インを示すデータ　′４′が格
納される。

以上の処理について、スキャン制御回路３による処理を
状態遷移として第４図に、全体の処理の流れをタイムチ
ャートとして第５図の（ｂ）に示す。

最後に、複数の処理装置に対して連続アドレスにアクセ
スする場合について説明する。ただし、書き込む場合は
、１つの処理装置に対して連続アドレスに書き込む場合
に行う処理を、複数の処理装置を選択して同様に行えば
よいだけなので説明を省略する。

複数の処理装置に対して連続アドレスから読み出す場合
を第６図により説明する。ここで、処理装置の選択、Ｓ
ｖＰによる連続スキャン・アウトの準備と起動、スキャ
ン制御回路３による連続スキャン・アウトおよびＳｖＰ
によるバッファからの読み出しの個々の詳細な内容は１
つの処理装置に対して連続アドレスから読み出す場合と
同じである。また、アドレスはＯから５１１までとし、
バッファの深さは６４ワードとする。

（１）ＳＶＰは、ｎ＋１個のＳＶＰインターフェース・
ユニット１−０〜１−ｎを選択し、１回めの連続スキャ
ン・アウトの準備と起動を行う。

（２）各Ｓ　Ｖ　Ｐインターフェース・ユニット１−〇
〜１−　ｎのスキャン制御回路３は、起動されると、バ
ッファの切り替えとＳＶ、ＰＢＵＳ解放許可を行った後
、連続スキャン・アウトを処理する。

（３）　Ｓ　Ｖ　ＰはＡＣＫ信号を受は取っても、この
時は読み出すデータがないので、連続スキャンアウト終
了の監視時間の経過を待つ。監視時間を超過すると、ｎ
＋１台の処理装置に対し２回めの連続スキャン・アウト
の準備と起動を行う。

（４）各Ｓｖｐインターフェース・ユニット１−〇〜１
−ｎのスキャン制御回路３は、起動されると、バッファ
の切り替えと５ＶＰＢＵＳ解放許可を行った後、連続ス
キャン・アウトを処理する。

（ｓ）　ｓ　ｖ　ｐはＡＣＫ信号を受は取ると、バッフ
ァに格納されているデータを読み出すため、１個ずつＳ
ｖＰインターフェース・ユニットを選択し、１ワードず
つ６４回に渡って読み出し、これをｎ＋１回繰り返す。

全ての処理装置から前回の連続スキャン・アウトによる
データを読み出し終え、かつ、監視時間を超過したら、
ｎ　＋　１個のＳＶＰインターフェース・ユニットを選
択し、次回の連続スキャン・アウトの準備と起動を行う
。

（６）上記（４）および（５）が繰り返され、７回めの
連続スキャン・アウトによるデータの読み出しが終了し
、かつ、監視時間を超過すると、ＳｖＰは８回めに連続
スキャン・アウトしたデータを読み出すため、ｎ　＋　
１個のＳＶＰインターフェース・ユニットを選択した後
、ダミーの連続スキャン・アウトを準備、起動し、バッ
ファを切り替える。

ＳｖＰはＡＣＫ信号を受は取ると１個ずつＳｖＰインタ
ーフェース・ユニットを選択しながら、８回めの連続ス
キャン・アウトによるデータを読み呂す。

以上により、ｎ＋１台の処理装置から内部状態を読み出
す処理が終了する。

以上、連続アクセスの場合を説明したが、従来通りの１
ワードずつのアクセスが可能なことは、第１図および第
４図より明かである。

本例では、処理装置とＳＶＰインターフェース・ユニッ
トは１対１で接続されているが、複数の処理装置に対し
１個のＳｖＰインターフェースが接続されている場合で
も、本発明は適用可能である。

また、ＳＶＰインターフェース・ユニットのスキャン方
式にかかわらず本発明は有効である。

〔発明の効果〕

以上の様に本発明によれば、同一構成の処理装置を多数
接続した本体装置に対して、ｓｖｐから連続アドレスに
アクセスする場合、従来例ではＳｖＰにより１ワードご
とに行っていたスキャン・アドレスあるいはスキャン・
イン・データの設定、スキャンの起動、スキャン終了の
待ち合せが不要になり、はぼＳＶＰインターフェース・
ユニット内のバッファへのスキャン・イン・データの書
き込み、あるいはＳＶＰインターフェース・ユニット内
のバッファからのスキャン・アウト・データの読み出し
にかかる時間だけとなるので高速に処理することが可能
となり、誤動作時等に処理装置の内部状態を読み出す場
合など保守・診断機能の向上に効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のＳＶＰインターフェース・
ユニットの構成図、第２図は従来例のＳｖＰインターフ
ェース・ユニットの構成図、第３図は情報処理装置全体
の構成図、第４図はスキャン制御回路の状態遷移図、第
５図は１台の処理装置に対し連続スキャンする場合のタ
イムチャート、第６図はｎ台の処理装置に対し連続スキ
ャン・アウトする場合のタイムチャートである。１・・・ＳｖＰインターフェース・ユニット、２・・・
ＳｖＰインターフェース制御回路、３・・・スキャン制
御回路、４・・・コマンド・レジスタ、５・・・スキャ
ン・アドレス・レジスタ、６・・・スキャン・データ・
レジＸ　タ、　７，１２，１３，１４，１８，１９，２
０，２１・ｆ　Ｌ／　）ｙ　５　。８・・・スキャン・ワード・レングス・レジスタ、９・
・・比較回路、１０・・・デクリメンタ、１１・・・イ
ンクＩＪ　メンタ、１５−０，１５−１−・・バフ　−
７ｙ　、１６−０．１６−１・・・ポインタ、１７・・
・切り替え回路。集　１　図特許出願人　工業技術院長　杉浦賢集図稟図集図嵩図ＸＦＵＳＶＦイングー７エースユ＝・Ｉト

Claims

【特許請求の範囲】１、各々にスキャン・アドレスが設定された複数の内部
レジスタあるいはフリップ・フロップを含む複数の同一
構成の処理装置と、この処理装置に接続されるサービス
・プロセッサからなる情報処理装置において、１台の処理装置または複数台の処理装置のグループに対
応して配置され、前記サービス・プロセッサから処理装
置へのアクセスの媒介となるインターフェース・ユニッ
トを設け、各インターフェース・ユニットは、２つのバッファと、
前記バッファを一方は処理装置に他方は前記サービス・
プロセッサに接続する切換手段と、前記サービス・プロ
セッサから指定された数のスキャン・アドレスを連続し
て発生して前記一方のバッファと処理装置の内部レジス
タあるいはフリップ・フロップとの間で連続的にデータ
のスキャン・インあるいはスキャン・アウトを行なうス
キャン制御回路と、前記他方のバッファと前記サービス
・プロセッサの間で複数のデータのアクセスを行なうイ
ンターフェース制御回路とを有し、前記スキャン制御回路は、指定された数のスキャン・ア
ドレスを連続して発生し終わったときに前記切換手段を
制御して夫々のバッファの接続を切り換えることを特徴
とする情報処理装置。２、請求項１に記載の情報処理装置において、前記サー
ビス・プロセッサが複数のインターフェース・ユニット
を介して処理装置から同時にデータをスキャン・アウト
する場合、各々の処理装置においてデータを幾つかのブ
ロックに分割し、対象となる全てのインターフェース・
ユニットに対し、サービス・プロセッサから１ブロック
のデータのスキャン・アウトを指示した後、インターフ
ェース・ユニットのバッファ内に既に読み出されたブロ
ックが存在していた場合には、対象となる全てのインタ
ーフェース・ユニットから順番にブロックを読み出すこ
とを特徴とするサービス・プロセッサのアクセス方法。