JPH0490033A - マイクロコンピュータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マスクマイクロコンピュータとスレブマイク
ロコンピュータでなるコンピュータ回路に関し、特に、
該回路におけるマイクロコンピュータの暴走検出に関す
る。

〔従来の技術〕

この種の回路の従来の一例を第７図に示す。この回路で
は、マスクマイクロコンピュータ１とスレーブマイクロ
コンピュータ２にデュアルポートＲＡＭ３が接続されて
いる。以下、マイクロコンピュータをＣＰＵと称す。ｃ
ｐｕｉはＣＰＵ２に与えるデータ又は信号をＲＡＭ３に
書き込み、ＣＰＵ２がこのデータ又は信号をＲＡＭ３よ
り読み出すことにより、ＣＰＵＩから２へのデータ又は
信号の転送が行われる。また、その逆に、ＣＰＵ２はＣ
ＰＵＩに与えるデータ又は信号をＲＡＭ３に書込み、Ｃ
ＰＵＩがこのデータ又は信号をＲＡＭ３より読み出すこ
とにより、ＣＰＵ２から１へのデータ又は信号の転送が
行われる。

すなわち、ＣＰＵＩ／ＣＰＵＺ間の通信は、ＲＡＭ３を
介して行われる。

ＣＰＵ１および２の暴走検出のためにウォッチドッグタ
イマ４がある。ＣＰＵＩと２の、ウォッチドッグタイマ
４をリセット（再スタート＝再トリガ）するためのリセ
ット信号は判定回路５に与えられる。判定回路５は、Ｃ
ＰＴＪＩおよび２からのリセット信号がそれぞれ所定時
間間隔内で到来している間は、ウォッチドッグタイマ４
に、その時限Ｔよりも短い間隔でリセット信号を与える
ので、ウォッチドッグタイマ４はタイムオーバ（時限Ｔ
の計時完了）をしない。ＣＰ　Ｕ　１又は２がリセット
信号を発生しなくなると、又はリセット信号周期が所定
時間間隔よりも長くなると、判定回路５がウォッチドッ
グタイマ４にリセット信号を与えず、又は与えるのが遅
れて、ウォッチドッグタイマ４がタイムオーバしてコン
ピュータリセット信号を発生しこれをＣＰＵＩおよび２
のリセット入力端Ｒ３Ｔに与える。ＣＰＵＩおよび２は
このリセット信号を受けると、電源投入直後の初期状態
と同様な状態に復帰し、そこからプログラムの再実行を
開始する。

従来回路のもう一つを第８図に示す。これにおいては、
ＣＰＵＩにはウォッチドッグタイマ４１が、またＣＰＵ
２にはウォッチドッグタイマ４２が接続されており、Ｃ
ＰＵＩおよびＣＰＵ２はそれぞれ、タイマ４．および４
□に、それらの時限Ｔ１およびＴ２よりも短い時間間隔
でリセット信号を与える。ＣＰＵＩがリセット信号を発
生しなくなると、あるいはリセット信号の間隔がタイマ
時限Ｔ１よりも長くなると、タイマ４．がタイムオバし
て、ノアゲート６を介してコンピュータリセット信号を
発生しこれをＣＰＵＩおよび２のυセット入力端Ｒ３Ｔ
に与える。ＣＰＵ２がリセット信号を発生しなくなると
、あるいはリセット信号の間隔がタイマ時限Ｔ２よりも
長くなるとタイマ４２がタイムオーバし、ノアゲート６
を介してコンピュータリセット信号を発生しこれをＣＰ
ＵＩおよび２のリセット入力端Ｒ３Ｔに与える。

上述の従来例２例のいずれにおいても、ＣＰＵ１又は２
が暴走によりタイマリセット信号を発生しなくなると、
又はリセット信号の発生が遅れると、ＣＰＵＩおよび２
の両者が共にリセットされる。

第７図に示す例では、コンピュータの暴走検出のために
コンピュータ以外に判定回路５およびウォッチドッグタ
イマ４が必要であり、第８図に示す例では２個のウォッ
チドッグタイマ４１，４□とノアゲート６が必要である
。また、各マイクロコンピュータにはタイマリセット信
号を出力するための入出力ボートがそれぞれ必要である
。

これらの、暴走検出用の付加回路を省略するため、特開
昭６２−９１９６６号公報に開示の複写機の制御装置で
は、マスタＣＰＵからスレーブＣＰＵにある指令信号を
送信し、スレーブＣＰＵがこの信号に対する応答信号を
返送し、マスクＣＰＵが、この応答信号があることをも
ってスレーブＣＰＵが正常動作であると判定し、指令信
号に対する応答信号がないとスレーブＣＰＵが異常であ
ると判定する。

特開昭６３−２５３９６４号公報に開示の複写制御装置
では、マスタＣＰＵとスレーブＣＰＵの一方が他方の通
信回数をカウントし、カウント値は所定タイミングでリ
セットし、カウント値が設定値を越えると該他方が異常
であると判定する。

〔発明が解決しようとする課題〕

第７図および第８図に示す前述の従来例では、判定回路
５を付加するとか、ＣＰＵＩ、２のそれぞれに１個のウ
ォッチドッグタイマ４１，４□を接続するとか、あるい
はタイマリセット信号を出力するための入出力ボートを
接続するとか、回路素子数が増加する。特に、入出力ボ
ートにタイマリセット信号以外の例えば機械内の状態検
出センサ類や各種負荷等が接続されている場合には、該
入出力ボートにタイマリセット信号を兼用して接続すれ
ばよいが、タイマリセット信号以外に入出力ボートを必
要としないマイクロコンピュータが含まれている場合に
、タイマリセット信号専用の入出力ボートを設けること
はむだとなる。

前記特開昭６２−９１９６６号公報に開示のコンピュー
タ回路では、これらの回路素子が省略となるが、マスタ
ＣＰＵの暴走は検知できない。これを行おうとすれば、
スレーブＣＰＵもマスタＣＰＵにある指令信号を送信し
、マスタＣＰＵがこの信号に対する応答信号を返送し、
スレーブＣＰＵが、この応答信号があることをもってマ
スタＣＰＵが正常動作であると判定し、指令信号に対す
る応答信号がないとマスタＣＰＵが異常であると判定す
るようにすればよいが、マスタＣＰＵおよびスレーブＣ
ＰＵ共に、相手方の暴走監視のための動作が複雑になる
。しかも、両者が共に暴走した場合には、暴走保護が不
能となる。

前記特開昭６３−２５３９６４号公報に開示のコンピュ
ータ回路でも、前記特開昭６２−９１９６６号公報に開
示のものと同様な問題が考えられる。

本発明は、比較的に簡単な回路要素の付加とＣＰＵの監
視動作により、マスタＣＰＵおよびスレーブＣＰＵの一
方および両方の暴走の検知および暴走保護を行うことを
目的とする。

〔課題を解決するための手段〕

本発明のマイクロコンピュータ回路は、時限開始より所
定時限Ｔ内に再スタート信号（タイマリセット信号）を
受けると時限動作を新たに開始し再スタート信号（タイ
マリセット信号）を受けないと該所定時限Ｔでタイムオ
ーバし、タイムオーバしたとき後記筒１および第２マイ
クロコンピュータ（１，２）をリセットするリセット信
号（コンピュータリセット信号）を与えるウォッチドッ
グタイマ（４）：定常動作中に後記第２マイクロコンピ
ュータ（２）に前記所定時限Ｔ以内の時間間隔で再スタ
ート信号を与え、前記リセット信号（コンピュータリセ
ット信号）に応答して自身をリセットする第１マイクロ
コンピュータ（１）；被制御機構（３０）のセンサ（１
０）の検出信号を入力し該機構（３０）のアクチュエー
タ（１１）に対して制御信号を出力すると共に、前記ウ
ォッチドッグタイマ（４）に再スタート信号（タイマリ
セット信号）を与えるための信号入出力手段（９）；お
よび、定常動作中に前記信号入出力手段（９）を介して
センサ（１０）の検出信号を読込みアクチュエータ（１
１）に制御信号を出力しかつ前記再スタート指示信号を
受けると前記信号入出力手段（９）を介して再スタート
信号（タイマリセット信号）を前記ウォッチドッグタイ
マ（４）に出力し、前記リセット信号（コンピュータリ
セット信号）に応答して自身をリセットする第２マイク
ロコンピュータ（２）　；　ヲ備える。

なお、カッコ内の記号は、図面に示し後述する実施例の
対応要素を示す。

〔作用〕

第１マイクロコンピュータ（１）および第２マイクロコ
ンピュータ（２）ともに正常動作中には、第１マイクロ
コンピュータ（１）が、第２マイクロコンピュータ（２
）に、所定時限Ｔ以内の時間間隔で再スタート指示信号
を与え、第２マイクロコンピュータ（２）が、この再ス
タート指示信号に応答してウォッチドッグタイマ（４）
に再スタート信号（タイマリセット信号）を与えるので
、ウォッチドッグタイマ（４）はタイムオーバせずリセ
ット信号（コンピュータリセット信号）を第１および第
２マイクロコンピュータ（１，２）に与えることはない
。

仮に第１マイクロコンピュータ（１）が暴走しこれによ
り再スタート指示信号が第２マイクロコンピュータ（２
）に与えられなくなると、第２マイクロコンピュータ（
２）が再スタート信号（タイマリセット信号）をウォッ
チドッグタイマ（４）に与えず、これによりウォッチド
ッグタイマ（４）がタイムオバしてリセット信号（コン
ピュータリセット信号）を発生する。このリセット信号
（コンピュータリセット信号）が第１および第２マイク
ロコンピュータ（１，２）に与えられてそれらのコンピ
ュータはリセットを行う。

仮に第２マイクロコンピュータ（２）が暴走すると、第
１マイクロコンピュータ（１）が再スタート指示信号を
与えても第２マイクロコンピュータ（２）が再スタート
信号（タイマリセット信号）をウォッチドッグタイマ（
４）に与えず、これによりウォッチドッグタイマ（４）
がタイムオーバしてリセット信号（コンピュータリセッ
ト信号）を発生する。このリセット信号（コンピュータ
リセット信号）が第１および第２マイクロコンピュータ
（Ｌ　２）に与えられてそれらのコンピュータはリセッ
トを行う。

第１および第２マイクロコンピュータ（１，２）の両者
が暴走したときには、第１マイクロコンピユタ（１）が
再スタート指示信号を発せず、しかも第２マイクロコン
ピュータ（２）が再スタート信号（タイマリセット信号
）を発しないので、ウォッチドッグタイマ（４）がタイ
ムオーバしてリセット信号（コンピュータリセット信号
）を発生する。このリセット信号（コンピュータリセッ
ト信号）が第１および第２マイクロコンピュータ（Ｌ　
２）に与えられてそれらのコンピュータはリセットを行
う。

また、第２マイクロコンピュータ（２）が発スル再スタ
ート信号（タイマリセット信号）は、第１および第２マ
イクロコンピュータ（Ｌ　２）によって制御される機構
（３０）のセンサ（１０）の検出信号を入力し、該機構
（３０）のアクチュエータ（１１）に対して制御信号を
出力する、すなわち既存の信号入出力手段（９）を介し
て出力されるので、特に再スタート信号（タイマリセッ
ト信号）の出力専用の信号入出力手段を新たに設ける必
要はない。

このように本発明によれば、１個のウォッチドッグタイ
マ（４）と、第１および第２マイクロコンピュータ（１
，２）の比較的に簡単な監視動作により、第１および第
２マイクロコンピュータ（１，２）のそれぞれの暴走お
よび両者同時の暴走のいずれも検知され、この暴走に対
応して第１および第２マイクロコンピュータ（１，２）
が共にリセットされる。

本発明の他の目的および特徴は、図面を参照した以下の
実施例の説明より明らかになろう。

〔実施例〕

第３図に、本発明の一実施例を組み込んだ複写機の構成
を示す。この複写機は、自動原稿送り装置（以下ＡＤＦ
という）２０．複写機本体３０゜補助給紙ユニット４０
およびフィニッシャ５０よすなる。

ＡＤＦ２０は、複写機本体３０に開閉自在に備えられて
おり、給送ローラ１５１．ベルト＋５２および排出ロー
ラ１５３等により、原稿テーブル＋６０上に載置された
原稿の給排を行う。すなわち、複写機本体３０の光学走
査開始前に原稿テーブル１６０上に載置された原稿の最
上位の１枚を抽出して複写機本体３０のコンタクトガラ
スＩｌｌ上にセントし、光学走査終了後にその原稿を上
部の排紙テーブル上に排出する。

複写機本体３０は、光学系１１０１作像系１２０．給紙
系１３０、および、再給紙系１４０等でなる。

光学系１１０は、コンタクトガラス１１１およびその下
方に配置された露光ランプ１１２．第１ミラーＨ３ａ、
第２ミラー＋＋３ｂ、第３ミラー１１３ｃ、第４ミラー
１］３ｄ、第５ミラー１１３ｅ、第６ミラ１１３　ｆ　
、集光レンズ１１４ならびに防塵ガラス１１５等でなり
、作像系＋２０は感光体ドラム１２１およびその周囲の
配設された帯電チャージャ１２２．イレーザ１２３、現
像器１２４．転写前チャージャ１２６９分離チャージャ
１２７９分離爪１２８．クリーニング前除電チャージャ
（以下ＰＣＣという）１２９ならびにクリーナ１２八、
および、感光体ドラム１２＋の下流に配置された搬送ベ
ルト１２Ｂならびに定着器＋２Ｃ等でなる。

給紙系１３０は、手差給紙テーブル＋３１　ａ　、給紙
力セント１３１　ｂ　、　１３１　ｃ等を備えている。

また、実施例の複写機のように補助給紙ユニット４０が
結合されている場合にはそれを編合する。つまり、給紙
系１３０は、手差給紙テーブル！３］ａ、給紙カセット
１３１ｂ、　＋３１ｅおよび補助給紙ユニット４０に備
わる記録紙トレーＨ１ｄ　、　１３］　ｅのうち、オペ
ークにより選択されたものが擁する記録紙を１枚抽出す
る。また記録紙トレー＋３１ｄ、＋３１ｅおよび給紙力
セント１３１　ｂ　、　１３］　ｃ　（ただし手差給紙
テーブル１３１ａは給紙カセット１３１ｂと共用してい
る）には、呼出しコロ１３２ａ、！３２ｂ、１３２ｃ、
Ｈ２ｄ、給紙コロ１３３ａ、　１３３ｂ、　１３３ｃ、
　１３３ｄ、および逆転：Ｉｏ　１３４　ａ　、　１３
４　ｂ　、　１３４　ｃ　、　１３４　ｄ、ならびにレ
ジストローラ１３５．ガイドマイラ１３６．各種ガイド
および中間ローラ等が備わっている。

再給紙系１４０は、切換爪＋４１．接離ローラ１４２゜
反転ガイ１１４３９反転ローラ１４４．ゲート爪１４５
゜中間トレー１４６．先端寄せコロ１４７．ペーパスト
ツバ１４８．　呼出しコロ１４９．給紙コロ１４Ａ、　
逆転コロ１４Ｂおよび排紙コロ１４ｃ等でなる。

フィニッシャ５０は、ローラおよび紙ガイドならびに多
数のビンを備え、複写機本体３０から排出された記録紙
のソーティングあるいはスクッキングを行う。

以下、簡単に複写動作を説明する。

ＡＤＦ２０により原稿がコンタクトガラス１１１上にセ
ットされスタート指示があると、給紙クラッチがオンと
なってそのとき選択している給紙台の呼出しコロが記録
紙を給紙コロに送り出す。給紙コロはその逆方向に回転
するので、重送が防止されて最上の１枚の記録紙のみが
レジストローラ１３５に向けて送られる。

この間、光学系１１０はコンタクトガラス１１１上の原
稿を走査し、露光ランプ１１２により照明した原稿の反
射光を第１ミラー１１３ａ、第２ミラー＋＋３　ｂ　。

第３ミラー］１３ｃ、集光レンズ１１４．第４ミラ１１
３ｄ、第５ミラー１１３　ｅ　、第６ミラー＋１３　ｆ
および防腰ガラス１１５を介して感光体ドラム１２１の
感光面に導く。

感光体ドラム１２１は、図示時計方向に回転しており、
その感光面は、光学系１１０より原稿反射光の反射を受
ける前に、帯電チャージャ１２２により一様に帯電され
、イレーザ１２３による除電で潜像領域が形成されてい
る。したがって、この潜像領域に原稿の反射光が照射さ
れるとその強弱に応じて光電溝を生じ、静電潜像が形成
される。

この静電潜像は現像器＋２４により現像され、原稿の濃
度に応じてトナーが付着したトナー像となる。このトナ
ー像は、レジストローラ１３５から繰り出される記録紙
に転写されるが、転写を容易にするため、Ｐ　Ｔ　Ｌ　
１２５により転写前の除電がなされる。

レジストローラ１３５が繰り出した記録紙は、ガイドマ
イラ１３６により感光体ドラム１２］の感光面に密着さ
れ、転写チャージャ１２６の直上でトナー像が転写され
る。この直後、記録紙は分離チャージャ１２７により感
光面から分離されるが、このとき分離が不充分であると
、分離爪１２ｇにより強制的に分離される。

記録紙の分離後、感光体ドラム１２１の感光面はクリー
ナ１２Ａにおいて残存トナーが除去され、記録紙は搬送
ベルト１２Ｂにより定着器１２Ｃに送られる。

定着器１２Ｃは、定着ローラ１２Ｃａおよび加圧ローラ
１２Ｃｂを備え、トナー像が転写された記録紙を圧力を
加えながら加熱しく約１８５℃）、トナー像を定着させ
る。

トナー像が定着された記録紙は、再給紙系１４０に渡さ
れる。再給紙系１４０は、両面モードの第１面のコピー
以外では、切換爪１４１の作用によりその記録紙を排紙
コロ１４Ｃに導びくが、両面モードの第１面のコピーで
は反転ガイド１４３に導く。

この後、記録紙の後端が切換爪１４１を通過すると、切
換爪１４１が切換わり、接離ローラ１４２が接となって
記録紙を反転ローラ１４４に送り、反転ローラ１４４は
ゲート爪１４５に送る。

ゲート爪１４５は４つあり、記録紙サイズに応じたゲー
ト爪が開くことにより、記録紙は中間トレー１４６に放
出される。中間トレー１４６に落ちた記録紙は、先端寄
せコロ１４７によりベーパストッパ１４８に当接するま
で寄せられてその先端が揃えられ、ストックされる。

中間トレイ１４６にストックされた記録紙は、両面モー
ドの第２面のコピースタート時に、呼出しコロ１４９に
より給紙コロ１４Ａと逆転コロ１４Ｂとによりその最上
の１枚がレジストローラ１３５に送られる。

なお、各部コピーに表および裏表紙を添付する表紙作成
モードおよび表のみの表紙を添付する表のみ表紙作成モ
ードにおいては、表紙作成時に複写機本体３０から白紙
の記録紙がフィニッシャ５０に渡される。

フィニッシャ５０においては、ソートモードが選択され
ているときには排紙コロ１４ｅから送られた記録紙を線
毎に仕分けし、スタックモードが選択されているときに
は、それを頁毎に仕分けする。

なお、現像器１２４のトナー濃度検出を行うときには、
原稿のトナー像の形成に先立って、コンタクトガラスＩ
Ｉ＋の先方にある標準パターンのトナ像を形成し、その
濃度を現像器１２４の下流に備わるＰセンサＰＳＨによ
り読み取る。

第４図は、この複写機に備わる操作＆表示ボード６０の
外観を示す。コピー枚数セットのためのテン（１０）キ
ー６１．同じくクリアキー６２．コピースタート用のス
タートキー６３．各種モードをイニシャルにするモード
クリアキー６４．特殊モードで数値入力時に認識のため
に押下するエンターキー６５９割込みモードの設定、解
除を行うための割込みキー６６、その他各種モード（用
紙選択、変倍、画像濃度等）を選択するモード選択キー
群６７を有している。

また、表示部６８は液晶（ＬＣＤ）で構成され、コピー
枚数等のモードの状態を表示する固定バタン（表示）部
６９と文字表示が可能なキャラクタ（ドツト）表示部７
０とを有し又いる。

第１図に、第３図の複写機の電気回路構成の概略を示す
。この電気回路において、制御回路は２つのマイクロコ
ンピュータ、すなわちマスタＣＰＵＩおよびスレーブＣ
ＰＵ２を中心として構成されている。マスタＣＰＵＩは
、操作パネルを通じたマン／マシン　インターフェイス
や複写モードの管理、複写シーケンスの設定等、複写機
のシステムコントロールを行うものであり、スレプＣＰ
Ｕ２は、マスクＣＰＵＩから指示されたシケンスの実行
、複写プロセスの制御といった、いわゆるメカニズムコ
ントロールを実行するものである。

マスタＣＰＵＩとスレーブＣＰＵ２は、通信手段として
デュアルポートＲＡＭ３を介して接続されている。マス
クＣＰＵＩがスレーブＣＰＵ２にデータ又は信号を与え
るときにはそれをＲＡＭ３に書込み、スレーブＣＰＵ２
がＲＡＭ３よりそれを読み取る。スレーブＣＰＵ２がマ
スタＣＰＵＩにデータ又は信号を与えるときにはそれを
ＲＡＭ３に書込み、マスクＣＰＵＩがそれを読み取る。

マスタＣＰＵＩおよびスレーブＣＰＵ２には、読み出し
専用メモリＲＯＭ、読み書きメモリＲＡＭおよびタイマ
が備わっている。

マスクＣＰ　Ｕ　１には、シリアル１１０ボートを介し
て操作＆表示ボード６０およびＡＤＦ２０．補助給紙ユ
ニット４０．フィニッシャ５０等の外部装置が接続され
ている。操作＆表示ボード６０は、キー人力を制御部６
８ｂに取り込み、シリアル１１０ボートを介してマスタ
ＣＰＵＩに信号を転送し、またマスタＣＰＵＩからの制
御信号はシリアル１１ボートを介して制御部６８ｂに転
送され、さらにＬＣＤドライバ６８ａを介して表示部６
０に表示が行われる。

スレーブＣＰＵ２には、Ａ／Ｄコンバータを介して、複
写プロセスの実行に関連する、センサＰＳＮ、定着サー
ミスタ、ドラムサーミスタ、光量センザ、電位センサ等
のＡ／Ｄ入カセンサ類８が接続されている。また、パラ
レル１１ボト９を介して複写プロセスの実行に関連する
センナ類１０および複写プロセスの実行に関連するアク
チュエータすなわち各種交流・直流負荷１１が接続され
ている。センサ類１０の代表的なものは、感光体ドラム
＋２１を駆動するメインモータの回転に同期したパルス
を発生するタイミングパルス発生器、レジストローラ１
３５の近傍で記録紙を検出するレジストセンサ、給紙系
】３０に設けられた紙サイズセンサ、紙有無センサや排
紙センサ等である。

また、負荷】０の代表的なものは、感光体ドラム１２＋
を駆動するメインモータ、現像器１２４用のモータ、搬
送ファンモータや冷却用ファンモータ等の各種交流負荷
と、レジストローラ制御用クラッチ。

給紙コロ制御用クラッチ、分離爪制御用ソレノイド、イ
レーザ＋２３．　　トークルカウンタ、トナー補給制御
用ソレノイドやクリーニングブレード制御用ソレノイド
等の直流負荷である。

更に、スレーブＣＰｔＪ２にはパラレル１１０ボト９を
介してウォッチドッグタイマ４が接続されており、スレ
ーブＣＰＵ２は、出力ポートを介してウォッチドッグタ
イマ４にタイマリセット信号を出力する。

ウォッチドッグタイマ４のコンビュータリセッ１−　（
ＣＰＵリセット）信号は、マスタＣＰＵＩ。

スレーブＣＰＵ２ともにリセット入力端Ｒ３Ｔに接続さ
れており、ウォッチドッグタイマ４がタイムオーバする
と、コンピュータリセット信号がマスタＣＰＵＩおよび
スレーブＣＰＵ２に加わり、リセットがかかる。

ウォッチドッグタイマ４は、第２図に示すように、タイ
マリセット信号Ｔｍの間隔が所定時限Ｔを越えると、す
なわち再スタート（リセット）されずにタイムオーバす
ると、所定パルス幅のコンピュータリセット信号（低レ
ベルＬ）を出力する。

スレーブＣＰＵ２は、それ自身およびマスタＣＰＵＩが
共に正常動作中には、該所定時限Ｔより短い間隔でタイ
マリセット信号の出力処理を実行するので、ウォッチド
ッグタイマ４は、タイムオーバする前にリセット（再ス
タート）し、コンピュータリセット信号を発生すること
はない。

マスタＣＰＵＩおよび又はスレーブＣＰＵ２の暴走によ
ってタイマリセット信号を出力するプログラムが実行さ
れなくなると、タイマリセット信号が発生しなくなり、
ウォッチドッグタイマ４がタイムオーバしてコンピュー
タリセット信号を出力し、マスタＣＰＩＪＩおよびスレ
ーブＣＰＵ２をリセットする。

マスタＣＰＵＩは、この実施例では、ウォッチドッグタ
イマ４の時限値Ｔよりも短い定周期Ｔｓで暴走監視のた
めの所定の信号をデュアルポートＲＡＭ３に書き込み、
スレーブＣＰＵ２は監視プログラムに従ってこの所定の
信号の有無を監視する。すなわちスレーブＣＰＵ２は、
所定のタイミングでデュアルポートＲＡＭ３の、該所定
の信号を書込むアドレスを読んで該所定の信号の有無を
チエツクしてそれが所定時間以上途だえたらマスタＣＰ
ＵＩが暴走したと判定する。

マスタＣＰＵＩの暴走を判定したら、スレーブＣＰＵ２
は、暴走を停止すべくコンピュータリセントをかける。

このためにはウォッチドッグタイマ４をタイムオーバさ
せればよい。そこでスレブＣＰＵ２は、タイマリセット
信号の出力を停止する。この実施例では、マスタＣＰＵ
Ｉはこのとき停止（ＨＡＬＴ）処理を実行して、マスタ
ＣＰＵＩの制動動作を停止し、制御再開のだめの制御情
報をメモリに格納し、コンピュータリセット後の制御再
開に備える。

第５ａ図に、スレーブＣＰＵ２の制御動作の概要を示す
。スレーブＣＰＵ２は、電源オンリセットにより起動さ
れて（ステップ１：以下カッコ内ではステップという語
を省略）、出力ボートに待機時に出力すべき信号を設定
し内部レジスタ、タイマ、フラグ等を待機時のものに定
める（３）。

なお、ウォッチドッグタイマ４も電源オンリセットによ
りスタートする。スレーブＣＰＵ２は、ＲＡＭ３の、暴
走監視用のアドレスＴＭＭのデータを読んで（４）、そ
れがタイマリセットを指示するもの（タイマリセット指
示信号）であるかをチエツクしく５）　、ＴＭＭがタイ
マリセット指示信号になるのを待つ（４，５）。ＴＭＭ
がタイマリセット指示信号になると計時を開始しく６）
、ウォッチドッグタイマ４にタイマリセット信号を出力
しく７）、ＴＭＭのタイマリセット指示信号を消去する
（８）。そして、ＴＭＭがタイマリセット指示信号にな
るのを待つ（９，１０）。タイマリセット指示信号にな
ると、スレーブＣＰＵ２は、時間カウント値Ｔｍを監視
周期レジスタＴｍに書き込み（１１）、該時間カウント
値Ｔｍの時限を定めた内部タイマＴｍをスタートして（
１２）、ウォッチドッグタイマ４にリセット信号を与え
かつＴＭＭのタイマリセット指示信号を消去しく１３）
、内部タイマ割込みを許可する（１４）。

そして複写プロセス制御プログラムを実行する上述の時
間カウント値（監視周期レジスタＴｍ内容）Ｔｍは、Ｔ
ｓの検出値でありマスタＣＰＵ１が正常動作中であれば
、それがリセット指示信号をＲＡＭ３に書き込む周期Ｔ
ｓと実質上等しい値である。このように周期Ｔｓの検出
を終了するまで（４〜１１）に、Ｔが経過する（すなわ
ちマスタＣＰＵＩが電源オンリセットから定周期Ｔｓで
リセット指示信号が発生していない）と、ウォッチドッ
グタイマ４がタイムオーバして、マスクＣＰＵＩおよび
スレーブＣＰＵ２にリセットがかかり、スレーブＣＰＵ
２は初期化（３）に戻り、マスタＣＰＵＩも初期化（後
述する第６ａ図の３３）に戻り、スレーブＣＰＵ２は、
再度周期Ｔｓの検出を行う。スレーブＣＰＵ２の暴走に
よりウォッチドッグタイマ４にリセット信号が与えられ
ない場合も同様である。

なお、この実施例では上述のようにスレーブＣＰＵ２が
周期Ｔｓを検出しているが、この周期検出を省略して、
マスタＣＰＵＩがＲＡＭ３にタイマリセント指示信号を
書込んだときに、スレーブＣＰＵ２は内部タイマＴｓを
スタートしてタイマ割込を許可し、かつウォッチドッグ
タイマ４にすｔソト信号を与えるようにしてもよい。す
なわち第５ａ図のステップ６〜１１を省略し、内部タイ
マ時限（ステップ１２のＴ　ｍ　）をＴｓに定めてもよ
い。

再度第５ａ図を参照して実施例の説明に戻ると、スレー
ブＣＰＵ２は、内部タイマＴｍをスタートしく１３）、
内部タイマ割込みを許可しく１４）、複写制御（１５）
に進むが、その後内部タイマがＴｍがタイムオーバする
と、第５ｂ図に示す「タイマ割込処理Ｊ　　（２０）を
実行する。すなわち、まず次の時限Ｔｍを計時するため
内部タイマＴｍを再スタートしく２１）、読み取り回数
Ｎをクリアしく２２）、そしてデュアルポートＲＡＭ３
のＴＭＭのデータを読んで（２３）、それがタイマリセ
ント指示信号であるかをチエツクする（２４）。タイマ
リセント指示信号であると、ウォッチドッグタイマ４に
タイマリセット信号を与え（２５）、ＲＡＭ３のＴＭＭ
のタイマリセット指示信号を消去して（２６）、メイン
ルーチン（第５ａ図の１５）に戻る。デュアルポートＲ
ＡＭ３のＴＭＭのデータを読んで（２３）、それがタイ
マリセット指示信号であるかをチエツクしたとき（２４
）、タイマリセット指示信号がなかったら、この実施例
では、読取回数Ｎが２になったかをチエツクして、２に
なっていないともう一度ＲＡＭ３のＴＭＭのデータを読
んで、それがタイマリセット指示信号であるかをチエツ
クする（２３．２４）。

ユニでもタイマリセント指示信号がなかったら、Ｎを１
インクレメントしく２７）、ここでＮが２になるので、
ステップ２８でこれを検知し、全割込を禁止して（２９
）、フラグＦを１にセットする（３０）。

すなわち、この実施例では、第１回のＴＭＭデータの読
み取りでそれがタイマリセット信号でなく、そこでもう
１回ＴＭＭデータの読み取りを行い、それでもタイマリ
セット信号がない場合に、スレーブＣＰＵ２は、ウォッ
チドッグタイマ４にはリセット信号を与えず、マスタＣ
ＰＵＩに後述する停止（ＨＡＬＴ）処理を実行させるよ
うにフラグＦを１にセットする。

したがってこの状態でＴ−Ｔｍの時間が過ぎるとウォッ
チドッグタイマ４がタイムオーバして、コンピュータリ
セット信号を発生し、これによりマスタＣＰＵＩおよび
スレーブＣＰＵ２の両者にリセットがかかる。

第６ａ図に、マスタＣＰＵＩの制御動作の概要を示す。

マスタＣＰＵＩは、電源オンリセットにより起動されて
（３１）、出ツノボートに待機時に出力すべき信号を設
定し内部レジスタ、タイマ。

フラグ等を待機時のものに定め（３３）、ウォッチドッ
グタイマ４の時限Ｔよりも短い時限Ｔｓの内部タイマＴ
ｓをスタートする（３４ａ）。そして割込を許可しく３
４ｂ）、複写制御メインプログラムを実行する（３５）
。その後ステップ３６でフラグＦ（第５ｂ図の３０）が
１にセットされているかを調べて、１にセントされてい
ない限り複写制御メインプログラムを実行する（３５）
。

この間に内部タイマＴｓがタイムオーバすると、第６ｂ
図に示す［タイマ割込処理Ｊ　　（４０）を実行する。

すなわち、まず次の時限Ｔｓを計時するため内部タイマ
Ｔｓを再スター１−Ｌ、（４１，）、そしてデュアルポ
ートＲＡＭ３のＴＭＭにタイマリセット信号を書込み（
４２）、メインルーチン（第６ａ図の３５）に戻る。再
度第６ａ図を参照すると、ステップ３６でフラグＦが１
にセントされていると、マスタＣＰＵＩは複写制御プロ
グラム再開のための情報をＲＡＭ３に書き込み（３７）
、複写停止処理をして停止情報（ＨＡＬＴ）を設定する
（３８）。その後、ウォッチドッグタイマ４がタイムオ
ーバしてコンピュータリセット信号を発生しこれにより
マスタＣＰＵＩにリセットがかかると、マスタＣＰＵＩ
には電源が与えられており停止情報（ＨＡＬＴ）がある
ので（３２）、マスタＣＰＵＩはこのリセットでは、プ
ログラム再開情報を読み出して、これに基づいて複写制
御を再開する（３９）。

なお、上記実施例では、マスタＣＰＵＩは定周期Ｔｓで
、スレーブＣＰＵ２にタイマリセット指示信号を送信す
るためにそれをＲＡＭ３のＴＭＭに書込むが、マスタＣ
ＰＵＩは、ウォッチドッグタイマ４の時限Ｔより短い不
定間隔（最大値がＴＩ）でタイマリセット指示信号をＲ
ＡＭ３のＴＭＭに書込み、スレーブＣＰＵ２は、ウォッ
チドッグタイマ４にタイマリセット信号を送出してから
Ｔ１より長くＴより短い一定時間Ｔ２後に、すなわち定
周期Ｔ２で、ＴＭＭのデータを読んでそれがタイマリセ
ット信号であるとウォッチドッグタイマ４にタイマリセ
ット信号を送出するようにしてもよい。

〔発明の効果〕

以上の通り本発明によれば、１個のウォッチドッグタイ
マ（４）と、第１および第２マイクロコンピュータ（１
，２）の比較的に簡単な暴走検出／保護処理により、第
１および第２マイクロコンピユタ（１，２）の一方が暴
走した場合、ならびに、両者が同時に暴走した場合、自
動的にそれらのコンピュータにリセットが作用する。回
路素子数が比較的に低減し、かつ暴走保護の信頼性が高
くなる。

【図面の簡単な説明】

第１図は、本発明の一実施例の構成を示すブロック図で
ある。 第２図は、第１図に示すウォッチドッグタイマ４に与え
られるリセット信号とウォッチドッグタイマ４が発生す
るコンピュータリセット信号の関係を示すタイムチャー
トである。 第３図は、第１図に示す構成回路が組み込まれた複写機
の構成概略を示す側面図である。 第４図は、第３図に示す複写機に備わる操作＆表示ボー
ド６０の概略を示す平面図である。 第５ａ図および第５ｂ図は、第１図に示すスレプマイク
ロコンピュータ２の制御動作を示すフローチャートであ
る。 第６ａ図および第６ｂ図は、第１図に示すマスクマイク
ロコンピュータ１の制御動作を示すフローチャートであ
る。 第７図および第８図は、従来のマイクロコンピュータ回
路の構成概要を示すブロック図である。 １：マスクマイクロコンピュータ （第１マイクロコンピュータ） ２ニスレープマイクロコンピュータ （第２マイクロコンピュータ） ３：デュアルボー）ＲＡＭ ４：ウォッチドッグタイマ（ウォッチトングタイマ）５
：判定回路　　　　　　　　６：ノアゲート８：Ａ／Ｄ
入カセンサ類 ９：パラレルＩ１０ボート（信号入出力手段）ｌＯ：セ
ンサ類（センサ） １１：負荷（アクチュエータ’）　　　２０：ＡＤＦ３
０：複写機本体（被制御機構）４０補助給紙ユニット５
０：フィニンシャ　　　　　６０操作＆表示ボード１１
０′光学系　　　　　　　　１２０：作像系１３０：給
紙系　　　　　　　　１４０°再給紙系第２図 第５ｂ図 ＾−ｒ 第 図 ｆｉｐトｒ 弔 ｂ 図

Claims (1)

1. 【特許請求の範囲】 時限開始より所定時限Ｔ内に再スタート信号を受けると
   時限動作を新たに開始し再スタート信号を受けないと該
   所定時限Ｔでタイムオーバし、タイムオーバしたとき後
   記第１および第２マイクロコンピュータにリセット信号
   を与えるウォッチドッグタイマ； 定常動作中に後記第２マイクロコンピュータに前記所定
   時限Ｔ以内の時間間隔で再スタート指示信号を与え、前
   記リセット信号に応答して自身をリセットする第１マイ
   クロコンピュータ； 被制御機構のセンサの検出信号を入力し該機構のアクチ
   ュエータに対して制御信号を出力すると共に、前記ウォ
   ッチドッグタイマに再スタート信号を与えるための信号
   入出力手段；および、定常動作中に前記信号入出力手段
   を介してセンサの検出信号を読込みアクチュエータに制
   御信号を出力しかつ前記再スタート指示信号を受けると
   前記信号入出力手段を介して再スタート信号を前記ウォ
   ッチドッグタイマに出力し、前記リセット信号に応答し
   て自身をリセットする第２マイクロコンピュータ； を備えるマイクロコンピュータ回路。