JPH0490513A

JPH0490513A - 液晶表示素子

Info

Publication number: JPH0490513A
Application number: JP2205240A
Authority: JP
Inventors: Hiroyuki Okimoto; 沖本　浩之
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1990-08-03
Filing date: 1990-08-03
Publication date: 1992-03-24
Anticipated expiration: 2010-12-06
Also published as: JPH07113731B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＴＰＴアクティブマトリックス型の液晶表示
素子に関するものである。

〔従来の技術〕

ＴＰＴアクティブマトリックス型の液晶表示素子は、液
晶層をはさんで対向する一対の透明基板のうち一方の基
板に、多数の薄膜トランジスタ（Ｔ　Ｐ　Ｔ）とこの各
薄膜トランジスタにそれぞれ接続された多数の画素電極
を形成し、他方の基板には前記画素電極と対向する対向
電極を形成した構造となっている。

ところで、最近、上記液晶表示素子として、画素電極の
下にストレージキャパシタを形成し、画素電極の非選択
時（１フレ一ム周期中、選択駆動された画素電極が次に
選択駆動されるまでの期間）にも上記ストレージキャパ
シタから画素電極に電圧を印加しておけるようにしたも
のが開発されている。

第５図はストレージキャパシタを有する従来の液晶表示
素子の一部分の断面図であり、この液晶表示素子は次の
ような構成となっている。

第５図において、図中１．２は液晶層（図示せず）をは
さんで対向する一対の透明基板（ガラス板）であり、一
方の基板（図では下基板）１の液晶層対向面には、薄膜
トランジスタ３と透明な画素電極１１が形成されている
。なお、この薄膜トランジスタ３と画素電極１１は、多
数個縦横に配列形成されている。前記薄膜トランジスタ
３は例えば逆スタガー型のものとされており、この薄膜
トランジスタ３は、基板１上に形成されたゲート電極４
と、このゲート電極４の上に基板１のほぼ全面にわたっ
て形成された窒化シリコン（Ｓｉ　Ｎ）等からなる透明
なゲート絶縁膜５と、このゲート絶縁膜５の上に前記ゲ
ート電極４と対向させて形成されたｌ型アモルファスシ
リコン（ｉ−ａＳｔ）等からなるｉ型半導体層６と、こ
のｉ型半導体層６の両側部の上にｎ型アモルファスシリ
コン（ｎ”−ａ−５ｉ）等からなるｎ型半導体層７を介
して積層形成されたソース電極８およびドレイン電極９
とからなっている。なお、この薄膜トランジスタ３のゲ
ート電極４は基板１上に形成された走査ライン（図示せ
ず）につなかっており、ドレイン電極９はゲート絶縁膜
５の上に前記走査ラインと直交させて形成された信号ラ
イン１０に接続されている。また、前記画素電極１１は
前記ゲート絶縁膜５の上に形成されており、その側縁部
において前記薄膜トランジスタ３のソース電極８に接続
されている。１２は前記画素電極１１の下に設けられた
ストレージキャパシタ用電極である。このストレージキ
ャパシタ用電極１２は、ＩＴＯ等からなる透明電極とさ
れており、このストレジ−キャパシタ用電極１２は、画
素電極１１の薄膜トランジスタ接続部１１ａを除く領域
全体ｊこ対向する面積に形成されており、薄膜トランジ
スタ３のゲート絶縁膜４を介して画素電極１１と対向し
ている。なお、このストレージキャパシタ用電極１２は
各画素電極１１にそれぞれ対応させて形成されており、
この各ストレージキャパシタ用電極１２は、互いに共通
接続されて接地ラインに接続されている。そして、スト
レージキャパシタＣは、ストレージキャパシタ用電極１
２と画素電極１１およびその間のゲート絶縁膜５とで構
成されており、このストレージキャパシタＣは、画素電
極１１の選択時に薄膜トランジスタ３から画素電極１１
に印加される電荷を蓄積し、画素電極１１の電位を保つ
ようになっている。なお、１３は薄膜トランジスタ３を
覆う酸化シリコン（ＳｆＯ□）等からなる透明な保護絶
縁膜である。

また、他方の基板（図では上基板）２の液晶層対向面に
は、そのほぼ全面にわたって、前記一方の基板１側の各
画素電極１１と対向する透明な対向電極１４が形成され
ており、さらにこの基板２の前記各画素電極１１と対向
する部分には、この画素電極１１の幅（薄膜トランジス
タ接続部１１ａを除く幅）Ｗａより僅かに小さい幅ｗｂ
の開口を有する格子状のブラックマスク１５か形成され
ている。このブラックマスク１５はクロム等の金属膜で
形成されており、対向電極１４はブラックマスク１５の
上（液晶層対向面側）に形成されている。

なお、図示しないが、前記一対の基板１．２の電極形成
面上には、側基板１，２間に封入される液晶の分子を所
定の配向状態に配向させる配向膜が形成されている。

この液晶表示素子によれば、画素電極１１の下にストレ
ージキャパシタＣを形成しているため、画素電極１１が
非選択状態となった後も、上記ストレージキャパシタＣ
から画素電極１１に電圧を印加しておくことができ、し
たがって、画素電極１１の非選択時、つまり選択駆動さ
れた画素電極１１が次に選択駆動されるまでの１フレ一
ム周期間にも液晶を電界印加状態に保持して、表示品質
を向上させることかできる。

〔発明が解決しようとする課題〕

しかしながら、上記従来の液晶表示素子では、ストレー
ジキャパシタＣを形成するストレージキャパシタ用電極
１２を、画素電極１１の薄膜トランジスタ接続部１１ａ
を除く領域全体に対向する面積に形成しているため、液
晶表示素子を透過する光が、ストレージキャパシタ用電
極１２と画素電極１１との２つの電極を通ることになり
、そのために光透過率か低下して、表示コントラストが
悪くなるという問題をもっていた。

本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、画素電極の下にスト
レージキャパシタを形成したものでありながら、光透過
率を高くして表示コントラストを向上させることができ
る液晶表示素子を提供することにある。

〔課題を解決するための手段〕

本発明は、液晶層をはさんで対向する一対の透明基板の
うち一方の基板に、多数の薄膜トランジスタとこの各薄
膜トランジスタにそれぞれ接続された多数の画素電極を
形成するとともに、この各画素電極の下に、絶縁膜を介
して前記画素電極と対向するストレージキャパシタ用電
極を設け、他方の基板には前記画素電極と対向する対向
電極を形成した液晶表示素子において、前記ストレージ
キャパシタ用電極を、前記画素電極の外周縁部のみに対
向する枠状電極としたことを特徴とするものである。

なお、前記ストレージキャパシタ用電極は、薄膜トラン
ジスタのゲートおよびソース、ドレイン電極のうち下側
の電極と同じ金属で形成するのが望ましい。

また、前記ストレージキャパシタ用電極を金属電極とす
る場合は、このストレージキャパシタ用電極を、その内
幅が、他方の基板に形成されている格子状ブラックマス
クの開口幅（画素電極幅より僅かに小さい幅）とほぼ同
じかあるいはそれより僅かに小さい大きさに形成するの
が望ましい。

〔作　用〕

すなわち、本発明は、ストレージキャパシタ用電極を画
素電極の外周縁部のみに対向する枠状電極とすることに
よって、画素電極の外周縁部の下のみにストレージキャ
パシタを形成したものであり、このようにすれば、画素
電極の外周縁部を除く部分にはストレージキャパシタ用
電極が対向していないため、この部分の光透過率を高く
することができる。

また、本発明において、前記ストレージキャパシタ用電
極を、薄膜トランジスタのゲートおよびソース、ドレイ
ン電極のうち下側の電極と同じ金属で形成すれば、液晶
表示素子の製造に際して、薄膜トランジスタの下側の電
極とストレージキャパシタ用電極とを同時に形成するこ
とができる。

さらに、前記ストレージキャパシタ用電極を金属電極と
する場合、このストレージキャパシタ用電極を、その内
幅が他方の基板に形成されている格子状ブラックマスク
の開口幅とほぼ同じかあるいはそれより僅かに小さい大
きさに形成しておけば、このストレージキャパシタ用電
極を、表示画素の大きさを規制する前記ブラックマスク
の一部として利用することができる。

〔実施例〕

以下、本発明の一実施例を第１図〜第４図を参照して説
明する。

第１図は液晶表示素子の一方の基板の一部分の平面図、
第２図は第１図の■−■線に沿う液晶表示素子の拡大断
面図、第３図は他方の基板に形成されるブラックマスク
の一部分の平面図、第４図は一対の基板の位置合せ精度
に誤差がある場合の液晶表示素子の断面図である。

第１図および第２図において、図中２１．２２は液晶層
（図示せず）をはさんで対向する一対の透明基板（ガラ
ス板）であり、一方の基板（下基板）２１の液晶層対向
面には、薄膜トランジスタ２３と透明な画素電極３１が
形成されている。なお、この薄膜トランジスタ２３と画
素電極３１は、多数個縦横に配列形成されている。前記
薄膜トランジスタ２３は例えば逆スタガー型のものとさ
れており、この薄膜トランジスタ２３は、基板２］上に
形成されたゲート電極２４と、このゲート電極２４の上
に基板２１のほぼ全面にわたって形成された窒化シリコ
ン（ＳＩ　Ｎ）等からなる透明なゲート絶縁膜２５と、
このゲート絶縁膜２５の上に前記ゲート電極２４と対向
させて形成されたｉ型アモルファスシリコン（ｉ−ａ−
５ｔ）等からなるｉ型半導体層２６と、このｉ型半導体
層２６の両側部の上にｎ型アモルファスシリコン（ｎ　
＋−ａ−ＳＬ）等からなるｎ型半導体層２７を介して積
層形成されたソース電極２８およびドレイン電極２９と
からなっている。なお、この実施例では、１つの画素電
極３１に対してそれぞれ２つの薄膜トランジスタ２３を
設けており、この２つの薄膜トランジスタ２３は、基板
２１上に形成した走査ライン２４Ａの上にこの走査ライ
ン２４Ａの長さ方向に並べて形成されて、同時に０Ｎ−
ＯＦＦ動作するようになっている。すなわち、この２つ
の薄膜トランジスタ２３は、同じ走査ライン２４Ａの一
部をゲート電極２４としており、また両薄膜トランジス
タ２３のドレイン電極２９はそれぞれ同じ信号ライン３
０に接続されている。

この信号ライン３０は、ゲート絶縁膜２５の上に前記走
査ライン２４Ａと直交させて形成されており、両薄膜ト
ランジスタ２３のドレイン電極２９は、この信号ライン
３０から走査ライン２４Ａと平行に導出した分岐部３０
ａに接続されている。

また、前記画素電極３１は前記ゲート絶縁膜２５の上に
形成されており、その側縁部において前記２つの薄膜ト
ランジスタ２３のソース電極２８に接続されている。

３２は前記画素電極３１の下に設けられたストレージキ
ャパシタ用電極３２である。このストレージキャパシタ
用電極３２は、基板２１上に形成されており、前記薄膜
トランジスタ２３のゲート絶縁膜２５を介して画素電極
１１と対向している。

このストレージキャパシタ用電極３２は、画素電極３１
の外周縁部のみに対向する枠状電極とされており、また
このストレージキャパシタ用電極３２は、前記薄膜トラ
ンジスタ２３の下側の電極であるゲート電極２４および
走査ライン２４Ａと同じ金属（例えばクロム）で形成さ
れている。このストレージキャパシタ用電極３２は各画
素電極３１にそれぞれ対応させて形成されており、各ス
トレージキャパシタ用電極３２は互いに共通接続されて
接地ラインに接続されている。なお、この実施例では、
走査ライン２４Ａの長さ方向に並ぶ各ストレージキャパ
シタ用電極３２同士を共通接続し、この共通接続された
電極群を基板２１の側縁部において互いに接続している
。第１図において３２ａは走査ライン２４Ａの長さ方向
に並ぶ各ストレージキャパシタ用電極３２を接続する接
続部であり、この接続部３２ａは、各ストレージキャパ
シタ用電極３２の互いに隣接する辺間の複数箇所（図で
は２箇所）にストレージキャパシタ用電極３２と一体に
形成されている。

そして、ストレージキャパシタＣは、前記ストレージキ
ャパシタ用電極３２と画素電極３１およびその間のゲー
ト絶縁膜２５とで構成されており、このストレージキャ
パシタＣは、前記ストレージキャパシタ用電極３２が枠
状の電極であるために、画素電極３１の外周縁部に沿う
枠状のキャパシタとなっている。

なお、第２図において、３３は薄膜トランジスタ３を覆
う酸化シリコン（ＳｊＯｚ）等からなる透明な保護絶縁
膜であり、この保護絶縁膜３３は走査ライン２４Ａに沿
わせてそのほぼ全長に設けられている。

また、他方の基板（上基板）２２の液晶層対向面には、
そのほぼ全面にわたって、前記一方の基板１１側の各画
素電極３１と対向する透明な対向電極３４が形成されて
おり、さらにこの基板２２の前記各画素電極３１と対向
する部分には、第３図に示すようなパターンのブラック
マスク３５が形成されている。すなわち、このブラック
マスク３５は、画素電極３１の幅（薄膜トランジスタ接
続部３１ａを除く幅）Ｗａより僅かに小さい幅ｗｂの開
口を有する格子状をなしており、その各辺はそれぞれ前
記一方の基板２１の走査ライン２４Ａおよび信号ライン
３０に対向している。なお、このブラックマスク３５の
各辺の幅は、隣接する画素電極３１間の間隔より僅かに
広い幅となっており、また、薄膜トランジスタ２３が対
向する部分の幅は、この薄膜トランジスタ２３の幅より
大きくなっている。このブラックマスク３５はクロム等
の金属膜で形成されており、対向電極２４はブラックマ
スク３５の上（液晶層対向面側）に形成されている。

そして、前記ストレージキャパシタ用電極３２は、その
内幅Ｗｃが、前記格子状ブラックマスク３５の開口幅ｗ
ｂより僅かに小さく、かつ外周縁が前記画素電極３１の
外周縁より僅かに外側に張出す大きさに形成されている
。ただし、このストレージキャパシタ用電極３２のうち
、画素電極３１の薄膜トランジスタ接続部３１ａに対応
する部分は、この薄膜トランジスタ接続部３１ａを避け
て、その外側縁より内側に対向している。

なお、図示しないが、前記一対の基板２１゜２２の電極
形成面上には、側基板２１．２２間に封入される液晶の
分子を所定の配向状態に配向させる配向膜が形成されて
いる。

そして、この実施例の液晶表示素子においては、画素電
極３１の下にストレージキャパシタＣを形成するための
ストレージキャパシタ電極３２を、画素電極３１の外周
縁部のみに対向する枠状電極とすることによって、画素
電極３１の外周縁部の下のみにストレージキャパシタＣ
を形成しているから、画素電極３１の外周縁部を除く部
分にはストレージキャパシタ用電極３２が対向しておら
ず、したがって、この部分の光透過率を高くすることが
できる。すなわち、第５図に示した従来の液晶表示素子
では、透過光がストレージキャパシタ用電極１２と画素
電極１１との２つの電極を通るために、光透過率の低下
が大きいが、上記実施例の液晶表示素子では、ストレー
ジキャパシタ電極３２を枠状電極としているため、電極
を通ることによる光透過率の低下は画素電極３１におい
て生ずるだけである。したがって、この液晶表示素子に
よれば、画素電極３１の下にストレージキャパシタＣを
形成したものでありながら、光透過率を高くして表示コ
ントラストを向上させることができる。なお、このよう
に画素電極３１の外周縁部の下のみにストレージキャパ
シタＣを形成すると、このストレージキャパシタＣの面
積が小さくなった分だけその容量が小さくなるが、この
ストレージキャパシタＣは、選択駆動された画素電極３
１が次に選択駆動されるまでの１フレ一ム周期間だけ画
素電極３１に電圧を継続して印加できる容量があれば十
分であるから、この容量が得られるように前記ストレー
ジキャパシタ用電極３２の画素電極対向部分の面積を設
定しておきさえすれば、前記ストレージキャパシタＣの
容量減少は同等問題とはならない。

また、上記実施例では、前記ストレージキャパシタ用電
極３２を、薄膜トランジスタ２３の下側の電極であるゲ
ート電極２４および走査ライン２４Ａと同じ金属で形成
しているため、液晶表示素子の製造に際して、薄膜トラ
ンジスタ２３のゲート電極２４および走査ライン２４Ａ
とストレージキャパシタ用電極３２とを同時に形成する
ことかできる。

しかも、上記実施例では、前記ストレージキャパシタ用
電極３２を金属電極とするとともに、このストレージキ
ャパシタ用電極３２を、その内幅Ｗｃが他方の基板２２
に形成されている格子状ブラックマスク３５の開口幅ｗ
ｂより僅かに小さい大きさに形成しているため、画素電
極３１の外周縁部に対応する部分を透過する光をストレ
ージキャパシタ用電極３２によっても遮光することがで
き、したがって、このストレージキャパシタ用電極３２
を、表示画素の大きさを規制する前記ブラックマスク３
５の一部として利用することができる。なお、このよう
にストレージキャパシタ用電極３２の内幅Ｗｃをブラッ
クマスク３５の開口幅ｗｂより小さくすると、表示画素
の大きさがストレージキャパシタ用電極３２の内幅Ｗｃ
で規制されて小さくなため、開口率が下がるが、ストレ
ージキャパシタ用電極３２の内幅Ｗｃとブラックマスク
３５の開口幅ｗｂとの差は僅かであるから、上記開口率
の低下の度合は極めて僅かである。

また、ストレージキャパシタ用電極を透明電極としてい
る液晶表示素子においては、表示画素の大きさが格子状
ブラックマスクの開口幅で規制されるため、一対の基板
の位置合せ精度の誤差によって表示画素の大きさがばら
つくか、上記実施例のように、ストレージキャパシタ用
電極３２を金属電極とし、しかもこのストレージキャパ
シタ用電極３２の内幅Ｗｅを格子状ブラックマスク３５
の開口幅ｗｂより小さくしておけば、このストレージキ
ャパシタ用電極３２に表示画素の大きさを規制するブラ
ックマスクとしての機能をもたせて、一対の基板２１．
２２の位置合せ精度の誤差による表示画素の大きさのば
らつきをなくすことができる。

すなわち、上記液晶表示素子の製造に際して、一対の基
板２１．２２がその位置合せ精度の誤差により互いにず
れて組立てられた場合、両基板２１．２２のずれ量が、
位置合せ誤差がない場合におけるブラックマスク３５と
画素電極３１との重なり幅量下であれば、ブラックマス
ク３５はその開口縁の全周か画素電極３１に重なるが、
これより僅かでも両基板２１．２２のずれ量が大きくな
ると、ブラックマスク３５の一側の開口縁か画素電極３
１の外側縁よりも外側にずれて、その間に隙間Ｇができ
てしまう。第４図はこの状態を示している。

そして、仮にストレージキャパシタ用電極３２か透明電
極であるとすると、両基板２１．２２のずれ量が上記隙
間Ｇのできない範囲であれば、表示画素の幅はブラック
マスク３５の開口幅ｗｂと同じであるが、ブラックマス
ク３５の一側の開口縁と画素電極３１の外側縁との間に
第４図に示すような隙間Ｇができると、表示画素の幅Ｄ
′は、ブラックマスク３５の開口幅ｗｂから上記隙間Ｇ
の幅ΔＷを減じた幅（Ｄ’−Ｗｂ−ΔＷ）となる。

これは、画素電極３１が対向していない部分の液晶には
電界が作用しないため、上記隙間Ｇに対応する部分には
光を透過および遮断する表示機能かないからであり、こ
の部分は、ネガ表示タイプの液晶表示素子では常に暗部
となり、ポジ表示タイプの液晶表示素子では常に明部と
なる。

これに対して、上記実施例のように、ストレージキャパ
シタ用電極３２を金属電極とし、かつこのストレージキ
ャパシタ用電極３２の内幅Ｗｃをブラックマスク３５の
開口幅ｗｂより小さくしておけば、表示画素の幅がスト
レージキャパシタ用電極３２の内幅によって規制される
ため、両基板２１．２２のずれ量が上記隙間Ｇのできな
い範囲である場合はもちろん、ブラックマスク３５の一
側の開口縁と画素電極３１の外側縁との間に第４図に示
すような隙間Ｇが生じた場合でも、表示画素の幅りは、
常にブラックマスク３５の開口幅ｗｂと同じ幅（Ｄ−Ｗ
ｂ）となる。

したがって、上記実施例によれば、開口率は僅かながら
低下するものの、一対の基板２１．２２の位置合せ精度
の誤差による表示画素の大きさのばらつきをなくすこと
ができるから、均一な表示品質の液晶表示素子を歩留よ
く得ることができる。

なお、前記ストレージキャパシタ用電極３２の内幅Ｗｃ
と、ブラックマスク３５の開口幅ｗｂとの差は、一対の
基板２１．２２の位置合せ精度の誤差を見込んで設定し
ておけばよい。

また、上述したように一対の基板２１．２２の位置合せ
精度の誤差によってブラックマスク３５の一側の開口縁
と画素電極３１の外側縁との間に第４図に示すような隙
間Ｇができた場合、この隙間Ｇに対応する部分に光の漏
れが生じて表示品質が悪くなるが、上記実施例では、前
記ストレージキャパシタ用電極３２を、その外周縁が画
素電極３１の外周縁より僅かに外側に張出す大きさに形
成しているため、上記隙間Ｇに対応する部分からの光の
漏れもなくして、表示品質を向上させることができる。

なお、前記ストレージキャパシタ用電極３２の張出し幅
も、一対の基板２１．２２の位置合せ精度の誤差を見込
んで設定しておけばよい。

なお、上記実施例では、ストレージキャパシタ用電極３
２の内幅Ｗｃをブラックマスク３５の開口幅ｗｂより小
さくしているが、このストレージキャパシタ用電極３２
の内幅Ｗｅはブラックマスり３５の開口幅ｗｂとほぼ同
じ幅としてもよく、その場合は、前記ストレージキャノ
くシタ用電極３２の画素電極対向部分の面積を、ストレ
ージキャパシタＣに、選択駆動された画素電極３１か次
に選択駆動されるまでの１フレ一ム周期間だけ画素電極
３］に電圧を継続して印加できる容量をもたせられる面
積に設定し、このこのストレージキャパシタ用電極３２
の内幅Ｗｃに応じてブラ・ツクマスク３５の開口幅ｗｂ
を設定すればよ−）。また、上記実施例では、ストレー
ジキャ、（シタ用電極３２をその外周縁が画素電極３１
の外周縁より僅かに外側に張出す大きさに形成して、第
４図に示した隙間Ｇからの光の漏れをストレージキャパ
シタ用電極３２によって防いでいるが、上記隙間Ｇから
の光の漏れはブラックマスク３５の開口幅ｗｂを小さく
することで防止してもよく、その場合は、ストレージキ
ャパシタ用電極３２の外周縁を必ずしも画素電極３１の
外周縁の外側に張出させておく必要はない。さらに、上
記実施例では、ストレージキャパシタ用電極３２を金属
電極としたか、このストレージキャパシタ用電極３２は
ＩＴＯ等からなる透明電極としてもよく、その場合も、
二のストレージキャパシタ用電極３２を画素電極３１の
外周縁部のみに対向する枠状電極として、画素電極３１
の外周縁部の下のみにストレージキャパシタＣを形成す
れば、画素電極３１の外周縁部を除く部分の光透過率を
高＜＜シて表示コントラストを向上させることができる
。

また、上記実施例では画素電極３１を選択駆動する薄膜
トランジスタ２３を逆スタガー型のものとしたが、この
薄膜トランジスタ２３は逆スタガ−型のものでも、また
スタガー型あるいはコブラナー型のものでもよい。

〔発明の効果〕

本発明の液晶表示素子によれば、ストレージキャパシタ
用電極を画素電極の外周縁部のみに対向する枠状電極と
することによって、画素電極の外周縁部の下のみにスト
レージキャパシタを形成しているため、画素電極の外周
縁部を除く部分の光透過率を高くすることができ、した
がって、画素電極の下にストレージキャパシタを形成し
たものでありながら、光透過率を高くして表示コントラ
ストを向上させることができる。

また、この液晶表示素子において、前記ストレージキャ
パシタ用電極を、薄膜トランジスタのゲートおよびソー
ス、トレイン電極のうち下側の電極と同じ金属で形成す
れば、液晶表示素子の製造に際して、薄膜トランジスタ
の下側の電極とストレージキャパシタ用電極とを同時に
形成することかできる。

さらに、前記ストレージキャパシタ用電極を金属電極と
する場合、このストレージキャパシタ用電極を、その内
幅か他方の基板に形成されている格子状ブラックマスク
の開口幅とほぼ同じかあるいはそれより僅かに小さい大
きさに形成しておけば、このストレージキャパシタ用電
極を、表示画素の大きさを規制する前記ブラックマスク
の一部として利用することができる。

【図面の簡単な説明】

第１図〜第４図は本発明の一実施例を示したもので、第
１図は液晶表示素子の一方の基板の一部分の平面図、第
２図は第１図の■−■線に沿う液晶表示素子の拡大断面
図、第３図は他方の基板に形成されるブラックマスクの
一部分の平面図、第４図は一対の基板の位置合せ精度に
誤差がある場合の液晶表示素子の断面図である。第５図
は従来の液晶表示素子の断面図である。２１．２２・・・基板、２３・・・薄膜トランジスタ、
２４・・・ゲート電極、２４Ａ・・・走査ライン、２５
・・・ゲート絶縁膜、２８・・・ソース電極、２９・・
・ドレイン電極、３０・・・信号ライン、３１・・・画
素電極、３２・・・ストレージキャパシタ用電極、Ｃ・
・・ストレージキャパシタ、３４・・・対向電極、３５
・・・ブラックマスク。出願人代理人　弁理士　鈴江武彦

Claims

【特許請求の範囲】

（１）液晶層をはさんで対向する一対の透明基板のうち
一方の基板に、多数の薄膜トランジスタとこの各薄膜ト
ランジスタにそれぞれ接続された多数の画素電極を形成
するとともに、この各画素電極の下に、絶縁膜を介して
前記画素電極と対向するストレージキャパシタ用電極を
設け、他方の基板には前記画素電極と対向する対向電極
を形成した液晶表示素子において、前記ストレージキャ
パシタ用電極を、前記画素電極の外周縁部のみに対向す
る枠状電極としたことを特徴とする液晶表示素子。
（２）ストレージキャパシタ用電極は、薄膜トランジス
タのゲートおよびソース、ドレイン電極のうち下側の電
極と同じ金属で形成されていることを特徴とする請求項
１に記載の液晶表示素子。
（３）他方の基板には、各画素電極と対向する部分に、
前記画素電極の幅より僅かに小さい幅の開口を有する格
子状のブラックマスクが形成されており、ストレージキ
ャパシタ用電極は、その内幅が前記ブラックマスクの開
口幅とほぼ同じかあるいはそれより僅かに小さい大きさ
に形成されていることを特徴とする請求項１に記載の液
晶表示素子。