JPH06308533A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH06308533A JPH06308533A JP11902593A JP11902593A JPH06308533A JP H06308533 A JPH06308533 A JP H06308533A JP 11902593 A JP11902593 A JP 11902593A JP 11902593 A JP11902593 A JP 11902593A JP H06308533 A JPH06308533 A JP H06308533A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light
- liquid crystal
- storage capacitor
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 開口率の向上。
【構成】 薄膜トランジスタ３、画素電極４、蓄積容量
電極９を有するＴＦＴ基板１００と、遮光膜１４および
共通電極１５を有する対向電極基板４００とを液晶１６
を介して重ね合わせた液晶表示装置において、蓄積容量
電極９には対向する画素電極４の周辺部を覆う蓄積容量
電極兼遮光膜９ａが付設されている。 【効果】 蓄積容量電極兼遮光膜９ａのマージンは、画
素電極４に対し、フォトリソグラフィ工程での目合わせ
ずれ分を見込むだけでよいので、両基板１００、４００
の重ね合わせずれを考慮しなければならない対向電極基
板４００の遮光膜１４のマージンより少なくてよい。そ
のため、遮光膜１４のみで遮光する場合と比較して開口
率を大きくすることができる。
電極９を有するＴＦＴ基板１００と、遮光膜１４および
共通電極１５を有する対向電極基板４００とを液晶１６
を介して重ね合わせた液晶表示装置において、蓄積容量
電極９には対向する画素電極４の周辺部を覆う蓄積容量
電極兼遮光膜９ａが付設されている。 【効果】 蓄積容量電極兼遮光膜９ａのマージンは、画
素電極４に対し、フォトリソグラフィ工程での目合わせ
ずれ分を見込むだけでよいので、両基板１００、４００
の重ね合わせずれを考慮しなければならない対向電極基
板４００の遮光膜１４のマージンより少なくてよい。そ
のため、遮光膜１４のみで遮光する場合と比較して開口
率を大きくすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関し、
特に、薄膜トランジスタを用いたアクティブマトリクス
型の液晶表示装置に関する。
特に、薄膜トランジスタを用いたアクティブマトリクス
型の液晶表示装置に関する。
【０００２】
【従来の技術】薄膜トランジスタをスイッチング素子と
して用いるアクティブマトリクス型液晶表示装置は、薄
膜トランジスタおよび画素電極がマトリクス状に配置さ
れたＴＦＴ基板と、遮光膜（いわゆるブラックマトリク
ス）および共通電極が形成された対向電極基板とを液晶
を介して対向配置して構成される。
して用いるアクティブマトリクス型液晶表示装置は、薄
膜トランジスタおよび画素電極がマトリクス状に配置さ
れたＴＦＴ基板と、遮光膜（いわゆるブラックマトリク
ス）および共通電極が形成された対向電極基板とを液晶
を介して対向配置して構成される。
【０００３】図５は、この種液晶表示装置の概略の構成
を示す等価回路図である。同図において、１は、ゲート
バスラインドライバ２００によって駆動される、走査線
を構成するゲートバスライン、２は、ドレインバスライ
ンドライバ３００によって駆動される、信号線を構成す
るドレインバスライン、３は、ゲートがゲートバスライ
ン１に接続され、ドレインがドレインバスライン２に接
続された薄膜トランジスタ、４は、薄膜トランジスタ３
のソース電極に接続された、ＩＴＯ等の透明導電膜によ
って形成された画素電極であって、破線枠で囲まれた部
分がＴＦＴ基板１００および対向電極基板４００を示し
ており、これら両基板は液晶を介して対向配置されてい
る。
を示す等価回路図である。同図において、１は、ゲート
バスラインドライバ２００によって駆動される、走査線
を構成するゲートバスライン、２は、ドレインバスライ
ンドライバ３００によって駆動される、信号線を構成す
るドレインバスライン、３は、ゲートがゲートバスライ
ン１に接続され、ドレインがドレインバスライン２に接
続された薄膜トランジスタ、４は、薄膜トランジスタ３
のソース電極に接続された、ＩＴＯ等の透明導電膜によ
って形成された画素電極であって、破線枠で囲まれた部
分がＴＦＴ基板１００および対向電極基板４００を示し
ており、これら両基板は液晶を介して対向配置されてい
る。
【０００４】薄膜トランジスタ３のソースには、蓄積容
量素子ＣSTと液晶容量素子ＣCLとが並列に接続されてい
る。この内、蓄積容量素子ＣSTは、画素電極４とその下
にゲート絶縁膜を介して配置される蓄積容量電極とによ
って形成される容量素子であり、液晶容量素子ＣSTは、
画素電極４と液晶を介して配置される対向電極基板上の
共通電極とによって形成される容量素子である。
量素子ＣSTと液晶容量素子ＣCLとが並列に接続されてい
る。この内、蓄積容量素子ＣSTは、画素電極４とその下
にゲート絶縁膜を介して配置される蓄積容量電極とによ
って形成される容量素子であり、液晶容量素子ＣSTは、
画素電極４と液晶を介して配置される対向電極基板上の
共通電極とによって形成される容量素子である。
【０００５】同図に示される液晶表示装置において、ゲ
ートバスラインドライバ２００によってゲートバスライ
ン１は順次ハイレベルに駆動される。あるゲートバスラ
イン１が、ハイレベルになると、そのラインに接続され
た薄膜トランジスタ３は一斉にオン状態となる。そし
て、そのトランジスタに接続された画素電極４は、その
ときドレインバスライン２に印加されている信号電圧に
充電される。次いで、そのゲートバスラインがローレベ
ルに駆動させるとオン状態にあったトランジスタ３はオ
フされるが、画素電極４は、その充電電圧を保持し続け
る。この保持電圧は、該当するトランジスタが再び導通
したときに次の信号電圧によって書き換えられる。
ートバスラインドライバ２００によってゲートバスライ
ン１は順次ハイレベルに駆動される。あるゲートバスラ
イン１が、ハイレベルになると、そのラインに接続され
た薄膜トランジスタ３は一斉にオン状態となる。そし
て、そのトランジスタに接続された画素電極４は、その
ときドレインバスライン２に印加されている信号電圧に
充電される。次いで、そのゲートバスラインがローレベ
ルに駆動させるとオン状態にあったトランジスタ３はオ
フされるが、画素電極４は、その充電電圧を保持し続け
る。この保持電圧は、該当するトランジスタが再び導通
したときに次の信号電圧によって書き換えられる。
【０００６】このＴＦＴ基板を用いた液晶表示装置に良
好な品質の表示を行わせるには、画素電極が、その充電
電圧を次回の書き換え時まで十分の高さに保持できるよ
うにする必要がある。保持電圧が低下すると表示むらが
現れ画面が見苦しいものとなるからである。画素電極の
保持電圧を高く維持するためには、画素電極のもつ容量
を大きくすることおよび薄膜トランジスタのオン／オフ
電流比を大きくすること、とりわけオフ電流を低く抑え
ることが肝要である。
好な品質の表示を行わせるには、画素電極が、その充電
電圧を次回の書き換え時まで十分の高さに保持できるよ
うにする必要がある。保持電圧が低下すると表示むらが
現れ画面が見苦しいものとなるからである。画素電極の
保持電圧を高く維持するためには、画素電極のもつ容量
を大きくすることおよび薄膜トランジスタのオン／オフ
電流比を大きくすること、とりわけオフ電流を低く抑え
ることが肝要である。
【０００７】図６の（ａ）は、従来のアクティブマトリ
クス型液晶表示装置の１画素分の構成を示す平面図であ
り、図６の（ｂ）は、そのＡ−Ａ線の断面図である。図
６において、図５に示すＴＦＴ基板の構成要素に相当す
る部分には同一の参照番号が付されているので重複する
説明は省略する。図６の（ａ）に示されるように、薄膜
トランジスタ３は、ゲートバスライン１から分岐された
ゲート電極５と、ゲート電極５上にゲート絶縁膜を介し
て配置された、活性層を構成するアモルファスシリコン
膜（以下、ａ−Ｓｉ膜と記す）６と、ドレインバスライ
ン２から分岐されたドレイン電極７と、画素電極４に接
続されたソース電極８とを有する。画素電極４下にはゲ
ート絶縁膜を介して蓄積容量電極９が配置されている。
この蓄積容量電極９は、同一行のものについてはゲート
バスライン１と並行の長尺の導電体として一体的に形成
されている。蓄積容量電極９は、画素電極に大きな容量
を付加して保持電圧を高く維持できるようにするために
設けられた電極である。
クス型液晶表示装置の１画素分の構成を示す平面図であ
り、図６の（ｂ）は、そのＡ−Ａ線の断面図である。図
６において、図５に示すＴＦＴ基板の構成要素に相当す
る部分には同一の参照番号が付されているので重複する
説明は省略する。図６の（ａ）に示されるように、薄膜
トランジスタ３は、ゲートバスライン１から分岐された
ゲート電極５と、ゲート電極５上にゲート絶縁膜を介し
て配置された、活性層を構成するアモルファスシリコン
膜（以下、ａ−Ｓｉ膜と記す）６と、ドレインバスライ
ン２から分岐されたドレイン電極７と、画素電極４に接
続されたソース電極８とを有する。画素電極４下にはゲ
ート絶縁膜を介して蓄積容量電極９が配置されている。
この蓄積容量電極９は、同一行のものについてはゲート
バスライン１と並行の長尺の導電体として一体的に形成
されている。蓄積容量電極９は、画素電極に大きな容量
を付加して保持電圧を高く維持できるようにするために
設けられた電極である。
【０００８】図６の（ｂ）には図示されていないが、ゲ
ートバスライン１、ゲート電極５および蓄積容量電極９
は、第１のガラス基板１０上に形成されており、これら
の導電性膜はゲート絶縁膜１１によって覆われている。
ゲート絶縁膜上には薄膜トランジスタの活性層であるａ
−Ｓｉ膜６とこれに接触するドレイン電極７、ソース電
極８が配置されている。図６の（ｂ）に示されるよう
に、ゲート絶縁膜１０上には上記したもの以外にドレイ
ンバスライン２および画素電極４も形成されている。
ートバスライン１、ゲート電極５および蓄積容量電極９
は、第１のガラス基板１０上に形成されており、これら
の導電性膜はゲート絶縁膜１１によって覆われている。
ゲート絶縁膜上には薄膜トランジスタの活性層であるａ
−Ｓｉ膜６とこれに接触するドレイン電極７、ソース電
極８が配置されている。図６の（ｂ）に示されるよう
に、ゲート絶縁膜１０上には上記したもの以外にドレイ
ンバスライン２および画素電極４も形成されている。
【０００９】ＴＦＴ基板１００には、対向電極基板４０
０が所定の距離を隔てて接着されている。対向電極基板
４００は、第２のガラス基板１３上にＣｒ膜等からなる
遮光膜（いわゆるブラックマトリクス）１４を設け、そ
の上に共通電極１５を形成したものである。これら２枚
の基板間の間隙は液晶１６によって充填される。液晶表
示装置は、画素電極に信号電圧を与え、共通電極には共
通電圧ＶCOM を印加してこれら２つの電圧により光の透
過性を制御するデバイスであるため、画素電極以外の部
分を透過する光は遮断する必要がある。対向電極基板４
００に設けられた遮光膜１４は、そのために設けられた
金属膜である。
０が所定の距離を隔てて接着されている。対向電極基板
４００は、第２のガラス基板１３上にＣｒ膜等からなる
遮光膜（いわゆるブラックマトリクス）１４を設け、そ
の上に共通電極１５を形成したものである。これら２枚
の基板間の間隙は液晶１６によって充填される。液晶表
示装置は、画素電極に信号電圧を与え、共通電極には共
通電圧ＶCOM を印加してこれら２つの電圧により光の透
過性を制御するデバイスであるため、画素電極以外の部
分を透過する光は遮断する必要がある。対向電極基板４
００に設けられた遮光膜１４は、そのために設けられた
金属膜である。
【００１０】
【発明が解決しようとする課題】液晶表示装置では、隣
り合う画素電極間の隙間から光が漏れるのを防止するた
めに画素電極間を遮光する必要があるが、上述した従来
の液晶表示装置では、遮光を対向電極基板４００上の遮
光膜１４のみによって行っていたため、画素電極４と遮
光膜１４との間には、各基板上での目合わせずれを補償
するマージンの他に、組み立て精度をカバーするマージ
ンが必要となる。そのため従来の液晶表示装置では、両
者の重なり部を例えば７〜１５μｍと大きくとらなけれ
ばならず、これが開口率（画面に対する有効画素面積の
割合）低下の原因となっていた。
り合う画素電極間の隙間から光が漏れるのを防止するた
めに画素電極間を遮光する必要があるが、上述した従来
の液晶表示装置では、遮光を対向電極基板４００上の遮
光膜１４のみによって行っていたため、画素電極４と遮
光膜１４との間には、各基板上での目合わせずれを補償
するマージンの他に、組み立て精度をカバーするマージ
ンが必要となる。そのため従来の液晶表示装置では、両
者の重なり部を例えば７〜１５μｍと大きくとらなけれ
ばならず、これが開口率（画面に対する有効画素面積の
割合）低下の原因となっていた。
【００１１】また、従来の液晶表示装置では、ＴＦＴ基
板１００に多くの光透過領域が存在しているため、バッ
クライト光の透過量が多くなり、対向電極基板の遮光膜
で反射された後にａ−Ｓｉ膜に入射する光量が多くな
る。その結果、ａ−Ｓｉ膜６内でキャリアが生成されこ
れがリーク電流となりオフ電流を増加させる。上記した
ようにオフ電流の増加は表示むら等の原因となり液晶デ
ィスプレイの表示品質を著しく低下させる。
板１００に多くの光透過領域が存在しているため、バッ
クライト光の透過量が多くなり、対向電極基板の遮光膜
で反射された後にａ−Ｓｉ膜に入射する光量が多くな
る。その結果、ａ−Ｓｉ膜６内でキャリアが生成されこ
れがリーク電流となりオフ電流を増加させる。上記した
ようにオフ電流の増加は表示むら等の原因となり液晶デ
ィスプレイの表示品質を著しく低下させる。
【００１２】
【課題を解決するための手段】本発明による液晶表示装
置は、透明ガラス基板（１０）上に複数の薄膜トランジ
スタ（３）と該薄膜トランジスタに連なる複数の画素電
極（４）とがマトリクスクス状に配置され、各画素電極
に対向して蓄積容量電極（９）が設けられている画素電
極基板（１００）と、各画素電極に対応する部分に開口
を有する遮光膜（１４）を備えた対向電極基板（４０
０）とが液晶（１６）を介して対向配置されているもの
であって、各蓄積容量電極（９）には対向する画素電極
の周辺部を遮蔽する蓄積容量電極兼遮光膜（９ａ）が付
設されていることを特徴とするものである。そして、望
ましくは、前記蓄積容量電極兼遮光膜（９ａ）は、ドレ
インバスライン（２）と一部重なり合うように形成され
る。
置は、透明ガラス基板（１０）上に複数の薄膜トランジ
スタ（３）と該薄膜トランジスタに連なる複数の画素電
極（４）とがマトリクスクス状に配置され、各画素電極
に対向して蓄積容量電極（９）が設けられている画素電
極基板（１００）と、各画素電極に対応する部分に開口
を有する遮光膜（１４）を備えた対向電極基板（４０
０）とが液晶（１６）を介して対向配置されているもの
であって、各蓄積容量電極（９）には対向する画素電極
の周辺部を遮蔽する蓄積容量電極兼遮光膜（９ａ）が付
設されていることを特徴とするものである。そして、望
ましくは、前記蓄積容量電極兼遮光膜（９ａ）は、ドレ
インバスライン（２）と一部重なり合うように形成され
る。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１の（ａ）は、本発明の第１の実施例を
示す１画素分の平面図であり、図１の（ｂ）は、そのＡ
−Ａ線の断面図である。図１において、図６に示す従来
例の部分に対応する部分には同一の参照番号が付されて
いるので重複する説明は省略するが、本実施例では、蓄
積容量電極９から両側に、画素電極４の縁端部分を覆う
形状の蓄積容量電極兼遮光膜９ａが分岐されている。
て説明する。図１の（ａ）は、本発明の第１の実施例を
示す１画素分の平面図であり、図１の（ｂ）は、そのＡ
−Ａ線の断面図である。図１において、図６に示す従来
例の部分に対応する部分には同一の参照番号が付されて
いるので重複する説明は省略するが、本実施例では、蓄
積容量電極９から両側に、画素電極４の縁端部分を覆う
形状の蓄積容量電極兼遮光膜９ａが分岐されている。
【００１４】この蓄積容量電極兼遮光膜９ａは、画素電
極４と、画素電極４−ドレインバスライン２間のスペー
スの両方に重なる位置に形成されており、画素電極−ド
レインバスライン間を漏れる光を部分的に遮光すること
ができるので、開口のドレインバスラインに添った側の
縁端を蓄積容量電極兼遮光膜９ａのパターンによって決
定するようにすることができる［図１の（ａ）および
（ｂ）に示されるように、ドレインバスラインに添った
側では、対向電極基板４００における遮光膜１４は画素
電極４の外側に形成されており、この部分では遮光膜１
４は開口を決定する因子とはなっていない］。
極４と、画素電極４−ドレインバスライン２間のスペー
スの両方に重なる位置に形成されており、画素電極−ド
レインバスライン間を漏れる光を部分的に遮光すること
ができるので、開口のドレインバスラインに添った側の
縁端を蓄積容量電極兼遮光膜９ａのパターンによって決
定するようにすることができる［図１の（ａ）および
（ｂ）に示されるように、ドレインバスラインに添った
側では、対向電極基板４００における遮光膜１４は画素
電極４の外側に形成されており、この部分では遮光膜１
４は開口を決定する因子とはなっていない］。
【００１５】而して、画素電極４に対する遮光膜９ａの
マージンは、フォトリソグラフィ工程でのアライメント
精度（通常、１μｍ以下である）を考慮すれば足りるの
で、画素電極の内側１μｍ程度を遮光膜９ａで遮蔽すれ
ば済むようになり、従来、対向電極基板の重ね合わせ精
度を考慮して、画素電極の７〜１５μｍ程度内側まで遮
光する必要があったのに対し、大幅な開口率の改善を実
現できる。さらに、この蓄積容量電極兼遮光膜９ａは、
遮光膜であるとともに蓄積容量電極でもあることから、
蓄積容量電極９の幅を、蓄積容量電極兼遮光膜９ａによ
って増加した容量分だけ狭くすることができる。本実施
例では、これらにより、従来例と比較して、開口率を約
２０％向上させることができた。
マージンは、フォトリソグラフィ工程でのアライメント
精度（通常、１μｍ以下である）を考慮すれば足りるの
で、画素電極の内側１μｍ程度を遮光膜９ａで遮蔽すれ
ば済むようになり、従来、対向電極基板の重ね合わせ精
度を考慮して、画素電極の７〜１５μｍ程度内側まで遮
光する必要があったのに対し、大幅な開口率の改善を実
現できる。さらに、この蓄積容量電極兼遮光膜９ａは、
遮光膜であるとともに蓄積容量電極でもあることから、
蓄積容量電極９の幅を、蓄積容量電極兼遮光膜９ａによ
って増加した容量分だけ狭くすることができる。本実施
例では、これらにより、従来例と比較して、開口率を約
２０％向上させることができた。
【００１６】次に、本実施例の製造方法について説明す
る。まず、第１のガラス基板１０上にスパッタ法によ
り、膜厚０．２μｍのＣｒ膜を堆積し、フォトリソグラ
フィ法およびウエットエッチング法を適用してゲートバ
スライン１、これに連なるゲート電極５および蓄積容量
電極兼遮光膜９ａが付設された蓄積容量電極９を形成す
る。次に、プラズマＣＶＤ装置に、シランガス（ＳｉＨ
4 ）、アンモニアガス（ＮＨ3 ）、窒素ガス（Ｎ2 ）を
導入して、ゲート絶縁膜１１となるシリコン窒化膜を膜
厚０．３μｍに堆積し、続いて、プラズマＣＶＤ装置
に、シランガス、水素ガスを導入して膜厚０．２μｍの
ａ−Ｓｉ膜６を成長させた後、ホスフィンガス（ＰＨ
3 ）を導入してａ−Ｓｉ膜６上に膜厚約１５０ｎｍのｎ
+ 型ａ−Ｓｉ膜（図示なし）を形成する。
る。まず、第１のガラス基板１０上にスパッタ法によ
り、膜厚０．２μｍのＣｒ膜を堆積し、フォトリソグラ
フィ法およびウエットエッチング法を適用してゲートバ
スライン１、これに連なるゲート電極５および蓄積容量
電極兼遮光膜９ａが付設された蓄積容量電極９を形成す
る。次に、プラズマＣＶＤ装置に、シランガス（ＳｉＨ
4 ）、アンモニアガス（ＮＨ3 ）、窒素ガス（Ｎ2 ）を
導入して、ゲート絶縁膜１１となるシリコン窒化膜を膜
厚０．３μｍに堆積し、続いて、プラズマＣＶＤ装置
に、シランガス、水素ガスを導入して膜厚０．２μｍの
ａ−Ｓｉ膜６を成長させた後、ホスフィンガス（ＰＨ
3 ）を導入してａ−Ｓｉ膜６上に膜厚約１５０ｎｍのｎ
+ 型ａ−Ｓｉ膜（図示なし）を形成する。
【００１７】次に、フォトリソグラフィ法およびＲＩＥ
（反応性イオンエッチング；Reactive Ion Etching）法
を適用してａ−Ｓｉ膜６およびその上に形成されたｎ+
型ａ−Ｓｉ膜を島状に加工する。次に、スパッタ法を用
いて膜厚０．５μｍのＣｒ膜を堆積し、ウエットのフォ
トエッチング法を適用してドレインバスライン２、ドレ
イン電極７およびソース電極８を形成する。続いて、Ｒ
ＩＥ法により、露出したｎ+ 型ａ−Ｓｉ膜をエッチング
除去してソース電極とドレイン電極とを分離する。
（反応性イオンエッチング；Reactive Ion Etching）法
を適用してａ−Ｓｉ膜６およびその上に形成されたｎ+
型ａ−Ｓｉ膜を島状に加工する。次に、スパッタ法を用
いて膜厚０．５μｍのＣｒ膜を堆積し、ウエットのフォ
トエッチング法を適用してドレインバスライン２、ドレ
イン電極７およびソース電極８を形成する。続いて、Ｒ
ＩＥ法により、露出したｎ+ 型ａ−Ｓｉ膜をエッチング
除去してソース電極とドレイン電極とを分離する。
【００１８】次に、スパッタ法により、膜厚約０．２μ
ｍのＩＴＯ（Indium Tin Oxide）膜を形成し、これをウ
エットのフォトエッチング法により加工して画素電極４
を形成する。次いで、プラズマＣＶＤ装置に、シランガ
ス、アンモニアガス、窒素ガスを導入して、パッシベー
ション膜１２となるシリコン窒化膜を０．５μｍの厚さ
に成膜して、本実施例に用いられるＴＦＴ基板１００の
製作を完了する。
ｍのＩＴＯ（Indium Tin Oxide）膜を形成し、これをウ
エットのフォトエッチング法により加工して画素電極４
を形成する。次いで、プラズマＣＶＤ装置に、シランガ
ス、アンモニアガス、窒素ガスを導入して、パッシベー
ション膜１２となるシリコン窒化膜を０．５μｍの厚さ
に成膜して、本実施例に用いられるＴＦＴ基板１００の
製作を完了する。
【００１９】一方、第２のガラス基板１３上にスパッタ
法により、膜厚０．３μｍのＣｒ膜を堆積し、フォトリ
ソグラフィ法およびウエットエッチング法を適用して遮
光膜１４を形成し、その上にスパッタ法により、膜厚約
０．３μｍのＩＴＯ膜からなる共通電極１５を形成し
て、本実施例に用いられる対向電極基板４００を作成す
る。
法により、膜厚０．３μｍのＣｒ膜を堆積し、フォトリ
ソグラフィ法およびウエットエッチング法を適用して遮
光膜１４を形成し、その上にスパッタ法により、膜厚約
０．３μｍのＩＴＯ膜からなる共通電極１５を形成し
て、本実施例に用いられる対向電極基板４００を作成す
る。
【００２０】両基板にそれぞれ配向処理を施した後、Ｔ
ＦＴ基板１００にシール材を印刷し、狭い間隙を隔てて
対向電極基板４００を接着する。両基板間の間隙に液晶
１６を注入し、その液晶注入口を封止して図１に示され
る本実施例の液晶表示装置を得る。
ＦＴ基板１００にシール材を印刷し、狭い間隙を隔てて
対向電極基板４００を接着する。両基板間の間隙に液晶
１６を注入し、その液晶注入口を封止して図１に示され
る本実施例の液晶表示装置を得る。
【００２１】図２の（ａ）は、本発明の第２の実施例を
示す１画素分の平面図であり、図２の（ｂ）は、そのＡ
−Ａ線の断面図である。図２において、図１に示す先の
実施例の部分に対応する部分には同一の参照番号が付さ
れているので重複する説明は省略するが、本実施例で
は、蓄積容量電極兼遮光膜９ａは、その幅が先の実施例
の場合より広くなされており、その一部がドレインバス
ラインにかかる形状となっている。
示す１画素分の平面図であり、図２の（ｂ）は、そのＡ
−Ａ線の断面図である。図２において、図１に示す先の
実施例の部分に対応する部分には同一の参照番号が付さ
れているので重複する説明は省略するが、本実施例で
は、蓄積容量電極兼遮光膜９ａは、その幅が先の実施例
の場合より広くなされており、その一部がドレインバス
ラインにかかる形状となっている。
【００２２】本実施例によれば、画素電極４−ドレイン
バスライン２間の隙間を完全に遮光することができるの
で、ドレインバスライン２に添った部分では、対向電極
基板において遮光膜１４を設ける必要がなくなる。本実
施例においても、先の実施例同様に約２０％の開口率の
改善を実現することができる。
バスライン２間の隙間を完全に遮光することができるの
で、ドレインバスライン２に添った部分では、対向電極
基板において遮光膜１４を設ける必要がなくなる。本実
施例においても、先の実施例同様に約２０％の開口率の
改善を実現することができる。
【００２３】図３は、本発明の第３の実施例を示す部分
平面図である。この実施例では、蓄積容量電極兼遮光膜
９ａが、第１の実施例の場合よりも引き延ばされて画素
電極のゲートバスライン側の縁端部をも覆う形状になさ
れている。特に、上半分の領域では、蓄積容量電極兼遮
光膜９ａがリング状に形成されている。本実施例によれ
ば、先の実施例の場合よりもさらに開口率を向上させる
ことができる。
平面図である。この実施例では、蓄積容量電極兼遮光膜
９ａが、第１の実施例の場合よりも引き延ばされて画素
電極のゲートバスライン側の縁端部をも覆う形状になさ
れている。特に、上半分の領域では、蓄積容量電極兼遮
光膜９ａがリング状に形成されている。本実施例によれ
ば、先の実施例の場合よりもさらに開口率を向上させる
ことができる。
【００２４】図４は、本発明の第４の実施例を示す部分
平面図である。この実施例では、蓄積容量電極兼遮光膜
９ａの外に、ゲートバスライン１から延長されたゲート
バスライン遮光膜１ａが設けられており、蓄積容量電極
兼遮光膜９ａは、画素電極のドレインバスライン寄りの
縁端部を覆っており、ゲートバスライン遮光膜１ａは、
それのゲートバスライン寄りの縁端部を覆っている。
平面図である。この実施例では、蓄積容量電極兼遮光膜
９ａの外に、ゲートバスライン１から延長されたゲート
バスライン遮光膜１ａが設けられており、蓄積容量電極
兼遮光膜９ａは、画素電極のドレインバスライン寄りの
縁端部を覆っており、ゲートバスライン遮光膜１ａは、
それのゲートバスライン寄りの縁端部を覆っている。
【００２５】以上、好ましい実施例について説明した
が、本発明はこれら実施例に限定されるものではなく特
許請求の範囲に記載された発明の範囲内において各種の
変更が可能である。例えば、ゲート電極、蓄積容量電
極、ソース・ドレイン電極等を他の金属材料や複合膜で
構成することができ、同様に、ゲート絶縁膜やパッシベ
ーション膜を他の絶縁膜や複合膜によって形成すること
ができる。また、画素電極をソース・ドレイン電極の下
層の導電層として構成することもできる。また、本発明
は、直視型あるいは投射型のいずれのタイプの表示装置
にも適用が可能である。
が、本発明はこれら実施例に限定されるものではなく特
許請求の範囲に記載された発明の範囲内において各種の
変更が可能である。例えば、ゲート電極、蓄積容量電
極、ソース・ドレイン電極等を他の金属材料や複合膜で
構成することができ、同様に、ゲート絶縁膜やパッシベ
ーション膜を他の絶縁膜や複合膜によって形成すること
ができる。また、画素電極をソース・ドレイン電極の下
層の導電層として構成することもできる。また、本発明
は、直視型あるいは投射型のいずれのタイプの表示装置
にも適用が可能である。
【００２６】
【発明の効果】以上説明したように、本発明の液晶表示
装置は、蓄積容量電極から分岐された蓄積容量電極兼遮
光膜によって画素電極の縁端部を遮光するようにしたも
のであるので、本発明によれば、開口部が、従来のよう
にＴＦＴ基板と対向電極基板との重ね合わせ精度によっ
て決定されるのではなくフォトリソグラフィ工程におけ
る目合わせずれのみを考慮した蓄積容量電極兼遮光膜に
よって決定できるようになるため、開口を大きく設定す
ることが可能となる。
装置は、蓄積容量電極から分岐された蓄積容量電極兼遮
光膜によって画素電極の縁端部を遮光するようにしたも
のであるので、本発明によれば、開口部が、従来のよう
にＴＦＴ基板と対向電極基板との重ね合わせ精度によっ
て決定されるのではなくフォトリソグラフィ工程におけ
る目合わせずれのみを考慮した蓄積容量電極兼遮光膜に
よって決定できるようになるため、開口を大きく設定す
ることが可能となる。
【００２７】また、本発明によれば、蓄積容量電極兼遮
光膜によっても蓄積容量を得ることができるため、蓄積
容量電極の大きさが従来と同じであれば、より大きな容
量をもたせることができ、保持電圧を高く維持すること
ができる。また、同じ容量をもたせるのであれば、蓄積
容量電極の幅を狭くすることができ、開口率を一層大き
くすることができる。
光膜によっても蓄積容量を得ることができるため、蓄積
容量電極の大きさが従来と同じであれば、より大きな容
量をもたせることができ、保持電圧を高く維持すること
ができる。また、同じ容量をもたせるのであれば、蓄積
容量電極の幅を狭くすることができ、開口率を一層大き
くすることができる。
【００２８】さらに、本発明によれば、蓄積容量電極兼
遮光膜によって、画素電極とバスラインとの間の隙間を
通して液晶に入射される光を遮光することができるた
め、ａ−Ｓｉ膜に入射される対向電極基板からの反射光
を削減することができ、オフ電流を低下させて表示品質
を向上させることができる。そして、本発明によれば、
上記の効果を従来の製造工程に何ら変更を加えることな
く得ることができる。
遮光膜によって、画素電極とバスラインとの間の隙間を
通して液晶に入射される光を遮光することができるた
め、ａ−Ｓｉ膜に入射される対向電極基板からの反射光
を削減することができ、オフ電流を低下させて表示品質
を向上させることができる。そして、本発明によれば、
上記の効果を従来の製造工程に何ら変更を加えることな
く得ることができる。
【図１】本発明の第１の実施例を示す部分平面図とその
Ａ−Ａ線の断面図。
Ａ−Ａ線の断面図。
【図２】本発明の第２の実施例を示す部分平面図とその
Ａ−Ａ線の断面図。
Ａ−Ａ線の断面図。
【図３】本発明の第３の実施例を示す部分平面図。
【図４】本発明の第４の実施例を示す部分平面図。
【図５】液晶表示装置の等価回路図。
【図６】従来例の部分平面図とそのＡ−Ａ線の断面図。
１ ゲートバスライン １ａ ゲートバスライン遮光膜 ２ ドレインバスライン ３ 薄膜トランジスタ ４ 画素電極 ５ ゲート電極 ６ アモルファスシリコン膜（ａ−Ｓｉ膜） ７ ドレイン電極 ８ ソース電極 ９ 蓄積容量電極 ９ａ 蓄積容量電極兼遮光膜 １０ 第１のガラス基板 １１ ゲート絶縁膜 １２ パッシベーション膜 １３ 第２のガラス基板 １４ 遮光膜 １５ 共通電極 １６ 液晶 １００ ＴＦＴ基板 ２００ ゲートバスラインドライバ ３００ ドレインバスラインドライバ ４００ 対向電極基板 ＣLC 液晶容量素子 ＣST 蓄積容量素子
Claims (5)
- 【請求項１】 透明ガラス基板上に複数の薄膜トランジ
スタと該薄膜トランジスタに連なる複数の画素電極とが
マトリクス状に配置され、各画素電極に対向して蓄積容
量電極が設けられている画素電極基板と、各画素電極に
対応する部分に開口を有する遮光膜を備えた対向電極基
板とが液晶を介して対向配置されている液晶表示装置に
おいて、各蓄積容量電極には対向する画素電極の周辺部
を覆う蓄積容量電極兼遮光膜が付設されていることを特
徴とする液晶表示装置。 - 【請求項２】 前記画素電極のゲートバスライン寄りの
周辺部がゲートバスラインから延長されたゲートバスラ
イン遮光膜によって覆われていることを特徴とする請求
項１記載の液晶表示装置。 - 【請求項３】 蓄積容量電極が、ゲートバスラインに並
行に並ぶ複数の画素電極に共通に設けられた導電体によ
って構成され、前記蓄積容量電極兼遮光膜が、ドレイン
バスラインと並行に延在していることを特徴とする請求
項１記載の液晶表示装置。 - 【請求項４】 前記蓄積容量電極兼遮光膜が、ドレイン
バスラインと一部重なり合っていることを特徴とする請
求項３記載の液晶表示装置。 - 【請求項５】 蓄積容量電極が、ゲートバスラインに並
行に並ぶ複数の画素電極に共通に設けられた導電体によ
って構成され、前記蓄積容量電極兼遮光膜が、ドレイン
バスラインと並行に延在している部分とゲートバスライ
ンと並行に延在している部分とを有してことを特徴とす
る請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11902593A JPH06308533A (ja) | 1993-04-22 | 1993-04-22 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11902593A JPH06308533A (ja) | 1993-04-22 | 1993-04-22 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06308533A true JPH06308533A (ja) | 1994-11-04 |
Family
ID=14751125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11902593A Pending JPH06308533A (ja) | 1993-04-22 | 1993-04-22 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06308533A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10123567A (ja) * | 1996-10-17 | 1998-05-15 | Sony Corp | 液晶表示素子用薄膜トランジスタアレイ |
| JP2001209065A (ja) * | 1999-12-02 | 2001-08-03 | Samsung Electronics Co Ltd | 広視野角液晶表示装置及びそれに用いられる基板 |
| JP2001305574A (ja) * | 2000-04-18 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| US6404465B1 (en) | 1998-09-21 | 2002-06-11 | Kabushiki Kaisha Advanced Display | Liquid crystal display wherein storage electrodes overlap upper part of source lines and pixel electrodes overlap upper part of storage electrodes |
| JP2002531876A (ja) * | 1998-11-27 | 2002-09-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス液晶表示装置 |
| KR100475636B1 (ko) * | 2001-08-20 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP2005266310A (ja) * | 2004-03-18 | 2005-09-29 | Chi Mei Electronics Corp | 表示装置 |
| KR100529576B1 (ko) * | 1998-07-23 | 2006-02-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| EP1873582A1 (en) * | 2006-06-30 | 2008-01-02 | Samsung Electronics Co., Ltd. | LCD panel array substrates |
| CN100399168C (zh) * | 2003-12-16 | 2008-07-02 | 友达光电股份有限公司 | 画素结构及其制造方法 |
| JP2008241974A (ja) * | 2007-03-27 | 2008-10-09 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US8217872B2 (en) | 2008-02-21 | 2012-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, and liquid crystal display device |
| US8780305B2 (en) | 1998-10-30 | 2014-07-15 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| US9041891B2 (en) | 1997-05-29 | 2015-05-26 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| JP2023041966A (ja) * | 2006-06-02 | 2023-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281028A (ja) * | 1988-09-19 | 1990-03-22 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH0490513A (ja) * | 1990-08-03 | 1992-03-24 | Casio Comput Co Ltd | 液晶表示素子 |
| JPH04350825A (ja) * | 1991-05-29 | 1992-12-04 | Sanyo Electric Co Ltd | 液晶表示装置 |
-
1993
- 1993-04-22 JP JP11902593A patent/JPH06308533A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281028A (ja) * | 1988-09-19 | 1990-03-22 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JPH0490513A (ja) * | 1990-08-03 | 1992-03-24 | Casio Comput Co Ltd | 液晶表示素子 |
| JPH04350825A (ja) * | 1991-05-29 | 1992-12-04 | Sanyo Electric Co Ltd | 液晶表示装置 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10123567A (ja) * | 1996-10-17 | 1998-05-15 | Sony Corp | 液晶表示素子用薄膜トランジスタアレイ |
| US9041891B2 (en) | 1997-05-29 | 2015-05-26 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| KR100529576B1 (ko) * | 1998-07-23 | 2006-02-13 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| US6421102B2 (en) | 1998-09-21 | 2002-07-16 | Kabushiki Kaisha Advanced Display | Liquid crystal display with pixel electrodes formed in a plurality of matrix-like regions and manufacturing method thereof |
| US6404465B1 (en) | 1998-09-21 | 2002-06-11 | Kabushiki Kaisha Advanced Display | Liquid crystal display wherein storage electrodes overlap upper part of source lines and pixel electrodes overlap upper part of storage electrodes |
| US8780305B2 (en) | 1998-10-30 | 2014-07-15 | Samsung Display Co., Ltd. | Liquid crystal display having wide viewing angle |
| JP2002531876A (ja) * | 1998-11-27 | 2002-09-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス液晶表示装置 |
| JP2001209065A (ja) * | 1999-12-02 | 2001-08-03 | Samsung Electronics Co Ltd | 広視野角液晶表示装置及びそれに用いられる基板 |
| JP2001305574A (ja) * | 2000-04-18 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR100475636B1 (ko) * | 2001-08-20 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| CN100399168C (zh) * | 2003-12-16 | 2008-07-02 | 友达光电股份有限公司 | 画素结构及其制造方法 |
| JP2005266310A (ja) * | 2004-03-18 | 2005-09-29 | Chi Mei Electronics Corp | 表示装置 |
| JP2023041966A (ja) * | 2006-06-02 | 2023-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| EP1873582A1 (en) * | 2006-06-30 | 2008-01-02 | Samsung Electronics Co., Ltd. | LCD panel array substrates |
| JP2008241974A (ja) * | 2007-03-27 | 2008-10-09 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US8217872B2 (en) | 2008-02-21 | 2012-07-10 | Sharp Kabushiki Kaisha | Active matrix substrate, and liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6219118B1 (en) | LCD with shield film formed at overlapping portion of bus lines and pixel electrode | |
| JP2853656B2 (ja) | 液晶パネル | |
| US5185601A (en) | Active matrix liquid crystal display apparatus and method of producing the same | |
| US5920082A (en) | Liquid crystal display device having a TFT switch composed of a separate transparent layer for connecting the pixel and drain electrodes | |
| JP2776376B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP3604106B2 (ja) | 液晶表示装置 | |
| JPH0750381B2 (ja) | カラー液晶表示装置 | |
| JPH1020298A (ja) | 液晶表示装置 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| JP2518510B2 (ja) | 薄膜トランジスタアレイ | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| JP2000284723A (ja) | 表示装置 | |
| JPH05210112A (ja) | 液晶表示装置 | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| US20070152219A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP2780677B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP4297574B2 (ja) | 液晶表示装置 | |
| JPH09325360A (ja) | 液晶表示装置 | |
| JP2677248B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JPS62296123A (ja) | アクテイブマトリツクス型液晶表示装置 | |
| JPH07111521B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH05224236A (ja) | アクティブマトリクス型液晶表示装置 |