JPH0490617A - 駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は駆動回路に係り、詳しくは主スイッチング素
子の端子間電圧（オン電圧）に基づいて同スイッチング
素子の動作を制御するオン電圧制御型の駆動回路に関す
るものである。

［従来の技術］ 従来、この種の駆動回路として、例えば第３図に示すよ
うな駆動回路か知られている。

この駆動回路は主スイッチング素子としての主トランジ
スタ２１を備えている。主トランジスタ２１のコレクタ
にはモータ等の負荷２２の一端が接続され、更にその負
荷２２の他端は電圧Ｖ１を有する第１の直流電源２３の
プラス側に接続されている。又、主トランジスタ２１の
エミッタは第１の直流電源２３のマイナス側に接続され
ている。

主トランジスタ２１のベースにはコイル２４、第２のス
イッチ２５及び第１のスイッチ２６が順次直列に接続さ
れ、その第１のスイッチ２６の一端は第１の直流電源２
３のプラス側に接続されている。第１のスイッチ２６及
び第２のスイッチ２５はそれぞれトランジスタよりなる
アナログスイッチにより構成され、主トランジスタ２１
のベースへの振込電流（ベース電流）ＩＢの供給を制御
するためにオン・オフ制御されるものである。又、第２
のスイッチ２５とコイル２４との間には、ダイオード２
７のカソードが接続され、同ダイオード２７のアノード
は第１の直流電源２３のマイナス側に接続されている。

第１のスイッチ２６は、図示しない制御回路からの所定
の制御信号に基づいてオン・オフ制御されるようになっ
ている。又、第２のスイッチ２５をオン・オフ制御する
ためにコンパレータ２８が設けられている。このコンパ
レータ２８の非反転入力側（＋側）は主トランジスタ２
１と負荷２２との間のオン電圧測定端子２９に接続され
、主トランジスタ２１のオン電圧（コレクタ・エミッタ
端子間電圧）ＶＣＥを入力するようになっている。

又、コンパレータ２８の反転入力側（−側）には、基準
電圧Ｖ２を人力するための第２の直流電源３０のプラス
側が接続されている。そして、コンパレータ２８は、そ
の非反転入力側へのオン電圧ＶＣＥが反転入力側への基
準電圧Ｖ２よりも大きい場合に、出力側からハイレベル
の信号を出力して第２のスイッチ２５をオンさせるよう
になっている。

従って、第１のスイッチ２６かオフ状態の場合には、コ
ンパレータ２８に入力されるオン電圧ＶＣＥが基準電圧
Ｖ２よりも大きくなり、コンパレータ２８によって第２
のスイッチ２５がオンされる。

一方、第４図に示すように、第１のスイッチ２６が時間
ｔｏにてオン状態になると、主トランジスタ２１がオン
され、そのオン電圧ＶＣＥが低下し始める。そして、時
間ｔ１にてオン電圧ＶＣＥが基準電圧Ｖ２よりも低くな
ると、それまでハイレベルであったコンパレータ２８の
出力がロウレベルとなり、それに伴って第２のスイッチ
２５かオフされ、コイル２４の誘導起電力に基づき少し
遅れた時間ｔ２にて主トランジスタ２１かオフされる。

主トランジスタ２１かオフされると、そのオン電圧ＶＣ
Ｅか再び上がり始め、基準電圧Ｖ２よりも高くなって時
間ｔ３にてコンパレータ２８のしきい値ＶＴＨよりも高
くなると、時間ｔ４にてコンパレータ２８の出力かハイ
レベルとなる。この結果、第２のスイッチ２５かオンさ
れて主トランジスタ２１かオンされる。そして、このよ
うな一連の動作を繰り返しながら振込電流ＩＢが調整さ
れる。

［発明が解決しようとする課題］ ところが、前記従来例では、コンパレータ２８の動作に
応答遅れがあるため、オン電圧ＶＣＥがしきい値ＶＴＨ
に達してから間もなくしないと、コンパレータ２８の出
力がハイレベルに切り替わらない。このため、コンパレ
ータ２８の出力がハイレベルに替わるまでのオン電圧Ｖ
ＣＥの上昇が激しくなり、オン電圧ＶＣＥの変動幅が大
きなものとなって、電力損失の原因にもなっていた。

この発明は前述した事情に鑑みてなされたものであって
、その目的は、主スイッチング素子の端子間電圧の急激
な上昇を抑えてその変動幅を小さくすることか可能な駆
動回路を提供することにある。

１課題を解決するための手段］ 上記の目的を達成するために、この発明においては、負
荷及び直流電源に直列に接続された主スイッチング素子
と、直流電源に接続され、主スイッチング素子への振込
電流の供給を制御するために動作される第１のスイッチ
と、その第１のスイッチと主スイッチング素子との間に
接続され、主スイッチング素子への振込電流の供給を制
御する第２のスイッチと、主スイッチング素子の端子間
電圧を測定し、第１のスイッチのオン状態において、主
スイッチング素子の端子間電圧に基づいて第２のスイッ
チの動作を制御して主スイッチング素子への振込電流の
供給を制御する比較回路とを備えた駆動回路において、
第１のスイッチの動作に同期して動作され、主スイッチ
ング素子への振込電流の供給を制御する第３のスイッチ
と、その第３のスイッチに接続された定電流回路とを備
えている。

［作用］ 上記の構成によれば、第１のスイッチのオン状態におい
て、比較回路は主スイッチング素子の端子間電圧に基づ
いて第２のスイッチの動作を制御する。つまり、第２の
スイッチがオン・オフ制御される。これによって、主ス
イッチング素子への振込電流の供給が制御され、主スイ
ッチング素子がオン・オフ制御される。又、この時、第
３のスイッチは第１のスイッチに同期してオン状態とな
っているので、定電流回路から主スイッチング素子へと
所定の振込電流が供給されることになる。

そして、比較回路では主スイッチング素子の端子間電圧
の変動に応じて比較結果が変わるが、その動作に応答遅
れがある場合でも、主スイッチング素子には定電流回路
から所定の振込電流か供給されている。従って、比較回
路の動作応答遅れによって、第２のスイッチのオンタイ
ミングが遅れても、定電流回路からの振込電流の供給に
よって、主スイッチング素子のオン電圧の急激な上昇か
抑えられる。

［実施例］ 以下、この発明を具体化した一実施例を図面に基づいて
詳細に説明する。

第１図はこの実施例におけるオン電圧制御型駆動回路を
示す電気回路図である。

この駆動回路は主スイッチング素子としてのＮＰＮ形の
主トランジスタ１を備えている。この実施例の駆動回路
ではローサイドスイッチ回路が構成されており、主トラ
ンジスタ１のコレクタにはモータ等の負荷２の一端が接
続され、その負荷２の他端は電圧Ｖｌを有する第１の直
流電源３のプラス側に接続されている。又、主トランジ
スタ１のエミッタは第１の直流電源３のマイナス側に接
続されている。

主トランジスタ１のベースにはコイル４が接続され、そ
のコイル４の一端には、第２のスイッチ５及び第１のス
イッチ６が順次直列に接続されている。又、その第１の
スイッチ６の一端は第１の直流電源３のプラス側に接続
されている。第１のスイッチ６及び第２のスイッチ５は
それぞれトランジスタ又はアナログスイッチにより構成
されており、主トランジスタＩのベースへの振込電流（
ベース電流）ＩＢの供給を制御するためにオン・オフ制
御される。第２のスイッチ５とコイル４との間には、ダ
イオード７のカソードか接続され、同ダイオード７のア
ノードは第１の直流電源３のマイナス側に接続されてい
る。

加えて、主トランジスタ１への振込電流ＩＢの供給を制
御するために、主トランジスタｌとコイル４との間には
、トランジスタよりなるアナログスイッチにより構成さ
れた第３のスイッチ８の一端が接続され、その他端には
カレントミラー回路等より構成された定電流回路９が直
列に接続されている。この定電流回路９の一端は第１の
直流電源３のプラス側に接続されている。そして、第１
のスイッチ６及び第３のスイッチ８は、図示しない制御
回路からの所定の制御信号に基づいて互いに同期しなが
らオン・オフ制御されるようになっている。

一方、第２のスイッチ５をオン・オフ制御するために比
較回路を構成するコンパレータ１０か設けられている。

このコンパレータ１０の非反転入力側（＋側）には、主
トランジスタｌのオン電圧（コレクタ・エミッタ端子間
電圧）ＶＣＥを入力するために、主トランジスタ１と負
荷２との間に設けられたオン電圧測定端子１１に接続さ
れている。

又、コンパレータ１０の反転入力側（−側）には、基準
電圧Ｖ２をを有する第２の直流電源１２のプラス側が接
続されている。そして、コンパレータ１０は、その非反
転入力側へのオン電圧ＶＣＥが反転入力側への基準電圧
ｖ２よりも大きい場合に、出力側からハイレベルの信号
を出力して第２のスイッチ５をオンさせるようになって
いる。

次に、上記のように構成したオン電圧制御型駆動回路の
作用について説明する。

今、所定の制御信号によって第１のスイッチ６及び第３
のスイッチ８が共にオフ状態にある場合には、オン電圧
測定端子１１からコンパレータｌＯへ入力されるオン電
圧ＶＣＥが第２の直流電源１２の基準電圧Ｖ２よりも大
きくなり、コンパレータｌＯの出力がハイレベルとなっ
て第２のスイッチ５かオン状態となっている。

一方、制御信号によって、第２図に示すように、第１の
スイッチ６及び第３のスイッチ８が時間ｔ。

にてオン状態になると、主トランジスタ１がオンすると
共に、そのオン電圧ＶＣＥが低下し始める。

この時、第３のスイッチ８がオン状態であることから、
定電流回路９から主トランジスタ１へと所定の振込電流
ＩＢが供給される。

そして、時間ｔ１にてオン電圧ＶＣＥが基準電圧ｖ２よ
りも低くなると、それまでハイレベルであったコンパレ
ータ１０の出力がロウレベルとなり、それに伴って第２
のスイッチ５がオフされる。更に、コイル４の誘導起電
力に基づき少し遅れた時間ｔ２にて、主トランジスタ１
がオフされる。

主トランジスタ１がオフすると、そのオン電圧ＶＣＥが
再び上がり始める。この時、コンパレータ１０ではオン
電圧ＶＣＨの上昇によって出力かハイレベルに替わるが
、主トランジスタｌには定電流回路９から所定の振込電
流ＩＢが供給されている。

従って、コンパレータ１０の動作に応答遅れがある場合
でも、その定電流回路９からの振込電流ＩＢによって主
トランジスタ１のオン電圧ＶＣＨの急激な上昇が抑えら
れ、時間ｔ３（この場合、オン電圧がしきい値ＶＴＲに
達した時）にて、コンパレータ１０の出力がハイレベル
となる。

この結果、第２のスイッチ５がオンされ、主トランジス
タＩがオンされる。そして、このような一連の動作を繰
り返しながら、主トランジスタ１への振込電流ＩＢの供
給が行われ、その振込電流ＩＢがオン電圧ＶＣＨの変動
によって調整される。

上記のように、この実施例のオン電圧制御型駆動回路で
は、第１のスイッチ６の動作に同期して動作されると共
に、定電流回路９に接続されて主トランジスタｌへの振
込電流ＩＢの供給を制御する第３のスイッチ８を設けた
ので、コンパレータｌＯの動作に応答遅れがある場合で
も、その出力がハイレベルに切り替わるまでの間で主ト
ランジスタ１のコレクタ・エミッタ端子間電圧、即ちオ
ン電圧ＶＣＥの急激な上昇を抑えることかでき、オン電
圧ＶＣＥの変動幅を小さくすることかできる。

よって、延いてはこの駆動回路としての電力損失を低減
することもできる。

尚、この発明は前記実施例に限定されるものではなく、
発明の趣旨を逸脱しない範囲において構成の一部を適宜
に変更して次のように実施することもできる。

（１）前記実施例では、駆動回路をローサイトスイッチ
回路に構成して、ＮＰＮ形の主トランジスタｌのコレク
タに負荷２を接続したが、駆動回路をハイサイドスイッ
チ回路に構成してＰＮＰ形の主トランジスタのコレクタ
に負荷を接続してもよい。

（２）前記実施例では、第１のスイッチ６、第２のスイ
ッチ５及び第３のスイッチ８をそれぞれトランジスタに
よりなるアナログスイッチにより構成したが、それら各
スイッチをＦＥＴにより構成してもよい。

［発明の効果コ 以上詳述したように、この発明によれば、主スイッチン
グ素子の端子間電圧の急激な上昇を抑えることかでき、
その端子間電圧の変動幅を小さくすることかできるとい
う優れた効果を発揮する。

【図面の簡単な説明】

第１図はこの発明を具体化した一実施例におけるオン電
圧制御型駆動回路を示す電気回路図、第２図はその駆動
回路における各スイッチ、主トランジスタ及びコンパレ
ータの動作変化、振込電流及びオン電圧の変化を示すタ
イムチャートである。 第３図は従来例におけるオン電圧制御型駆動回路を示す
電気回路図、第４図はその駆動回路における各スイッチ
、主トランジスタ及びコンパレータの動作変化、振込電
流及びオン電圧の変化を示すタイムチャートである。 図中、■は主スイッチング素子としての主トランジスタ
、２は負荷、３は第１の直流電源、５は第２のスイッチ
、６は第１のスイッチ、８は第３のスイッチ、９は定電
流回路、１０は比較回路を構成するコンパレータ、ＶＣ
Ｅはオン電圧、ＩＢは振込電流である。

Claims (1)

1. 【特許請求の範囲】 １　負荷及び直流電源に直列に接続された主スイッチン
   グ素子と、 前記直流電源に接続され、前記主スイッチング素子への
   振込電流の供給を制御するために動作される第１のスイ
   ッチと、 前記第１のスイッチと前記主スイッチング素子との間に
   接続され、前記主スイッチング素子への振込電流の供給
   を制御する第２のスイッチと、前記主スイッチング素子
   の端子間電圧を測定し、前記第１のスイッチのオン状態
   において、前記主スイッチング素子の端子間電圧に基づ
   いて前記第２のスイッチの動作を制御して前記主スイッ
   チング素子への振込電流の供給を制御する比較回路とを
   備えた駆動回路において、 前記第１のスイッチの動作に同期して動作され、前記主
   スイッチング素子への振込電流の供給を制御する第３の
   スイッチと、 前記第３のスイッチに接続された定電流回路とを備えた
   駆動回路。