JPH0491475A - 半導体チップおよびそれを用いた半導体集積回路装置 - Google Patents
半導体チップおよびそれを用いた半導体集積回路装置Info
- Publication number
- JPH0491475A JPH0491475A JP2204819A JP20481990A JPH0491475A JP H0491475 A JPH0491475 A JP H0491475A JP 2204819 A JP2204819 A JP 2204819A JP 20481990 A JP20481990 A JP 20481990A JP H0491475 A JPH0491475 A JP H0491475A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- integrated circuit
- substrate
- flexibility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、半導体集積回路装置の製造技術に関し、特に
半導体チップおよび半導体集積回路装置の柔軟性の向上
が可能とされる半導体チップおよびそれを用いた半導体
集積回路装置に適用して有効な技術に関する。
半導体チップおよび半導体集積回路装置の柔軟性の向上
が可能とされる半導体チップおよびそれを用いた半導体
集積回路装置に適用して有効な技術に関する。
[従来の技術]
従来、半導体集積回路装置の半導体チップとしては、た
とえば株式会社工業調査会、1985年1月10日発行
、「電子工業用プラスチック」P11〜P18などの文
献に記載されるように、Si、Geなどの単結晶半導体
、GaAs、InSbなどの化合物半導体などの基板上
に回路素子が形成されている。
とえば株式会社工業調査会、1985年1月10日発行
、「電子工業用プラスチック」P11〜P18などの文
献に記載されるように、Si、Geなどの単結晶半導体
、GaAs、InSbなどの化合物半導体などの基板上
に回路素子が形成されている。
[発明が解決しようとする課題]
ところが、前記のような従来技術においては、半導体材
料として単結晶半導体または化合物半導体などが用いら
れ、半導体チップの柔軟性の点について配慮がされてお
らず、取り扱いおよび実装面にふいて種々の問題がある
。
料として単結晶半導体または化合物半導体などが用いら
れ、半導体チップの柔軟性の点について配慮がされてお
らず、取り扱いおよび実装面にふいて種々の問題がある
。
たとえば、小さな衝撃によっても破損し易く、またパッ
ケージングが複雑であると同時に、曲面または応力の作
用する箇所への実装については適用できないという欠点
がある。
ケージングが複雑であると同時に、曲面または応力の作
用する箇所への実装については適用できないという欠点
がある。
また、上記の半導体チップが組立・封止された半導体集
積回路装置についても、実装上における場所などが限定
され、柔軟性を持った実装ができないという欠点がある
。
積回路装置についても、実装上における場所などが限定
され、柔軟性を持った実装ができないという欠点がある
。
そこで、本発明者は、回路素子が形成される基板の材料
において、従来のような単結晶半導体などの基板材料に
代わって、たとえば柔軟性を持った有機材料に着目し、
この有機材料に比べて良い電気伝導体である有機半導体
を半導体チップの基板に用いることを見い出した。
において、従来のような単結晶半導体などの基板材料に
代わって、たとえば柔軟性を持った有機材料に着目し、
この有機材料に比べて良い電気伝導体である有機半導体
を半導体チップの基板に用いることを見い出した。
すなわち、本発明の目的は、半導体チップに柔軟性をも
たせ、取り扱いおよび実装面における制約を緩和するこ
とができる半導体チップおよびそれを用いた半導体集積
回路装置を提供することにある。
たせ、取り扱いおよび実装面における制約を緩和するこ
とができる半導体チップおよびそれを用いた半導体集積
回路装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
[課題を解決するための手段]
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、本発明の半導体チップは、基板上または基板
内に能動素子または受動素子の回路素子が形成される半
導体チップであって、基板を柔軟性を持った有機半導体
材料により形成するものである。この場合に、回路素子
を少なくとも2つ以上集積し、これらの回路素子を相互
に配線する集積回路用の半導体チップとするものである
。
内に能動素子または受動素子の回路素子が形成される半
導体チップであって、基板を柔軟性を持った有機半導体
材料により形成するものである。この場合に、回路素子
を少なくとも2つ以上集積し、これらの回路素子を相互
に配線する集積回路用の半導体チップとするものである
。
また、基板をフィルム状またはシート状に形成するよう
にしたものである。
にしたものである。
さらに、半導体チップの電極を柔軟性を持った有機導電
材料により形成するものである。
材料により形成するものである。
また、本発明の半導体チップを用いた半導体!積回路装
置は、柔軟性を持った半導体チ・ツブを柔軟性を持った
材料により組立・封止するものである。
置は、柔軟性を持った半導体チ・ツブを柔軟性を持った
材料により組立・封止するものである。
[作用]
前記した半導体チップによれば、能動素子または受動素
子の回路素子が形成される基板が、柔軟性を持った有機
半導体材料によって形成されることにより、有機半導体
材料の持つ柔軟性によって半導体チップに柔軟性を持た
せることができる。
子の回路素子が形成される基板が、柔軟性を持った有機
半導体材料によって形成されることにより、有機半導体
材料の持つ柔軟性によって半導体チップに柔軟性を持た
せることができる。
これにより、応力などの作用によって自由に変形される
上に、初期形状へ容易に復帰させることができる。
上に、初期形状へ容易に復帰させることができる。
また、基板がフィルム状またはシート状に形成されるこ
とにより、より一層柔軟性を持たせることができる。こ
れにより、フィルム状またはシート状の製品への組み込
みが可能となる。
とにより、より一層柔軟性を持たせることができる。こ
れにより、フィルム状またはシート状の製品への組み込
みが可能となる。
さらに、半導体チップの電極が柔軟性を持った有機導電
材料によって形成されることにより、有−4= 機導電材料の柔軟性によって電極に柔軟性を持たせるこ
とができる。これにより、半導体チップの検査において
、電極への均等圧着、接触面積の調整、および電極への
突き刺しなどが可能となり、接触不良などによる検査不
良を抑制することができる。
材料によって形成されることにより、有−4= 機導電材料の柔軟性によって電極に柔軟性を持たせるこ
とができる。これにより、半導体チップの検査において
、電極への均等圧着、接触面積の調整、および電極への
突き刺しなどが可能となり、接触不良などによる検査不
良を抑制することができる。
また、前記した半導体集積回路装置によれば、柔軟性を
持った半導体チップが柔軟性を持った材料によって組立
・封止されることにより、組立・封止材料の柔軟性によ
って半導体集積回路装置に柔軟性を持たせることができ
る。これにより、製品状態においても自由な形状に変形
することができる。
持った半導体チップが柔軟性を持った材料によって組立
・封止されることにより、組立・封止材料の柔軟性によ
って半導体集積回路装置に柔軟性を持たせることができ
る。これにより、製品状態においても自由な形状に変形
することができる。
[実施例]
第1図は本発明の一実施例である半導体チップを示す断
面図、第2図は本実施例の半導体チップの平面図、第3
図は本実施例の半導体チップを組立・封止した半導体集
積回路装置を示す断面図、第4図(a)、(ハ)および
(C)は本実施例の半導体チップの検査方法を示す説明
図である。
面図、第2図は本実施例の半導体チップの平面図、第3
図は本実施例の半導体チップを組立・封止した半導体集
積回路装置を示す断面図、第4図(a)、(ハ)および
(C)は本実施例の半導体チップの検査方法を示す説明
図である。
まず、第1図および第2図により本実施例の半導体チッ
プの構成を説明する。
プの構成を説明する。
本実施例の半導体チップ1は、たとえば有機半導体に形
成された集積回路2と、この集積回路2が実装される基
板3とから構成されている。
成された集積回路2と、この集積回路2が実装される基
板3とから構成されている。
集積回路2は、たとえば能動素子または受動素子の回路
素子が少なくとも2つ以上集積され、これらの回路素子
が相互に配線された回路に形成されている。そして、有
機半導体材料に形成されることによって柔軟性を備え、
応力などの作用によって変形可能な構造となっている。
素子が少なくとも2つ以上集積され、これらの回路素子
が相互に配線された回路に形成されている。そして、有
機半導体材料に形成されることによって柔軟性を備え、
応力などの作用によって変形可能な構造となっている。
基板3は、たとえば柔軟性を持った樹脂などの有機材料
によって形成され、変形された集積回路2に倣って変形
可能な構造となっている。
によって形成され、変形された集積回路2に倣って変形
可能な構造となっている。
そして、本実施例の半導体チップ1の電極接続の一例と
して、たとえば第3図に示すようにバンブ電極(電極)
4を介して配線基板5にボンディングされ、固化状態に
おいて柔軟性を持った水ガラスまたはセメントミルクな
どの封止材6よる簡単なパッケージの半導体集積回路装
置7に形成される。
して、たとえば第3図に示すようにバンブ電極(電極)
4を介して配線基板5にボンディングされ、固化状態に
おいて柔軟性を持った水ガラスまたはセメントミルクな
どの封止材6よる簡単なパッケージの半導体集積回路装
置7に形成される。
また、このバンブ電極4は、たとえば柔軟性を持った有
機導電材料によって形成され、変形および初期形状への
復帰が容易に可能な構造となっている。
機導電材料によって形成され、変形および初期形状への
復帰が容易に可能な構造となっている。
次に、本実施例の作用について説明する。
以上のように構成される半導体チップ1においては、集
積回路2が有機半導体材料に形成され、かつ集積回路2
を実装する基板3が有機材料によって形成されることに
より、有機半導体材料および有機材料の持つ柔軟性によ
って半導体チップ1に柔軟性を持たせることができるの
で、応力の作用などによって自由に変形される上に、初
期形状へ容易に復帰させることができる。
積回路2が有機半導体材料に形成され、かつ集積回路2
を実装する基板3が有機材料によって形成されることに
より、有機半導体材料および有機材料の持つ柔軟性によ
って半導体チップ1に柔軟性を持たせることができるの
で、応力の作用などによって自由に変形される上に、初
期形状へ容易に復帰させることができる。
これにより、半導体チップIの取り扱い右よび実装面に
おける制約が緩和され、曲面または応力の作用する箇所
への実装が可能である。すなわち、従来のような小さな
衝撃による破損の心配がなく、パッケージングを容易に
行うことができる。
おける制約が緩和され、曲面または応力の作用する箇所
への実装が可能である。すなわち、従来のような小さな
衝撃による破損の心配がなく、パッケージングを容易に
行うことができる。
また、半導体チップ1がパッケージングされた半導体集
積回路装置7においても、柔軟性を持った材料によって
パッケージングされることにより、製品状態においても
自由な形状に変形することができる。
積回路装置7においても、柔軟性を持った材料によって
パッケージングされることにより、製品状態においても
自由な形状に変形することができる。
さらに、半導体チップ1の検査に関しては、バンブ電極
4が有機導電材料によって形成されることにより、有機
導電材料の柔軟性によってバンブ電極4に柔軟性を持た
せることができるので、簡略化された信頼性の高い検査
が可能となる。
4が有機導電材料によって形成されることにより、有機
導電材料の柔軟性によってバンブ電極4に柔軟性を持た
せることができるので、簡略化された信頼性の高い検査
が可能となる。
たとえば、第4図(a)のように試験用基板8への圧着
による検査においては、バンブ電極4の柔軟性によって
全てのバンブ電極4の均等圧着が可能となり、また接触
面積の關整ができるので接触不良などによる検査不良を
抑制することができる。
による検査においては、バンブ電極4の柔軟性によって
全てのバンブ電極4の均等圧着が可能となり、また接触
面積の關整ができるので接触不良などによる検査不良を
抑制することができる。
また、第4図(b)のように、バンブ電極4に検査装置
の試験用端子9を突き刺すことができるので、この場合
にも検査の信頼性を向上させることができる。
の試験用端子9を突き刺すことができるので、この場合
にも検査の信頼性を向上させることができる。
さらに、バンブ電極4のみならず、集積回路2が実装さ
れた基板3においても、第4図(C)のように試験用端
子9を突き刺して集積回路2の所定の箇所に接触させる
ことによって検査が可能である。
れた基板3においても、第4図(C)のように試験用端
子9を突き刺して集積回路2の所定の箇所に接触させる
ことによって検査が可能である。
従って、本実施例の半導体チップ1およびそれを用いた
半導体集積回路装置7によれば、半導体チップ1の柔軟
性の向上のみならず、パフケージングされた半導体集積
回路装置7にふいても柔軟性を持った製品に形成するこ
とができる。
半導体集積回路装置7によれば、半導体チップ1の柔軟
性の向上のみならず、パフケージングされた半導体集積
回路装置7にふいても柔軟性を持った製品に形成するこ
とができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、本実施例の半導体チップlについては、有機
半導体に形成された集積回路2を基板3上に形成する場
合について説明したが、本発明は前記実施例に限定され
るものではなく、たとえば基板3自体を有機半導体材料
とし、この基板3の内部に集積回路2を形成していく場
合についても適用可能である。
半導体に形成された集積回路2を基板3上に形成する場
合について説明したが、本発明は前記実施例に限定され
るものではなく、たとえば基板3自体を有機半導体材料
とし、この基板3の内部に集積回路2を形成していく場
合についても適用可能である。
また、半導体チップ1の接続については、バンプ電極4
によるボンディング接続に限られず、たとえば半導体チ
ップ1に電極パッド(電極)を形成し、この電極パッド
から金属線を介してワイヤボンディングする場合につい
ても適用可能である。
によるボンディング接続に限られず、たとえば半導体チ
ップ1に電極パッド(電極)を形成し、この電極パッド
から金属線を介してワイヤボンディングする場合につい
ても適用可能である。
この場合にも、電極パッドは有機導電材料によって形成
され、実装面のみならず、検査上においても簡単に信頼
性の高い検査が可能である。
され、実装面のみならず、検査上においても簡単に信頼
性の高い検査が可能である。
さらに、半導体チップ1の接続においては、たとえば接
続用の信号および電源端子を突き刺すことによって形成
可能とし、ユーザー側においてフレキシブルに端子位置
を決定することも可能である。
続用の信号および電源端子を突き刺すことによって形成
可能とし、ユーザー側においてフレキシブルに端子位置
を決定することも可能である。
また、基板3をフィルム状またはシート状に形成し、半
導体チップ1に一層の柔軟性を持たせることが可能とさ
れ、この場合には柔軟性を備えたフィルム状またはシー
ト状のカードなどに組み込むことも可能である。
導体チップ1に一層の柔軟性を持たせることが可能とさ
れ、この場合には柔軟性を備えたフィルム状またはシー
ト状のカードなどに組み込むことも可能である。
[発明の効果]
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとふりで
ある。
って得られる効果を簡単に説明すれば、下記のとふりで
ある。
(1)、基板上または基板内に能動素子または受動素子
の回路素子が形成される半導体チップであって、基板が
柔軟性を持った有機半導体材料によって形成されること
により、有機半導体材料の持つ柔軟性によって半導体チ
ップに柔軟性を持たせることができるので、応力などの
作用によって自由に変形される上に、初期形状への復帰
を容易に可能とすることができる。
の回路素子が形成される半導体チップであって、基板が
柔軟性を持った有機半導体材料によって形成されること
により、有機半導体材料の持つ柔軟性によって半導体チ
ップに柔軟性を持たせることができるので、応力などの
作用によって自由に変形される上に、初期形状への復帰
を容易に可能とすることができる。
(2)、基板がフィルム状またはシート状に形成される
ことにより、より一層柔軟性を持たせることができるの
で、フィルム状またはシート状の製品への組み込みが容
易に可能となる。
ことにより、より一層柔軟性を持たせることができるの
で、フィルム状またはシート状の製品への組み込みが容
易に可能となる。
(3)、半導体チップの電極が柔軟性を持った有機導電
材料によって形成されることにより、有機導電材料の柔
軟性によって電極に柔軟性を持たせることができるので
、半導体チップの検査において、電極の試験用基板への
均等圧着、電極の接触面積の調整、または試験用端子−
の電極への突き刺しなどが可能となり、接触不良などに
よる検査不良を■ 抑制することができる。
材料によって形成されることにより、有機導電材料の柔
軟性によって電極に柔軟性を持たせることができるので
、半導体チップの検査において、電極の試験用基板への
均等圧着、電極の接触面積の調整、または試験用端子−
の電極への突き刺しなどが可能となり、接触不良などに
よる検査不良を■ 抑制することができる。
(4)、柔軟性を持った半導体チップが柔軟性を持った
材料によって組立・封止されることにより、組立・封止
材料の柔軟性によって半導体集積回路装置に柔軟性を持
たせることができるので、製品状態においても自由な形
状に変形可能な構造とすることができる。
材料によって組立・封止されることにより、組立・封止
材料の柔軟性によって半導体集積回路装置に柔軟性を持
たせることができるので、製品状態においても自由な形
状に変形可能な構造とすることができる。
(5)、前記(1)、(2)および(3)により、半導
体チップの取り扱いおよび実装面における制約が緩和さ
れ、曲面または応力の作用する箇所への実装が可能であ
ると同時に、従来のような小さな衝撃による破損の心配
がなく、パッケージングの容易性と低コスト化が可能と
される半導体チップを得ることができる。
体チップの取り扱いおよび実装面における制約が緩和さ
れ、曲面または応力の作用する箇所への実装が可能であ
ると同時に、従来のような小さな衝撃による破損の心配
がなく、パッケージングの容易性と低コスト化が可能と
される半導体チップを得ることができる。
(6)、前記(3)により、半導体チップの検査が簡略
化されると同時に、検査不良の低減により信頼性の高い
検査が可能とされる半導体チップを得ることができる。
化されると同時に、検査不良の低減により信頼性の高い
検査が可能とされる半導体チップを得ることができる。
(7)、前記(4)により、半導体集積回路装置の実装
上の制約が緩和され、製品状態において広範囲な実装が
可能とされる半導体集積回路装置を得ることができる。
上の制約が緩和され、製品状態において広範囲な実装が
可能とされる半導体集積回路装置を得ることができる。
第1図は本発明の一実施例である半導体チップを示す断
面図、 第2図は本実施例の半導体チップの平面図、第3図は本
実施例の半導体チップを組立・封止した半導体集積回路
装置を示す断面図、第4図(a)、(b)および(C)
は本実施例の半導体チップの検査方法を示す説明図であ
る。 1・・・半導体チップ、2・・・集積回路、3・・・基
板、4・・・バンブ電極(電極)、5・・・配線基板、
6・・・封止材、7・・・半導体集積回路装置、8・・
・試験用基板、9・・・試験用端子。 代理人 弁理士 筒 井 大 和 第 図 第 図 3:基板 第 図
面図、 第2図は本実施例の半導体チップの平面図、第3図は本
実施例の半導体チップを組立・封止した半導体集積回路
装置を示す断面図、第4図(a)、(b)および(C)
は本実施例の半導体チップの検査方法を示す説明図であ
る。 1・・・半導体チップ、2・・・集積回路、3・・・基
板、4・・・バンブ電極(電極)、5・・・配線基板、
6・・・封止材、7・・・半導体集積回路装置、8・・
・試験用基板、9・・・試験用端子。 代理人 弁理士 筒 井 大 和 第 図 第 図 3:基板 第 図
Claims (1)
- 【特許請求の範囲】 1、基板上または基板内に能動素子または受動素子の回
路素子が形成される半導体チップであって、前記基板が
柔軟性を持った有機半導体材料により形成されることを
特徴とする半導体チップ。 2、前記回路素子が少なくとも2つ以上集積され、該回
路素子が相互に配線される集積回路用の半導体チップと
されることを特徴とする請求項1記載の半導体チップ。 3、前記基板がフィルム状またはシート状に形成される
ことを特徴とする請求項1記載の半導体チップ。 4、前記半導体チップの電極が柔軟性を持った有機導電
材料により形成されることを特徴とする請求項1記載の
半導体チップ。 5、請求項1、2、3または4記載の半導体チップが、
柔軟性を持った材料により組立・封止されることを特徴
とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204819A JPH0491475A (ja) | 1990-08-01 | 1990-08-01 | 半導体チップおよびそれを用いた半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204819A JPH0491475A (ja) | 1990-08-01 | 1990-08-01 | 半導体チップおよびそれを用いた半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0491475A true JPH0491475A (ja) | 1992-03-24 |
Family
ID=16496910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2204819A Pending JPH0491475A (ja) | 1990-08-01 | 1990-08-01 | 半導体チップおよびそれを用いた半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0491475A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6830192B1 (en) * | 1998-04-20 | 2004-12-14 | Vhp Veiligheidspapierfabriek Ugchelen B.V. | Substrate which is made from paper and is provided with an integrated circuit |
-
1990
- 1990-08-01 JP JP2204819A patent/JPH0491475A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6830192B1 (en) * | 1998-04-20 | 2004-12-14 | Vhp Veiligheidspapierfabriek Ugchelen B.V. | Substrate which is made from paper and is provided with an integrated circuit |
| US7032828B2 (en) | 1998-04-20 | 2006-04-25 | Vhp Veiligheidspapierfabriek Ugchelen B.V. | Substrate which is made from paper and is provided with an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| EP0660383B1 (en) | Electronic device package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6530515B1 (en) | Micromachine stacked flip chip package fabrication method | |
| US6534858B2 (en) | Assembly and methods for packaged die on pcb with heat sink encapsulant | |
| US6522015B1 (en) | Micromachine stacked wirebonded package | |
| EP1317000A2 (en) | Semiconductor device having leadless package structure | |
| EP0778617A2 (en) | Electronic device package enclosed by pliant medium laterally confined by a plastic rim member | |
| US20040207060A1 (en) | Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit | |
| KR950704838A (ko) | 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips) | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| WO2004053931B1 (en) | Package having exposed integrated circuit device | |
| EP1936686A3 (en) | Semiconductor Device, Method for Manufacturing the same, and Method for Mounting the same | |
| US6638789B1 (en) | Micromachine stacked wirebonded package fabrication method | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| KR100370529B1 (ko) | 반도체 장치 | |
| US6114770A (en) | Low profile semiconductor package | |
| JPH05299456A (ja) | 樹脂封止型半導体装置 | |
| US20020125568A1 (en) | Method Of Fabricating Chip-Scale Packages And Resulting Structures | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2822990B2 (ja) | Csp型半導体装置 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
| JP2633557B2 (ja) | 樹脂封止型集積回路装置 | |
| KR0134816Y1 (ko) | 다면 패키지 |