JPH0493096A - 多層セラミック基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用骨！Ｉ！ｆ） 本発明は多層セラミック基板に関する。

（従来の技術） 半導体装置用パッケージとして用いられる多層セラミッ
ク基板は、内部および外表面に導体回路を形成した複数
枚のグリーンシートを積層し焼成してなるものである。

この多層セラミック基板では層間の電気的接続をとるた
めにビアが設けられる。ビアはグリーンシー１〜にビア
ポールを穿設し、ピアホール内に導体材料を充填し、積
層したグリーンシートと同時焼成によって形成される。

（発明が解決しようとする課題） 第２図は半導体装置用パッケージで用いる多層セラミッ
ク基板の平面図の例を示すが、半導体素子の高集積化と
ともに図のようにセラミック基板に設けるビア配置がき
わめて高密度となっている。

このように高密度にビアを設けるためには、ビアの位置
を高精度で配置させる技術が必要となる。

ビアは表面層−にに形成する導体回路と電気的に接続さ
れるから、導体回路と接続することからみるとビア径は
小さいほど位置合わせは容易である。

第３図はビア」−〇と導体回路１２との接続状態を示す
が、導体回路１２とビア１０との位置誤差はほぼ一定で
あるから、大径のビアを位置合わせするほうが小径のビ
アを位置合わせするよりも困難゛である。

セラミック基板はグリーンシー１−の焼成時に収縮する
のでビア位置を精度よく製造することは困難であり、位
置ずれしたりすることがらビア径はできるだけ小径であ
ることが望ましい。

第２図に示すように一定面積内にビアを高密度で配置す
るにはビア径を小さくせざるを得ないが、一方、このよ
うにビアを小径にするとビア部分での電気抵抗値が大き
くなるから、これによって多層セラミック基板の電気的
特性が低下するという１Ｍ題点が生じる。ビアにはタン
グステン粉末等の導体材料を混ぜたペース１へが用いら
れるが、これらは本来、さほど電導性が良好とはいえな
い材料である。したがって、ビアを小径にするとさらに
電気抵抗値が大きくなり、電気的特性に悪影響を及ぼす
ようになる。

そこで、本発明は」二記問題点を解消すべくなされたも
のであり、その［］１的とするところは、半導体装置用
パッケージ等で用いる多層セラミック基板において、表
面層上に形成する導体回路との位置合わせが容易にでき
ると共に、ビアの電気抵抗値を効果的に小さくすること
のできる多層セラミック基板を提供しようとするもので
ある。

（課題を解決するための手段） 本発明は上記目的を達成するため次の構成をそなえる。

すなわち、ビアを有する多層セラミック基板において、
前記ビアを複数層を貫通して設けると共に、導体回路に
接続する表面層のビア径よりも内層のビア径を大径に形
成したことを特徴とする。

（作用） 多層セラミック基板の表面層のビアが小径であるから導
体回路等の接続部との位置合わせが容易である。多層セ
ラミック基板の内層のビアを大径に形成したことで断面
積が大きくとれ、ビアの電気抵抗値を小さくできる。

（実施例） 以下、本発明の好適な実施例を図面とともに詳細に説明
する。

第１図は本発明に係る多層セラミック基板の要部を示す
。

本発明に係る多層セラミック基板はその表面層」二に形
成する導体回路に接続するビアの構成を特徴とするもの
である。

第１−図にその構成例を示す。図のように１本実施例の
多層セラミック基板は、最下層の基板１４ａと中間層の
基板１４ｂと最上層の基板１４ｃの３層からなり、各層
を貫通してビア１０を形成している。

各層の基板厚は適宜設定してよいが、最下層の基板１４
ａと最」二層の基板１４ｃは尊く、中間層の基板１４ｂ
は厚く設定するのがよい。実施例の多層セラミック基板
では最下層の基板１４ａと最上層の基板１４ｃの厚さが
０．１５ｍｍで、中間層の基板１４ｂの厚さが０．４ｍ
ｍである。

また、最下層の基板１４ａと最」二層の基板１４Ｃに設
けるビア１０のビア径にくらべて、中間層１４ｂに設け
るビア径を大径にする。

実施例では最下層の基板］、　４　ａと最上層の基板１
４ｃに設けるビア径を０．１ｍｍφ、中間層の基板１４
ｂに設けるビア径を０．３ｍｍφに設定した。

最下層の基板１４ａと最上層の基板１４ｃの表面には積
層、焼成後に導体回路が形成され、最下層の基板１４ａ
と最上層の基板１４ｃに設けたビア１０はそれぞれ導体
回路に接続されるものである。

上記多層セラミック基板の製造にあたっては、まず、最
下層の基板］４ａと、中間層の基板１４ｂと、最上層の
基板１４　ｃのグリーンシーＩ〜をそれぞれ所定厚で別
々に形成し、それぞれピアホールを所定の同じ位置に穿
設する。中間層の基板１４ｂ用のグリーンシートに設け
るピアホールは他にくらべて大径に穿設する。

次に、それぞれのグリーンシー１〜のピアホールに導体
ペース１へを充填し、充填後のグリーンシー１〜を最下
層、中間層、最上層の３層で位置決めして積層する。

次に、この積層したグリーンシーＩ−を所定プロセスに
よって焼成して多層セラミック基板を得る。

こうして得られた多層セラミック基板は第１図に示すよ
うな断面形状を有するビアによって、その後、外表面に
形成される導体回路と接続することができるセラミック
基板となる。

導体回路は、焼成後の多層セラミック基板の表面を平滑
にした後、蒸着、スパッタリングなどにより金属導体層
を形成し、この金属導体層をエツチングなどにより所定
の回路パターンに形成してビアと電気的に接続する。な
お、多層セラミック基板の表面層上に導体ペース１−を
用いて回路パターンを形成後、基板とともに焼成して導
体回路を形成するようにしてもよい。

本実施例の多層セラミック基板によれば、導体回路を形
成する表面層ではビア径が小径に形成されているから、
ビアと導体回路の接続部との位置合わぜが容易にできる
。また一方、ビア基板の中間層ではビアを大径にしてい
るからビアの断面積が大きくなり、これによってビアの
電気抵抗値を効果的に低くすることができる。

実際に電気抵抗値を測定したところ、以下の結果が得ら
れた。比較例は」二記実施例の多層セラミック基板と同
厚で０．１ｍｍφの貫通したビアによるものである。

実施例（３層構造）４０ｍΩ 比較例　　　　　　　　８０ｍΩ このように上記実施例のビアは比較例の１７２の電気抵
抗値となっている。複数層からなる多層セラミック基板
の各層のＪ％さは適宜設定できるから、各層の厚さの比
を変えることによって電気抵抗値を変えることが可能で
ある。

また、本実施例の多層セラミック基板のように表面層に
露出するビアの径を第４図に示すように細くすると、従
来の第３図に示す場合と比べて隣接するビア間にスペー
スを確保することができるため、ビア間にも導体回路を
形成して導体回路を高密度に形成できるという利点があ
る。

なお、」二記実施例の多層セラミック基板はアルミナ、
窒化アルミニウム、ガラスセラミック等の種々のセラミ
ック基板に対して利用することができるものである。

また、上記実施例では多層セラミック基板を３層構造で
形成したが、」二層が小径のビア部、下層が大径のビア
部のように２層で形成したものや４層以」；の構造で形
成したものでも有効である。すなわち、多層セラミック
基板の表面層」二に形成される導体回路等の接続部に接
続される表面層のビア部を小径に形成し、内層のビア部
を大径に形成することで導体回路等の接続部との位置合
わせの容易化と、ビアの電気抵抗値の低下を達成するこ
とができる。

以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。

（発明の効果） 本発明に係る多層セラミック基板によれば、ビアと多層
セラミック基板上に形成される導体回路等の接続部との
位置合わせを容易にすることと、ビア部の電気抵抗値を
下げるという相反する要求を容易に達成することができ
、導体回路やビアを高密度で配置することが容易に可能
になると共に、半導体装置用パッケージの電気的特性を
向」ニさせることかできる等の著効を奏する。

【図面の簡単な説明】

第１図は本発明に係る多層セラミック基板の要部を示す
断面図、第２図はビア配置を示す説明図、第３図および
第４図はビアと導体回路との接続状態を示す説明図であ
る。 １０・・・ビア、　　１２・・・導体回路、１−４ａ、
１４ｂ、１４Ｃ・・・基板。

Claims (1)

【特許請求の範囲】
1. １．ビアを有する多層セラミック基板において、前記ビ
   アを複数層を貫通して設けると共に、導体回路に接続す
   る表面層のビア径よりも内層のビア径を大径に形成した
   ことを特徴とする多層セラミック基板。