JPH0493752A - 欠陥・異物検査装置 - Google Patents

欠陥・異物検査装置

Info

Publication number
JPH0493752A
JPH0493752A JP21081490A JP21081490A JPH0493752A JP H0493752 A JPH0493752 A JP H0493752A JP 21081490 A JP21081490 A JP 21081490A JP 21081490 A JP21081490 A JP 21081490A JP H0493752 A JPH0493752 A JP H0493752A
Authority
JP
Japan
Prior art keywords
foreign matter
defect
wafer
optical system
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21081490A
Other languages
English (en)
Inventor
Fumiaki Ushiyama
文明 牛山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP21081490A priority Critical patent/JPH0493752A/ja
Publication of JPH0493752A publication Critical patent/JPH0493752A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基板上に形成されたパターンの欠陥や、前記
基板上に付着した異物を検出する欠陥・異物検査装置に
関する。
〔従来の技術〕
第3図は1に来の欠陥・異物検査装置の検査原理を説明
する図である。例として#4導体基板(ウェハー)上の
パターン欠陥や14物を検査する場合について述べるが
、ウェハー上には一つの構成単位であるチップが規則正
しく配置されており、そのチップ内の配線パターンは、
どのチップにおいても同様である。第三図(a)は、ウ
ェハー上のあるチップの一部分を拡大して撮像した時の
画像を示す図であるが、回路パターン31の一部にパタ
ーン欠陥32があり、また、パターン31の右の基板上
には異物33がイ・1着している1次に第3図(b)は
、第3図(a)とは別のチップであるが、第3図(a)
と同様の部分を拡大して撮像した図で、このチップには
欠陥、異物はない、そして第3図(c)は、第3図<a
>と第3図(b)の画像を重ねて比較し、それぞれの異
なる部分だけを抽出した画像であり、これにより欠陥、
異物を分離し検出することができる。このように従来の
欠陥・異物検査装置は、本来各々のチップ単位では同一
の回路パターンを有していることを利用したパターン比
較方式に基づくものであった。また、画像を拡大撮像す
るための光学系の前記ウェハー面に対する焦点位置は、
任意に設定は可能ではあるが、検査中は1点に固定され
ていた。
〔発明が解決しようとする課題〕
しかし、前述の従来技術では以下のような問題点を有す
る。
より小さいパターン欠陥や異物を検出するには拡大光学
系の拡大倍率を高くする必要があるが、それに伴なって
前記光学系の開口数が大きくなり、焦点深度が著しく低
下する。従って、ウェハー上の回路パターンには高さが
あるため、パターン上の欠陥、異物と、低い部分、すな
わちウェハー上にある欠陥、異物とを同時に撮像し、画
像データとして取り込むことが難しかった。第2図は、
従来の欠陥・異物検査装置を用いて、ウェハー上に形成
された回路パターン上の異物と、ウェハー上に付着した
異物を拡大光学系を介して撮像した時の画像を示す図で
ある。第2図(a)は、ウェハー21上に形成された回
路パターン22上の異物24と、前記ウェハー21上に
付着した異物23を断面方向から見た図であるが、異物
23と、異物24とでは、ウェハー21面上からの高さ
が異なっている。第2図(b)は、画像を拡大して撮像
する光学系の焦点位置を第2図(a)の第1の焦点位置
25に置いた時に得られた画像を示す図であるが、光学
系の焦点深度が浅いために、ウェハー21表面上の異物
23は撮像されていない。
一方、第2図(c)は、前記光学系の焦点位置を第2図
(a)の第2の焦点位置26に置いた時の画像を示す図
であるが、今度は逆に回路パターン22上の異物24が
撮像されていない。このように従来の検査装置では、拡
大撮像光学系の焦点位置が検査中−点に固定されている
ために、パターンの上部ど、下部に位置する欠陥、異物
を同時に検出することができず、それらを検出するには
、焦点位置を変えて2度検査する必要があった。
そこで本発明はこのような問題点を解決するものであっ
て、回路パターンの上部及び、下部にあるより小さな欠
陥、y4物を1度の検査で同時に検出することが可能な
欠陥・異物検査装置を提供するところにある。
〔課題を解決するための手段〕
本発明の欠陥・異物検査装置は、基板上に形成されたパ
ターンの欠陥や前記基板上に付着した異物を拡大光学系
を介して撮像し、得られた画像データを用いて前記パタ
ーン欠陥、異物を検出する欠陥・異物検査装置において
、前記拡大光学系の前記基板表面に対する焦点位置を少
なくとも2段階以上変えて撮像し、それらを積算した画
像ブタを用いて14iJ記パターン欠陥、異物を検出す
ることを特徴とする。
〔実施例〕
本発明の実施例を、従来技術と同様に、半導体基板(ウ
ェハー)」二に配置されたチップ上の欠陥、異物を検出
する場合を例として以下に述べる。
本発明の欠陥・異物検査装置は、従来技術で述べたと同
様に、画像認識によるパターン比較方式に基づくもので
あるが、チップ上のパターン部を拡大して撮像するため
の光学系の前記ウェハー面上に対する焦点位置を、少な
くとも2段階以上変えて撮像し、それらを積算した画像
データを用いてパターン比較するという構成にした。第
1図は、本発明の欠陥・異物検査装置を用いて、ウェハ
上に形成された回路パターンの」一部にある異物と、ウ
ェハー面上に付着した異物を拡大光学系を介して撮像し
た時の画像を示す図であり、撮像光学系の前記ウェハー
面上に対する焦点位置は3段階変化させた。第1図(a
)は、ウェハー11上に形成された回路パターン12上
の異物14と、前記ウェハー11上に(=1’ a し
た異物13を断面方向から見た図であるが、異物13と
異物14とでは、ウェハー11面上からの高さが異なっ
ている。第1図(b)は、画像を拡大して撮像するため
の光学系の焦点位置を第1図(a)の第1の焦点位置1
5に置いた時に得られた画像であるが、光学系の焦点深
度が浅いために、ウェハー11上の異物13は撮像され
ていない。一方、第1図(d)は、前記光学系の焦点位
置を第1図(a)の第3の焦点値l!F17に置いた時
の画像を示す図であるが、今度は逆に回路パターン12
上の異物14が転写されていない、更に第1図(C)は
、前記焦点位置を第1図(a)の第2の焦点値jii1
6に置いた時の画像であるが、焦点位置が、前記第1図
(b)と第1図(d)の場合のちょうど中間に位置して
いるため、前記回路パターン12上の異物14と、前記
ウェハー11面上の異物13は、両方共に撮像されては
いるが、その輪かくは明確ではなく、検出されるには十
分でない。最後に第1図(e)は、本発明に基づいて第
1図(b)〜第1図(d)に示される画像を積算して得
られた画像であるが、前記回路パターン12上の異物1
4と、前記ウェハー11面上の異物13の両方が非常に
明りょうに撮像された結果となっている。このように搬
像光学系の焦点位置を複数段階変化させて各々画像を取
り込み、それらを積算した画像データを用いて欠陥、異
物を検出する方式を採用することにより、たとえ、拡大
撮像光学系が高倍率で焦点深度が著しく低下したとして
も、パターン上部及び、下部にある、より小さな欠陥、
異物を、1度の検査で同時に検出することが可能となっ
た。
以上、本発明の一実施例を述べたが、これ以外に、 (1)フォトマスク上の欠陥、異物を検査する場合。
(2)得られた画像データと、CADデータ上の設計デ
ータとパターン比較して欠陥、異物を検出する装置に適
用する場合。
(3)撮像光学系の焦点位置を3段階以外の複数回変化
させる場合。
についても本発明と同様な効果が得られる。
〔発明の効果〕
以上述べたように本発明によれば、基板上に形成された
パターンの欠陥や前記基板上に付着した異物を拡大光学
系を介して撮像し、得られた画像データを用いて前記パ
ターン欠陥、異物を検出する欠陥・異物検査装置におい
て、前記拡大光学系の前記基板表面に対する焦点位置を
少なくとも2段階以上変えて撮像し、それらを積算した
画像データを用いて前記パターン欠陥、異物を検出する
ことにより、たとえ、前記拡大光学系が高倍率で焦点深
度が著しく低下したとしても、前記パターンの」二部及
び、下部に存在するより小さな欠陥、異物を1度の検査
で同時に検出できるという効果を有するものである。
【図面の簡単な説明】
第1図は、本発明の欠陥・異物検査装置を用いて、ウェ
ハー」二に形成された回路パターンの上部にある異物と
、ウェハー面上にイ・]着した異物を拡大光学系を介し
て撮像した時の画像を示し、第1図(a)は、ウェハー
上に形成された回路パターンの上部にある異物と、ウェ
ハー面上に付着した異物を、断面方向から見た図、 第1関(b)は、拡大光学系の焦点位置を、第1図(a
>の第1の焦点位置15に置いた時の画像を示す図、 第1図(c)は、拡大光学系の焦点位置を、第1図(a
)の第2の焦点位置16に置いた時の画(象を示す図で
、 第1図(d)−は、拡大光学系の焦点位置を、第1図(
a)の第3の焦点位置に置いた時の画像を示す図、 第1図(e)は、第1図(b)〜第1図(d)に示され
る画像を積算して得られた画像を示す図である。 第2図は、従来の欠陥・異物検査装置を用いて、ウェハ
ー上に形成された回路パターンの」二部にある異物と、
ウェハー面上にイづ着した異物を、拡大光学系を介して
撮像した時の画像を示し、第2図(a)は、ウェハー上
に形成された回路パターンの上部にある異物と、ウェハ
ー面上にイ1着した異物を、断面方向から見た図、 第2図(b)は、拡大光学系の焦点位置を、第2図(a
)の第1の焦点位置25に置いた時の画f象を示す図、 第2図(C)は、拡大光学系の焦点位置を、第2図(a
)の第2の焦点位置26に置いた時の画像を示す図であ
る。 第3図は、従来の欠陥・異物検査装置の検査原理を説明
し、 第3図(a)は、ウェハーのあるチップの一部分を拡大
して撮像した時の画像を示す図、第3図(b)は、第3
図(a)とは別のチップであるが、第3図(a)と同様
の部分を拡大して撮像した画像を示す図、 第3図(c)は、第3図(a)と第3図(b)の画像を
重ねて比較し、それぞれの異なる部分だけを抽出した画
像を示す図である。 11・・・ウェハー 12・・・回路パターン 13・・・ウェハー上の異物 14・・・回路パターン上の異物 15・・・第1の焦点位置 16・・・第2の焦点位置 17・・・第3の焦点位置 21・・・ウェハー 22・・・回路パターン 23・・・ウェハー上の異物 24・・・回路パターン上の異物 25・・・第1の焦点位置 26・・・第2の焦点位置 31・・・回路パターン 32・・・パターン欠陥 33・・・異物

Claims (1)

    【特許請求の範囲】
  1.  基板上に形成されたパターンの欠陥や前記基板上に付
    着した異物を拡大光学系を介して撮像し、得られた画像
    データを用いて前記パターン欠陥、異物を検出する欠陥
    ・異物検査装置において、前記拡大光学系の前記基板表
    面に対する焦点位置を少なくとも2段階以上変えて撮像
    し、それらを積算した画像データを用いて前記パターン
    欠陥、異物を検出することを特徴とする欠陥・異物検査
    装置。
JP21081490A 1990-08-09 1990-08-09 欠陥・異物検査装置 Pending JPH0493752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21081490A JPH0493752A (ja) 1990-08-09 1990-08-09 欠陥・異物検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21081490A JPH0493752A (ja) 1990-08-09 1990-08-09 欠陥・異物検査装置

Publications (1)

Publication Number Publication Date
JPH0493752A true JPH0493752A (ja) 1992-03-26

Family

ID=16595567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21081490A Pending JPH0493752A (ja) 1990-08-09 1990-08-09 欠陥・異物検査装置

Country Status (1)

Country Link
JP (1) JPH0493752A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415412B1 (ko) * 2000-05-30 2004-01-16 가부시끼가이샤 도시바 모의 결함웨이퍼 및 결함검사 레서피 작성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415412B1 (ko) * 2000-05-30 2004-01-16 가부시끼가이샤 도시바 모의 결함웨이퍼 및 결함검사 레서피 작성방법

Similar Documents

Publication Publication Date Title
US6198529B1 (en) Automated inspection system for metallic surfaces
JPH0750664B2 (ja) レチクルの検査方法
JP4414533B2 (ja) 欠陥検査装置
JP2000283929A (ja) 配線パターン検査方法及びその装置
JPH0493752A (ja) 欠陥・異物検査装置
JP2954381B2 (ja) パターン検査方法及び装置
JP3189796B2 (ja) 欠陥検査方法及び装置
JPH06308040A (ja) 異物検査装置
JPH05129397A (ja) 異物検出方法及び装置
JP3201396B2 (ja) 半導体デバイスの製造方法
JP4220061B2 (ja) 周期性パターンの欠陥検査方法及び装置
JP3803677B2 (ja) 欠陥分類装置及び欠陥分類方法
JPH04316346A (ja) パターン認識方法
JPH0720060A (ja) パターン欠陥および異物検査装置
JPH01255073A (ja) パターン検査方法及び装置
JP3827812B2 (ja) 表面欠陥検査装置および表面欠陥検査方法
JP2004085543A (ja) 外観検査装置及び外観検査方法
JP2001068517A (ja) 半導体ウェハの検査装置
JP2002296016A (ja) プリント回路板の保護層形状認識方法及び検査方法
JPS6160635B2 (ja)
JPS63106508A (ja) 装着状態検査方法及びその装置
JPH0618428A (ja) 欠陥検査方法及び半導体装置の製造方法
JPS60182734A (ja) パタ−ン検査装置
JPH0516585B2 (ja)
JP2929755B2 (ja) 欠陥検査装置