JPH0496165A - システムバス調停装置 - Google Patents
システムバス調停装置Info
- Publication number
- JPH0496165A JPH0496165A JP2211041A JP21104190A JPH0496165A JP H0496165 A JPH0496165 A JP H0496165A JP 2211041 A JP2211041 A JP 2211041A JP 21104190 A JP21104190 A JP 21104190A JP H0496165 A JPH0496165 A JP H0496165A
- Authority
- JP
- Japan
- Prior art keywords
- system bus
- block
- arbitration
- bus
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＣＰＵ、メモリ、周辺機器などを備えたコン
ピュータのシステムバス調停装置に関するものである。
ピュータのシステムバス調停装置に関するものである。
従来の技術
近年、半導体チップ内のサブミクロンルールによるパタ
ーン設計や、内部のパイプライン処理の実施によシ、マ
イクロプロセッサ−の性能の向上は短期間に行われてい
る。このような高性能なマイクロプロセッサ−を使用し
たシステム全体の性能を向上させるために、実行サイク
ル時間の短縮と、複数のマイクロプロセンサーをシステ
ム内に構築する方法がある。このようなシステムバスの
使用を要求する多くのデバイスを有するシステムでは、
効率的にシステムバスの使用権の調停を行う必要があシ
、又、将来のシステム拡張性に対応が可能であることも
必要である。以下、従来のシステムバスの使用権の要求
に対する各デバイヌ調停について、第３図、第４図を参
照しながら説明する。
ーン設計や、内部のパイプライン処理の実施によシ、マ
イクロプロセッサ−の性能の向上は短期間に行われてい
る。このような高性能なマイクロプロセッサ−を使用し
たシステム全体の性能を向上させるために、実行サイク
ル時間の短縮と、複数のマイクロプロセンサーをシステ
ム内に構築する方法がある。このようなシステムバスの
使用を要求する多くのデバイスを有するシステムでは、
効率的にシステムバスの使用権の調停を行う必要があシ
、又、将来のシステム拡張性に対応が可能であることも
必要である。以下、従来のシステムバスの使用権の要求
に対する各デバイヌ調停について、第３図、第４図を参
照しながら説明する。
第３図に示すように、システムの内部にシステムハス調
停部２を設けて、システムバス１の使用権を要求するこ
とのできるデバイスからのシステムバス１の使用要求信
号１２−１．１３−１ 。
停部２を設けて、システムバス１の使用権を要求するこ
とのできるデバイスからのシステムバス１の使用要求信
号１２−１．１３−１ 。
１４−１．１５−１．１６−１．１７−１の状態を監視
し、現在のシステムバス１の使用デパイヌとシステムバ
ス１の要求デバイスとの優先順位に従って、現在の使用
デバイスの実行サイクルが終了したことを確認して、次
のシステムバス１の使用デバイスを許可する。
し、現在のシステムバス１の使用デパイヌとシステムバ
ス１の要求デバイスとの優先順位に従って、現在の使用
デバイスの実行サイクルが終了したことを確認して、次
のシステムバス１の使用デバイスを許可する。
以上の内容の各信号を第４図に示し、説明を行う。
ここで、システムは第３図に示すように、システムバス
１の使用を要求するデバイスはＣＰＵ○（３）、ＣＰＵ
１（４）、ＣＰＵ２（５）、ＣＰＵ３（６）の４つ（７
）ＣＰＵとＤ Ｍ Ａ （ｓ）とＥｔｈｅｒｎｅ ｔ
（７）とする。さらニ、システムバス調停部２がシステ
ムバス１使用の許可を通告する使用許可信号を１２−２
゜１２−２ 、１４−２ 、１６−２ 、１６−２ 。
１の使用を要求するデバイスはＣＰＵ○（３）、ＣＰＵ
１（４）、ＣＰＵ２（５）、ＣＰＵ３（６）の４つ（７
）ＣＰＵとＤ Ｍ Ａ （ｓ）とＥｔｈｅｒｎｅ ｔ
（７）とする。さらニ、システムバス調停部２がシステ
ムバス１使用の許可を通告する使用許可信号を１２−２
゜１２−２ 、１４−２ 、１６−２ 、１６−２ 。
１了−２とする。
第４図のｔ （ａ）時点で３つのデバイスがシステムバ
ス１の使用を要求した。このシステムではＣＰＵ○（３
）＞ＣＰＵ１（４）＞ＣＰＵ２（５）＞ＣＰＵ３（６）
）ＤＭＡ（８）） Ｅｔｈｅｒｎｅｔ（７）の順にシス
テムバス１を使用する権利の優先順位が高いとする。こ
の優先順位に従って、ｔ （ａ）時点の３つのデバイス
のシステム使用要求（ＲＱＣＰＵｏ、ＲＱＣＰＵｌ。
ス１の使用を要求した。このシステムではＣＰＵ○（３
）＞ＣＰＵ１（４）＞ＣＰＵ２（５）＞ＣＰＵ３（６）
）ＤＭＡ（８）） Ｅｔｈｅｒｎｅｔ（７）の順にシス
テムバス１を使用する権利の優先順位が高いとする。こ
の優先順位に従って、ｔ （ａ）時点の３つのデバイス
のシステム使用要求（ＲＱＣＰＵｏ、ＲＱＣＰＵｌ。
ＲＱＥＴＨ−Ｌ”）に対して、次のｔ （ｂ）でＣＰＵ
０（３）にシステムバスの使用権が許可される（ＡＫＣ
ＰＵＱ＝″Ｌ”）。ｔ （ｃ）の時点でＣＰＵ０（３）
の実行が終了（ＲＱＣＰＵｏ＝″Ｈ”）し、ｔ （ｄ）
で次のデバイスであるＣ Ｐ Ｕ １ （４）へのシス
テムバス１の使用が許可（ＡＫＣＰＵ１＝”Ｌ”）され
る。ｔ （ｅ）でＣＰ Ｕ １ （４）が実行を終了（
ＲＱＣＰｔｈ＝ＮＨ”）する。ここで、次のシステムバ
ス１の使用を決定するが、ＣＰＵ０（３）とＥｔｈｅｒ
ｎｅｔ（７）の２つのデバイスが要求しているがｔ （
ａ）時点よりＥｔｈｅｒｎｅｔ（７）はまだシステムバ
ス１を使用していないので、優先順位に従わず、ｔ （
ｆ）でＥｔｈｅｒｎｅｔ（力にシステムバス１の使用権
が許可される（ＡＫＥＴＨ＝″Ｌ”）。こうして、シス
テムバス調停部２は順にシステムバス１の使用要求デバ
イスに対して、システムバス１の使用権を許可。
０（３）にシステムバスの使用権が許可される（ＡＫＣ
ＰＵＱ＝″Ｌ”）。ｔ （ｃ）の時点でＣＰＵ０（３）
の実行が終了（ＲＱＣＰＵｏ＝″Ｈ”）し、ｔ （ｄ）
で次のデバイスであるＣ Ｐ Ｕ １ （４）へのシス
テムバス１の使用が許可（ＡＫＣＰＵ１＝”Ｌ”）され
る。ｔ （ｅ）でＣＰ Ｕ １ （４）が実行を終了（
ＲＱＣＰｔｈ＝ＮＨ”）する。ここで、次のシステムバ
ス１の使用を決定するが、ＣＰＵ０（３）とＥｔｈｅｒ
ｎｅｔ（７）の２つのデバイスが要求しているがｔ （
ａ）時点よりＥｔｈｅｒｎｅｔ（７）はまだシステムバ
ス１を使用していないので、優先順位に従わず、ｔ （
ｆ）でＥｔｈｅｒｎｅｔ（力にシステムバス１の使用権
が許可される（ＡＫＥＴＨ＝″Ｌ”）。こうして、シス
テムバス調停部２は順にシステムバス１の使用要求デバ
イスに対して、システムバス１の使用権を許可。
監視する。
発明が解決しようとする課題
このような従来のシステムバス調停装置では、システム
の構成を変更した９、さらにシステムバス１の使用を要
求するデバイスを増加させた場合には、システムバス調
停部２を変更しなければならずシステム設計時にシステ
ムバス数が決定される。また、システムバス１使用を要
求するデバイスの数だけシステムバス要求信号１２−１
゜１３−１．１４−１．１５−１．１６−１ 。
の構成を変更した９、さらにシステムバス１の使用を要
求するデバイスを増加させた場合には、システムバス調
停部２を変更しなければならずシステム設計時にシステ
ムバス数が決定される。また、システムバス１使用を要
求するデバイスの数だけシステムバス要求信号１２−１
゜１３−１．１４−１．１５−１．１６−１ 。
１了−１とシステムバス使用許可信号１２−２ 。
１３−２ 、１４−２ 、１５−２ 、１６−２ 。
１７−２がシステムバス１に必要になシ、数多くのＣＰ
ＵをＦ載するシステムでは、システムバス１を構成する
信号が多くなるという問題があったのである。
ＵをＦ載するシステムでは、システムバス１を構成する
信号が多くなるという問題があったのである。
本発明は上記課題を解決するもので、簡単な構成で、優
れたシステムバス調停装置を提供することを目的として
いる。
れたシステムバス調停装置を提供することを目的として
いる。
課題を解決するための手段
本発明は上記目的を達成するために、アドレス・データ
・コントロール信号を伝送するシステムバスと、前記シ
ステムバスの使用権を管理するシステムバス調停部と、
前記システムバスを共有する複数のデバイスを含むブロ
ックと、前記ブロックのシステムバスの使用権を要求す
るバスリクエスタ部を有し、前記ブロック内に前記ブロ
ック内のデバイスのブロック内でのシステムバス使用権
を独立して決定するブロック内調停部を具備してなるも
のである。
・コントロール信号を伝送するシステムバスと、前記シ
ステムバスの使用権を管理するシステムバス調停部と、
前記システムバスを共有する複数のデバイスを含むブロ
ックと、前記ブロックのシステムバスの使用権を要求す
るバスリクエスタ部を有し、前記ブロック内に前記ブロ
ック内のデバイスのブロック内でのシステムバス使用権
を独立して決定するブロック内調停部を具備してなるも
のである。
作 用
本発明は上記した構成により、システムバス１を共有す
る複数のデバイスから構成されるブロックに分割して、
システム内のどのブロックがシステムバス１を使用する
かを決定し、許可を行うシステムハス調停部２と、ブロ
ック内のどのデバイスがシステムバス１を使用するかを
決定するブロック内調停部１ Ｂ 、 １９ 、２０と
を持つことにより、システムバス１を使用するデバイス
を増加させた場合や、多数のデバイスを構成したマルチ
ＣＰＵシステムなどに適用することができる。
る複数のデバイスから構成されるブロックに分割して、
システム内のどのブロックがシステムバス１を使用する
かを決定し、許可を行うシステムハス調停部２と、ブロ
ック内のどのデバイスがシステムバス１を使用するかを
決定するブロック内調停部１ Ｂ 、 １９ 、２０と
を持つことにより、システムバス１を使用するデバイス
を増加させた場合や、多数のデバイスを構成したマルチ
ＣＰＵシステムなどに適用することができる。
またシステムバス調停部２とブロック内調停部１８ 、
１９ 、２０はそれぞれ並行して作業を実施するので、
従来のシステムバス１の使用を要求するすべてのデバイ
スへの調停をシステムバス調停部２が行う場合に比べて
調停時間の削減を図ることができる。
１９ 、２０はそれぞれ並行して作業を実施するので、
従来のシステムバス１の使用を要求するすべてのデバイ
スへの調停をシステムバス調停部２が行う場合に比べて
調停時間の削減を図ることができる。
実施例
以下、本発明の一実施例について第１図、第２図を参照
しながら説明する。
しながら説明する。
図に示すように、シヌテム内のアドレス・ブタ・コント
ロール等の信号から構成されるシステムバス１と、シス
テムバス１の使用ヲ決定スルシステムバス調停部２と、
第１ブロツク９にはＣＰ Ｕ Ｏ（３）とＣＰＵ１Ｇ４
）が、第２ブロツク１ｏにはＣＰ Ｕ ２ （５）とＣ
Ｐ Ｕ ３ （ｅ）が、第３ブロツク１１にはＥｔｈｅ
ｒｎｅｔ ７とＤＭＡ８とがそれぞれ実装される。本実
施例ではシステムバス調停部２は第１ブロツク９かも第
３ブロツク１１までの３ブロツクに対しての調停を行う
だけでよいことになり、システムバス１にはシステムバ
ス調停部２の信号としては、各システムバス要求信号２
１−１゜２２−１．２３−１と許可信号２１−２．２２
−２゜２３−２の６本だけが必要となる。
ロール等の信号から構成されるシステムバス１と、シス
テムバス１の使用ヲ決定スルシステムバス調停部２と、
第１ブロツク９にはＣＰ Ｕ Ｏ（３）とＣＰＵ１Ｇ４
）が、第２ブロツク１ｏにはＣＰ Ｕ ２ （５）とＣ
Ｐ Ｕ ３ （ｅ）が、第３ブロツク１１にはＥｔｈｅ
ｒｎｅｔ ７とＤＭＡ８とがそれぞれ実装される。本実
施例ではシステムバス調停部２は第１ブロツク９かも第
３ブロツク１１までの３ブロツクに対しての調停を行う
だけでよいことになり、システムバス１にはシステムバ
ス調停部２の信号としては、各システムバス要求信号２
１−１゜２２−１．２３−１と許可信号２１−２．２２
−２゜２３−２の６本だけが必要となる。
複数のデバイスからのシステムバスの使用要求をバスリ
クエスタ部２４−１ 、２４−２ 、２４−３がひとつ
にまとめて、システムバス調停部２には各ブロックとし
ての要求信号だけが与えられ、いずれのデバイスからの
システムバス要求信号かという情報は与えられない。
クエスタ部２４−１ 、２４−２ 、２４−３がひとつ
にまとめて、システムバス調停部２には各ブロックとし
ての要求信号だけが与えられ、いずれのデバイスからの
システムバス要求信号かという情報は与えられない。
本実施例の動作の各信号を第２図に示し、説明を行う。
ｔ （ａ）時点でＣＰＵ０（３）、ＣＰＵ１（４）。
ＣＰ Ｕ ２（５） 、 ＤＷＡ ８のそれぞれがシス
テムバス１の使用要求を出している。ブロックとしての
システムバス１使用要求は単にそのブロック内のデバイ
スからの要求があればシステムバス調停部２に出力する
。本実施例では第１ブロツク９〉第２ブロツク１０〉第
３ブロツク１１の順に優先順位が高く、又同ブロック内
部で複数のデバイスがシステムバス１の使用要求を呂し
た場合に許可が与えられれば、すべてのデバイスの要求
を満たして、システムバス１の使用権を与える。このタ
メ、ｔ （ａ）時点での各ブロックのシステムバス１の
使用要求（ＲＱＳＬ１＝″Ｌ″、ＲＱＳＬ２＝”Ｌ”Ｒ
ＱＳ Ｌ３−”Ｌ′°）に対して、システム調停部２は
、ｔ （ｂ）時点で第１ブロツク９に対してシステムバ
ス１の使用権（ＡＫＳＬ１＝”Ｌ”）を与える。また、
本実施例ではＣＰＵｏ（３）：＞ＣＰＵ１（４）。
テムバス１の使用要求を出している。ブロックとしての
システムバス１使用要求は単にそのブロック内のデバイ
スからの要求があればシステムバス調停部２に出力する
。本実施例では第１ブロツク９〉第２ブロツク１０〉第
３ブロツク１１の順に優先順位が高く、又同ブロック内
部で複数のデバイスがシステムバス１の使用要求を呂し
た場合に許可が与えられれば、すべてのデバイスの要求
を満たして、システムバス１の使用権を与える。このタ
メ、ｔ （ａ）時点での各ブロックのシステムバス１の
使用要求（ＲＱＳＬ１＝″Ｌ″、ＲＱＳＬ２＝”Ｌ”Ｒ
ＱＳ Ｌ３−”Ｌ′°）に対して、システム調停部２は
、ｔ （ｂ）時点で第１ブロツク９に対してシステムバ
ス１の使用権（ＡＫＳＬ１＝”Ｌ”）を与える。また、
本実施例ではＣＰＵｏ（３）：＞ＣＰＵ１（４）。
ＣＰ Ｕ ２（５）：＞ＣＰ Ｕ ３（６） 、 ＤＭ
Ａ ８ ） Ｅｔｈｅｒｎｅｔ７の順にブロック内部の
各デバイスにも優先順位を設定している。ｔ （ａ）時
点でＣＰ Ｕ ０（３） 、 ＣＰＵ１（４）、ＣＰＵ
２（句、ＤＭＡ５のそれぞれがシステムバス１の使用要
求を出し、第１ブロック９．第２ブロック１０． 第３
フロック１１がシステムバス使用要求信号（ＲＱＳＬ
１＝″Ｌ”、ＲＱＳＬ２”Ｌ”、ＲＱＳＬ３−“Ｌパ）
を出しているため、ｔ（ｂ）時点でシステムバス１の使
用権が第１フロツクに与えられる（ＡＫＳＬ１＝”Ｌ”
）。フロック内調停部１８では、デバイスの優先順位に
従ってＣＰＵ０（３）にシステムバス１を使用させ、ｔ
（ｃ）時点でＣＰＵｏ（３）の実行終了（ＲＱＣＰＵ
。
Ａ ８ ） Ｅｔｈｅｒｎｅｔ７の順にブロック内部の
各デバイスにも優先順位を設定している。ｔ （ａ）時
点でＣＰ Ｕ ０（３） 、 ＣＰＵ１（４）、ＣＰＵ
２（句、ＤＭＡ５のそれぞれがシステムバス１の使用要
求を出し、第１ブロック９．第２ブロック１０． 第３
フロック１１がシステムバス使用要求信号（ＲＱＳＬ
１＝″Ｌ”、ＲＱＳＬ２”Ｌ”、ＲＱＳＬ３−“Ｌパ）
を出しているため、ｔ（ｂ）時点でシステムバス１の使
用権が第１フロツクに与えられる（ＡＫＳＬ１＝”Ｌ”
）。フロック内調停部１８では、デバイスの優先順位に
従ってＣＰＵ０（３）にシステムバス１を使用させ、ｔ
（ｃ）時点でＣＰＵｏ（３）の実行終了（ＲＱＣＰＵ
。
“Ｈ″）を確認し、ｔ （ｄ）時点でＣＰ Ｕ １ （
４）にシステムバス１の使用を許可する。この間システ
ム調停部２に対しては連続して第１ブロツク９がシステ
ムバス１を使用できるようにＲＱＳＬ １ば”Ｌ”とし
ている。ｔ （ｅ）時点でＣＰＵ１（４）の実行終了（
ＲＱＣＰＵ１＝”Ｈ”）確認後他のブロックにシステム
バス１の使用権を護渡するために、第１ブロツクとして
のシステムバス１の使用要求を取り下げる（ＲＱＳＬ
１−“Ｈ”）。ｔ （ｆ）時点でシステムバス１の使用
権が第２ブロツク１０に与えられる（ＡＫＳＬ２＝”Ｌ
”）。この間＠記第１ブロック９のブロック内調停部１
９はシステムハス調停部２とは別にブロック内部のデバ
イスの調停を再度開始して次の第１ブロツク９が使用で
きる時点でのデバイスを決定し、他のブロックがシステ
ムバス１を使用実行終了確認後再度システムバスの使用
要求信号を出す。
４）にシステムバス１の使用を許可する。この間システ
ム調停部２に対しては連続して第１ブロツク９がシステ
ムバス１を使用できるようにＲＱＳＬ １ば”Ｌ”とし
ている。ｔ （ｅ）時点でＣＰＵ１（４）の実行終了（
ＲＱＣＰＵ１＝”Ｈ”）確認後他のブロックにシステム
バス１の使用権を護渡するために、第１ブロツクとして
のシステムバス１の使用要求を取り下げる（ＲＱＳＬ
１−“Ｈ”）。ｔ （ｆ）時点でシステムバス１の使用
権が第２ブロツク１０に与えられる（ＡＫＳＬ２＝”Ｌ
”）。この間＠記第１ブロック９のブロック内調停部１
９はシステムハス調停部２とは別にブロック内部のデバ
イスの調停を再度開始して次の第１ブロツク９が使用で
きる時点でのデバイスを決定し、他のブロックがシステ
ムバス１を使用実行終了確認後再度システムバスの使用
要求信号を出す。
このように本発明の実施例のシステムバス調停装置によ
れば、各ブロック９，１０．１１内にシステムバス１の
使用権を要求するバスリクエスタ部２４−１ 、２４−
２ 、２４−３と、各プロソクブロック内調停部１８
、１９ 、２０と、各ブロックからのシステムバス１の
使用権の要求に対して使用権を管理するシステムバス調
停部２とを具備しているので、システムバス調停部２と
ブロック内調停部１ Ｂ 、 １９ 、２０はそれぞれ
並行して作業は実行するので、従来のすべてのシステム
バス１の使用を要求するデバイスへの調停を行う場合に
比べ時間の削減と、システムバス使用要求をするデバイ
スが増加しても適応することができる。
れば、各ブロック９，１０．１１内にシステムバス１の
使用権を要求するバスリクエスタ部２４−１ 、２４−
２ 、２４−３と、各プロソクブロック内調停部１８
、１９ 、２０と、各ブロックからのシステムバス１の
使用権の要求に対して使用権を管理するシステムバス調
停部２とを具備しているので、システムバス調停部２と
ブロック内調停部１ Ｂ 、 １９ 、２０はそれぞれ
並行して作業は実行するので、従来のすべてのシステム
バス１の使用を要求するデバイスへの調停を行う場合に
比べ時間の削減と、システムバス使用要求をするデバイ
スが増加しても適応することができる。
発明の効果
以上の実施例から明らかなように、本発明によレバブロ
ック内部とシステム内のブロック間のシステムバス使用
権の調停を２段構成により、ブロック内部で次のシステ
ムバス使用デバイスの候補を決定することで、２段構成
の調停装置であっても調停時間の削減とブロック内部の
デバイス数が増加してもブロック内部だけでシステム変
更が実現でき、将来的なシステム構成の変更にも適応が
可能となり、実用上きわめて有利なシステムバス調停装
置を提供できる。
ック内部とシステム内のブロック間のシステムバス使用
権の調停を２段構成により、ブロック内部で次のシステ
ムバス使用デバイスの候補を決定することで、２段構成
の調停装置であっても調停時間の削減とブロック内部の
デバイス数が増加してもブロック内部だけでシステム変
更が実現でき、将来的なシステム構成の変更にも適応が
可能となり、実用上きわめて有利なシステムバス調停装
置を提供できる。
第１図は本発明の実施例のブロック図、第２図は本実施
例の動作の遷移を示す信号図、第３図は従来のシステム
バス調停部を含んだシステムのブロック図、第４図は従
来例の動作の遷移を示す信号図である。 １・・・・・・システムバス、２・・・・・・システム
バス調停部、３・・・・・・ＣＰＵ０（システムバスの
使用要求可能）、４・・・・・・ＣＰＵ１．５・・・・
・・ＣＰＵ２．６１０９０．。 ＣＰＵ３．７−−−−・−Ｅｔｂｅｒｒｈｅｔ 、 Ｂ
−・−・−ＤＭＡ９・・・・・・第１ブロツク、１０・
・・１第２ブロック、１１・・・・・・第３ブロツク、
１２−１・・・・・・システムバス使用要求信号（ＣＰ
Ｕｏ）、１２−２・・・・・・システムバス使用許可信
号（ＣＰＵｏ）、１３−１・・・・・・システムパス使
用要求信号（ＣＰＵ１）、１３−２・・・・・・システ
ムバス使用許可信号（ＣＰＵ１）、１４−１・・・・・
・システムバス使用要求信号（ＣＰＵ２）、１４−２・
・・・・・システムバス使用許可信号（ＣＰＵ２）、１
５−１・・・・・・システムバス使用要求信号（ＣＰＵ
３）、１５−２・・・・・・システムバス使用許可信号
（ＣＰＵｓ）、１６−１・・・・・・システムハス使用
要求信号（Ｅｔｈｅｒｎｅｔ）、１６−２− Ｖ７．
ｆムハス使用許可信号（Ｅｔｈｅｒｎｅｔ）、１７−１
−・−・・：システムハス使用要求信号（ＤＭＡ）、１
７−２・・・・・・システムバス使用許可信号（ＤＭＡ
）、１８・・・・・・ブロック内調停部（第１ブロツク
）、１９・・・・・・ブロック内調停部（第２ブロツク
）、２ｏ・・・・・・ブロック内調停部（第３ブロツク
）、２１−１・・・・・・システムバス使用要求信号（
第１ブロツク）、２１−２・・・・・・システムハス使
用許可信号（第１ブロツク）、２２−１・・・・・・シ
フ、テムハス使用要求信号（第２）要求信号（第３ブロ
ツク）、２３−２・・・・・・システムバス使用許可信
号（第３ブロツク）、２４・・・・・・バスリクエスタ
部。
例の動作の遷移を示す信号図、第３図は従来のシステム
バス調停部を含んだシステムのブロック図、第４図は従
来例の動作の遷移を示す信号図である。 １・・・・・・システムバス、２・・・・・・システム
バス調停部、３・・・・・・ＣＰＵ０（システムバスの
使用要求可能）、４・・・・・・ＣＰＵ１．５・・・・
・・ＣＰＵ２．６１０９０．。 ＣＰＵ３．７−−−−・−Ｅｔｂｅｒｒｈｅｔ 、 Ｂ
−・−・−ＤＭＡ９・・・・・・第１ブロツク、１０・
・・１第２ブロック、１１・・・・・・第３ブロツク、
１２−１・・・・・・システムバス使用要求信号（ＣＰ
Ｕｏ）、１２−２・・・・・・システムバス使用許可信
号（ＣＰＵｏ）、１３−１・・・・・・システムパス使
用要求信号（ＣＰＵ１）、１３−２・・・・・・システ
ムバス使用許可信号（ＣＰＵ１）、１４−１・・・・・
・システムバス使用要求信号（ＣＰＵ２）、１４−２・
・・・・・システムバス使用許可信号（ＣＰＵ２）、１
５−１・・・・・・システムバス使用要求信号（ＣＰＵ
３）、１５−２・・・・・・システムバス使用許可信号
（ＣＰＵｓ）、１６−１・・・・・・システムハス使用
要求信号（Ｅｔｈｅｒｎｅｔ）、１６−２− Ｖ７．
ｆムハス使用許可信号（Ｅｔｈｅｒｎｅｔ）、１７−１
−・−・・：システムハス使用要求信号（ＤＭＡ）、１
７−２・・・・・・システムバス使用許可信号（ＤＭＡ
）、１８・・・・・・ブロック内調停部（第１ブロツク
）、１９・・・・・・ブロック内調停部（第２ブロツク
）、２ｏ・・・・・・ブロック内調停部（第３ブロツク
）、２１−１・・・・・・システムバス使用要求信号（
第１ブロツク）、２１−２・・・・・・システムハス使
用許可信号（第１ブロツク）、２２−１・・・・・・シ
フ、テムハス使用要求信号（第２）要求信号（第３ブロ
ツク）、２３−２・・・・・・システムバス使用許可信
号（第３ブロツク）、２４・・・・・・バスリクエスタ
部。
Claims (1)
- アドレス・データ・コントロール信号を伝送するシス
テムバスと、前記システムバスの使用権を管理するシス
テムバス調停部と、前記システムバスを共有する複数の
デバイスを含むブロックと、前記ブロックのシステムバ
スの使用権を要求するバスリクエスタ部を有し、前記ブ
ロック内に前記ブロック内のデバイスのブロック内での
システムバス使用権を独立して決定するブロック内調停
部を備えることを特徴とするシステムバス調停装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2211041A JPH0496165A (ja) | 1990-08-08 | 1990-08-08 | システムバス調停装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2211041A JPH0496165A (ja) | 1990-08-08 | 1990-08-08 | システムバス調停装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0496165A true JPH0496165A (ja) | 1992-03-27 |
Family
ID=16599397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2211041A Pending JPH0496165A (ja) | 1990-08-08 | 1990-08-08 | システムバス調停装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0496165A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6161158A (en) * | 1997-04-25 | 2000-12-12 | Nec Corporation | Bus arbitration apparatus and method wherein each module has two in-module arbiters |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553722A (en) * | 1978-10-17 | 1980-04-19 | Toshiba Corp | Priority control system |
| JPH03179850A (ja) * | 1989-12-07 | 1991-08-05 | Nec Corp | 共通バス送信権制御方式 |
-
1990
- 1990-08-08 JP JP2211041A patent/JPH0496165A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553722A (en) * | 1978-10-17 | 1980-04-19 | Toshiba Corp | Priority control system |
| JPH03179850A (ja) * | 1989-12-07 | 1991-08-05 | Nec Corp | 共通バス送信権制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6161158A (en) * | 1997-04-25 | 2000-12-12 | Nec Corporation | Bus arbitration apparatus and method wherein each module has two in-module arbiters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7581054B2 (en) | Data processing system | |
| JPH0354375B2 (ja) | ||
| JPH10502197A (ja) | Ｐｃｉ−ｉｓａ割込みプロトコルコンバータ及び選択機構 | |
| CN109032973A (zh) | Icb总线系统及协议 | |
| GB2396450A (en) | Data bus system and method for performing cross-access between buses | |
| JPH0496165A (ja) | システムバス調停装置 | |
| JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
| JPH1125036A5 (ja) | ||
| JPS62154045A (ja) | バス調停方式 | |
| JPS6160162A (ja) | バス調停方式 | |
| JPH04141757A (ja) | バス制御方式 | |
| JP2507807B2 (ja) | 分散ア―ビトレ―ション方式 | |
| JPS59218532A (ja) | バス接続方式 | |
| JPS63175964A (ja) | 共有メモリ | |
| JP5431823B2 (ja) | 半導体装置 | |
| JP4214521B2 (ja) | 情報処理システム及びマルチプロセッサ・システム | |
| JP2982301B2 (ja) | コンピュータ装置 | |
| JP3038257B2 (ja) | 電子計算機 | |
| JPS63278168A (ja) | バス制御装置 | |
| JP2946561B2 (ja) | マルチプロセッサシステム | |
| US9753765B1 (en) | Multi-processor integrated circuits | |
| Boukerrou | Arbitration unit for multiprocessor systems using a shared bus | |
| JPH04225459A (ja) | システムバス調停装置 | |
| JPH01290056A (ja) | プロセッサを有するシステム | |
| JPH04160447A (ja) | メモリのバス接続方法 |