JPS6160162A - バス調停方式 - Google Patents
バス調停方式Info
- Publication number
- JPS6160162A JPS6160162A JP18180484A JP18180484A JPS6160162A JP S6160162 A JPS6160162 A JP S6160162A JP 18180484 A JP18180484 A JP 18180484A JP 18180484 A JP18180484 A JP 18180484A JP S6160162 A JPS6160162 A JP S6160162A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- master
- bus arbitration
- arbitration
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ＣＰＵ周辺機器等各モジュールがバスを介し
て接続して成るデータ処理システムに採用して好適なバ
ス調停方式に関する。
て接続して成るデータ処理システムに採用して好適なバ
ス調停方式に関する。
半導体技術の進歩により、マイクロプロセッサ及びその
周辺制御用ＬＳＩが安価で供給される様になり、これら
ＬＳＩコンポーネンｌ共通のバスに接続するだけで高性
能なデータ処理システムが構築されるに至った。以降で
は簡単のため、上記Ｌ８Ｉコンポーネントにバスマスタ
と称し説明を続ける。
周辺制御用ＬＳＩが安価で供給される様になり、これら
ＬＳＩコンポーネンｌ共通のバスに接続するだけで高性
能なデータ処理システムが構築されるに至った。以降で
は簡単のため、上記Ｌ８Ｉコンポーネントにバスマスタ
と称し説明を続ける。
上記データ処理システムでは通常、バス争奪をコントロ
ールする１個のバスアービタが用意される。バズアービ
タは通常、複数のバスマスタのうちの１個に内蔵される
か、あるいは全く独立した別モジュールとして接続され
る。前者におけるバスアービタ内蔵のバスマスタは、バ
スアービタと同期して動作出来るため、バス上のメモリ
等のリソースを高速にアクセスすることが可能である。
ールする１個のバスアービタが用意される。バズアービ
タは通常、複数のバスマスタのうちの１個に内蔵される
か、あるいは全く独立した別モジュールとして接続され
る。前者におけるバスアービタ内蔵のバスマスタは、バ
スアービタと同期して動作出来るため、バス上のメモリ
等のリソースを高速にアクセスすることが可能である。
しかしながらバスアービタ金持たないバスマスタはバス
アービタと非動期に動作するためバスを争奪する迄かな
りの持ち時間が強いられ、バス上のリソースを高速にア
クセス出来ないといった欠点を有していた。
アービタと非動期に動作するためバスを争奪する迄かな
りの持ち時間が強いられ、バス上のリソースを高速にア
クセス出来ないといった欠点を有していた。
本発明は上記欠点に鑑みてなされたものであり、ある時
点で高速動作が必要とされるバスマスタ上のバスアービ
タがバスを調停する構成とすることにより、複数のバス
マスクがいずれも高速動作全可能とするバス調停方式を
提供することを目的とする。
点で高速動作が必要とされるバスマスタ上のバスアービ
タがバスを調停する構成とすることにより、複数のバス
マスクがいずれも高速動作全可能とするバス調停方式を
提供することを目的とする。
本発明は、ある時点で高速動作が必要とされるバスマス
タ上のバスアービタがバス全調停スるものであり、バス
マスタ権の移動にとどまることなく、バスのアービトレ
ーシヲン相まで移動するものである。従って、データラ
イン・アドレスライン・バス調停ライン・アクセスコン
トロールライン等から構成される通常のバスに更にバス
アービタの移動を制御する信号線として、バスアービト
レーション権の委譲要求信号カ伝播スるラインと、バス
アービトレーション権の委譲を許可する信号が伝播する
ラインが付加される。又、上記複数のバスマスクには上
記信号を送受信するためのロジックが付加される。
タ上のバスアービタがバス全調停スるものであり、バス
マスタ権の移動にとどまることなく、バスのアービトレ
ーシヲン相まで移動するものである。従って、データラ
イン・アドレスライン・バス調停ライン・アクセスコン
トロールライン等から構成される通常のバスに更にバス
アービタの移動を制御する信号線として、バスアービト
レーション権の委譲要求信号カ伝播スるラインと、バス
アービトレーション権の委譲を許可する信号が伝播する
ラインが付加される。又、上記複数のバスマスクには上
記信号を送受信するためのロジックが付加される。
このことにより、複数のバスマスタがバスアービトレー
ション権を獲得することが出来、従ってバスリソースを
高速にアクセスすルコトカ出来る。
ション権を獲得することが出来、従ってバスリソースを
高速にアクセスすルコトカ出来る。
以下、図面を使用して本発明に関し詳細に説明する。
第１図は、本発明が採用されるデータ処理システムの構
成例を示すブロック図である。図において、１〜４はバ
スマスタであって、バスマスタ１〜３のそれぞれがバス
アービタ１ノ〜１３を内蔵する。５．６はメモリ等上記
バスマスタ１〜４によって使用されるバスリソースでア
ル。上記ハスマスタ１〜４、バスリソース５゜６はバス
１に共通に接続される。バスヱの内部構造は図中０枠内
に示されている。即ち、この種ハスカ通常持つアドレス
（ＡＤＨ）・データ（ＤＡＴＡ）・コントロール（ＣＯ
ＮＴ）のそれぞれのライン・バスマスタ要求信号ライン
（ＢＲＢＱ）に、更に、バスアービトレーション権の委
譲を要求する信号ライン（ＦＲＢ３Ｑ）・バスアービト
レーション権の委譲を許可する信号ライン（ＰＡＣＫ）
が付加される。
成例を示すブロック図である。図において、１〜４はバ
スマスタであって、バスマスタ１〜３のそれぞれがバス
アービタ１ノ〜１３を内蔵する。５．６はメモリ等上記
バスマスタ１〜４によって使用されるバスリソースでア
ル。上記ハスマスタ１〜４、バスリソース５゜６はバス
１に共通に接続される。バスヱの内部構造は図中０枠内
に示されている。即ち、この種ハスカ通常持つアドレス
（ＡＤＨ）・データ（ＤＡＴＡ）・コントロール（ＣＯ
ＮＴ）のそれぞれのライン・バスマスタ要求信号ライン
（ＢＲＢＱ）に、更に、バスアービトレーション権の委
譲を要求する信号ライン（ＦＲＢ３Ｑ）・バスアービト
レーション権の委譲を許可する信号ライン（ＰＡＣＫ）
が付加される。
第２図は、バスアービトレーション権の移動の例につき
、第１図に示したバスマスタ１．２を引用し、概念的に
示した図である。＄３図は本発明の動作を示すタイミン
グチャートである。
、第１図に示したバスマスタ１．２を引用し、概念的に
示した図である。＄３図は本発明の動作を示すタイミン
グチャートである。
第２図、第３図とも、第１図と同一番号あるいは記号で
示されたブロック及び信号は第１図のそれと同じものと
する。
示されたブロック及び信号は第１図のそれと同じものと
する。
以下、本発明実施例の動作につき詳細に説明する。本発
明の動作概念は、ある時点で高速に動作する必要のある
バスマスタ１，２．３上のバスアービタ１１，１２．１
３がバスヲ詭停しようというものである。従ってこのバ
スムでは、従来のようにバスマスタ権が移動するだけで
はすく、バス乙のアービトレーション権まで移動するこ
とになる。このため、従来のバスに比べて、バスアービ
トレーション権の移動を制御すなる。
明の動作概念は、ある時点で高速に動作する必要のある
バスマスタ１，２．３上のバスアービタ１１，１２．１
３がバスヲ詭停しようというものである。従ってこのバ
スムでは、従来のようにバスマスタ権が移動するだけで
はすく、バス乙のアービトレーション権まで移動するこ
とになる。このため、従来のバスに比べて、バスアービ
トレーション権の移動を制御すなる。
第２図に、バスアービトレーション権移動の一例が示さ
れている。この例は２つのバスマスタ１，２を引用して
いる。初め、バスアービトレーション権はバスマスク、
？（０）にアル。バスマスタ１（■）に高速動作の必要
が生じ、バスアービトレーション委譲要求信号Ｐ ＲＢ
Ｑｉアサートすることによりバスマスタ２（■）に対し
バスアービトレーション権の委譲全要求する。バスマス
タ２（■）は上記バスマスタ１（■）の要求を受は付け
ると、バスマスタ２（■）自身に都合のよいタイミング
でバスマスタ１（■）に対する受は付は許可信号ＰＡＣ
Ｋをア−））−１し、バスアービトレーシヲン権ヲバス
マスタ１（■）に明ケ渡す。バスマスタ２（■）は、信
号ＰＡＣＫをア廿−卜するまでにはすべての制御信号を
ハイイＪピーダンス状態に設定しておく〇 一方、バスマスタ１（■）はｉ号ＰＡｃＫ’ｉ受は取る
と、バスアービトレーション権ヲ獲得したと判断し、バ
ス五を制御する。バスマスタ１（■）はバスアービトレ
ーション権ヲ保持している必要が無くなると、すべての
制御信号をハイインピーダンス状態に設定した後信号Ｐ
ＲＥＱをネゲートし、バス二を明は渡す。バスマスタ２
（■）はイ言号ＰＲＥＱがネゲートされたのを検知する
と信号ＰＡＣＫ’ｉネゲートし、バスアービトレーショ
ン権を回復する。本発明実施例テハハスマスタ■→■、
■→■のバスマスタ権の要求信号をバスアービタの位置
に応じ方向を変えることによって１本の信号線で実現し
ている。
れている。この例は２つのバスマスタ１，２を引用して
いる。初め、バスアービトレーション権はバスマスク、
？（０）にアル。バスマスタ１（■）に高速動作の必要
が生じ、バスアービトレーション委譲要求信号Ｐ ＲＢ
Ｑｉアサートすることによりバスマスタ２（■）に対し
バスアービトレーション権の委譲全要求する。バスマス
タ２（■）は上記バスマスタ１（■）の要求を受は付け
ると、バスマスタ２（■）自身に都合のよいタイミング
でバスマスタ１（■）に対する受は付は許可信号ＰＡＣ
Ｋをア−））−１し、バスアービトレーシヲン権ヲバス
マスタ１（■）に明ケ渡す。バスマスタ２（■）は、信
号ＰＡＣＫをア廿−卜するまでにはすべての制御信号を
ハイイＪピーダンス状態に設定しておく〇 一方、バスマスタ１（■）はｉ号ＰＡｃＫ’ｉ受は取る
と、バスアービトレーション権ヲ獲得したと判断し、バ
ス五を制御する。バスマスタ１（■）はバスアービトレ
ーション権ヲ保持している必要が無くなると、すべての
制御信号をハイインピーダンス状態に設定した後信号Ｐ
ＲＥＱをネゲートし、バス二を明は渡す。バスマスタ２
（■）はイ言号ＰＲＥＱがネゲートされたのを検知する
と信号ＰＡＣＫ’ｉネゲートし、バスアービトレーショ
ン権を回復する。本発明実施例テハハスマスタ■→■、
■→■のバスマスタ権の要求信号をバスアービタの位置
に応じ方向を変えることによって１本の信号線で実現し
ている。
以上説明の如く本発明によれば、複数のバスマスタがバ
スアービトレーション権’＋ 獲得スることが出来、従
って、バスリソースを高速にアクセスすることが可能と
なる。
スアービトレーション権’＋ 獲得スることが出来、従
って、バスリソースを高速にアクセスすることが可能と
なる。
第１図は本発明が採用されるデータ処理システムの構成
例を示すブロック図、第２図はバスアービトレーション
権の移動の例につき概念的に示した図、第３図は本発明
の動作を示すタイミングチャートである。 １．２，３．４・・・バスマスク、 １１．１２．１３・・・バスアービタ、５．６・・・バ
スリソース（メモリ）、７−°・バス。
例を示すブロック図、第２図はバスアービトレーション
権の移動の例につき概念的に示した図、第３図は本発明
の動作を示すタイミングチャートである。 １．２，３．４・・・バスマスク、 １１．１２．１３・・・バスアービタ、５．６・・・バ
スリソース（メモリ）、７−°・バス。
Claims (1)
- 少くとも１個のバスリソースとバスアービタを内蔵する
複数のバスマスタがバスを介して接続して成るデータ処
理装置において、上記複数のバスマスタは自身がバスマ
スタとなることを要求する手段と、バスアービトレーシ
ョン権の委譲を要求する手段と、他のバスマスタから上
記バスアービトレーション権の委譲要求を受信したとき
自身に都合の良いタイミングにて要求のあったバスマス
タへ許可信号を発しバスアービトレーション権を上記要
求のあったバスマスタへ委譲する手段とを具備すること
を特徴とするバス調停方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18180484A JPS6160162A (ja) | 1984-08-31 | 1984-08-31 | バス調停方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18180484A JPS6160162A (ja) | 1984-08-31 | 1984-08-31 | バス調停方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6160162A true JPS6160162A (ja) | 1986-03-27 |
Family
ID=16107135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18180484A Pending JPS6160162A (ja) | 1984-08-31 | 1984-08-31 | バス調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160162A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001202327A (ja) * | 2000-01-20 | 2001-07-27 | Fujitsu Ltd | バス使用効率を高めた集積回路装置のバス制御方式 |
| US6505276B1 (en) | 1998-06-26 | 2003-01-07 | Nec Corporation | Processing-function-provided packet-type memory system and method for controlling the same |
| US7761950B2 (en) | 2005-05-13 | 2010-07-27 | Unicharm Corporation | Water-disintegrable cleaning tool |
-
1984
- 1984-08-31 JP JP18180484A patent/JPS6160162A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6505276B1 (en) | 1998-06-26 | 2003-01-07 | Nec Corporation | Processing-function-provided packet-type memory system and method for controlling the same |
| JP2001202327A (ja) * | 2000-01-20 | 2001-07-27 | Fujitsu Ltd | バス使用効率を高めた集積回路装置のバス制御方式 |
| US7761950B2 (en) | 2005-05-13 | 2010-07-27 | Unicharm Corporation | Water-disintegrable cleaning tool |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0559408B1 (en) | A method and apparatus for performing bus arbitration using an arbiter in a data processing system | |
| JPS5837585B2 (ja) | ケイサンキソウチ | |
| AU687627B2 (en) | Multiprocessor system bus protocol for optimized accessing of interleaved storage modules | |
| JPH076124A (ja) | 情報転送システムおよび方法 | |
| EP2250569B1 (en) | Sharing bandwidth of a single port sram between at least one dma peripheral and a cpu operating with a quadrature clock | |
| EP1811394B1 (en) | An arbitrator and its arbitration method | |
| EP0886218B1 (en) | Time multiplexed scheme for deadlock resolution in distributed arbitration | |
| KR100475438B1 (ko) | 데이터 버스 시스템 및 버스간 크로스 액세스 방법 | |
| JPH1125036A5 (ja) | ||
| JPS62154045A (ja) | バス調停方式 | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JPH04141757A (ja) | バス制御方式 | |
| JPH0562384B2 (ja) | ||
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JPS63175964A (ja) | 共有メモリ | |
| JPH02101560A (ja) | バスインタフェース装置 | |
| JPH022445A (ja) | 多重バスシステム | |
| JPS6041157A (ja) | バス争奪制御方式 | |
| JP2632049B2 (ja) | マルチプロセッサシステム | |
| JPH0496165A (ja) | システムバス調停装置 | |
| JPH06161949A (ja) | 情報処理装置 | |
| JPH02100746A (ja) | マルチプロセッサ・バス | |
| JPH0575140B2 (ja) | ||
| JPS62184557A (ja) | マイクロプロセツサ・バス・インタフエ−ス回路 | |
| JPH03256154A (ja) | バス制御方式 |