JPH0496517A - 直線補間器 - Google Patents
直線補間器Info
- Publication number
- JPH0496517A JPH0496517A JP2213692A JP21369290A JPH0496517A JP H0496517 A JPH0496517 A JP H0496517A JP 2213692 A JP2213692 A JP 2213692A JP 21369290 A JP21369290 A JP 21369290A JP H0496517 A JPH0496517 A JP H0496517A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- capacitor
- input
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/30—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for interpolation or extrapolation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は一定時間間隔毎にステップ状に変化する信号を
直線的に補間して、滑らかな信号を得るようにした直線
補間器に関する。
直線的に補間して、滑らかな信号を得るようにした直線
補間器に関する。
［従来の技術］
デジタルオシロスコープやデジタルファンクションジェ
ネレータなどの計測器、デジタル楽器、およびＣＤ（ｃ
ｏｍｐａｃｔ ｄｉｓｋｌプレーヤやＤＡＴ（ｄｉｇｉ
ｔａｌ ａｕｄｉｏ ｔａｐｅ ｒｅｃｏｒｄｅｒ）な
どの音響機器の分野においては、最終的出力段階にあっ
てはデジタルデータなアナログ信号に変換することを必
要とする。このような変換に用いられるＤ／Ａコンバー
タなどで変換された信号はステップ状に変化する離散的
な波形をもっている。
ネレータなどの計測器、デジタル楽器、およびＣＤ（ｃ
ｏｍｐａｃｔ ｄｉｓｋｌプレーヤやＤＡＴ（ｄｉｇｉ
ｔａｌ ａｕｄｉｏ ｔａｐｅ ｒｅｃｏｒｄｅｒ）な
どの音響機器の分野においては、最終的出力段階にあっ
てはデジタルデータなアナログ信号に変換することを必
要とする。このような変換に用いられるＤ／Ａコンバー
タなどで変換された信号はステップ状に変化する離散的
な波形をもっている。
上述の各機器においては、高性能を得るためにこの離散
的な波形をもつ信号を連続的な信号にすることが重要で
ある。
的な波形をもつ信号を連続的な信号にすることが重要で
ある。
第７図は従来の直線補間器を示し、第８図は同直線補間
器の各部の入出力信号波形およびタイミングを示す。
器の各部の入出力信号波形およびタイミングを示す。
第７図に示すように、この直線補間器（Ｊ、差動増幅器
１と、ミラー積分器２と、サンプルボールド回路３とを
有する。差動増幅器１は、非反転入力端に入力端４から
の入力信号を入力し、反転入力端にサンプルホールド回
路３からの信号を入力する。この差動増幅器１からの信
号はミラー積分器２に入力され、ミラー積分器２からの
信号は出力端５に出力信号として供給されると共にサン
プルホールド回路３に人力される。サンプルホールド回
路３は、コンデンサＣＩとスイッチＳＷＩとを有し、ス
イッチＳＷＩはサンプリングパルスＳＰが入力されたと
きのみオンする。
１と、ミラー積分器２と、サンプルボールド回路３とを
有する。差動増幅器１は、非反転入力端に入力端４から
の入力信号を入力し、反転入力端にサンプルホールド回
路３からの信号を入力する。この差動増幅器１からの信
号はミラー積分器２に入力され、ミラー積分器２からの
信号は出力端５に出力信号として供給されると共にサン
プルホールド回路３に人力される。サンプルホールド回
路３は、コンデンサＣＩとスイッチＳＷＩとを有し、ス
イッチＳＷＩはサンプリングパルスＳＰが入力されたと
きのみオンする。
このような直線補間器では、差動増幅器１によって、入
力信号電圧Ｅ、ヤと出力信号をサンプルホールドして得
られた電圧Ｅ１−との差電圧Ｅ、を求め、ミラー積分器
２によって差電圧ＥＩ＋に基づいて、入力信号に応じた
傾斜電圧、すなわち出力端Ｏ旧゛に与える出力電圧Ｅ。
力信号電圧Ｅ、ヤと出力信号をサンプルホールドして得
られた電圧Ｅ１−との差電圧Ｅ、を求め、ミラー積分器
２によって差電圧ＥＩ＋に基づいて、入力信号に応じた
傾斜電圧、すなわち出力端Ｏ旧゛に与える出力電圧Ｅ。
を求めていた。
［発明が解決しようとする課題１
しかしながら、上述のような直線補間器では、次のよう
な問題があった。
な問題があった。
１）第８図（Ｂ）に示すように、人力信号電圧Ｅｉ＋は
ステップ状に変化する離散的な波形をもっており、同図
（Ａ）に示すようにサンプリングパルスＳＰは、この入
力信号電圧Ｅ＋＋の変化点（立上りおよび立下り）の直
前になければならない。したがって、回路設計がむずか
しい。
ステップ状に変化する離散的な波形をもっており、同図
（Ａ）に示すようにサンプリングパルスＳＰは、この入
力信号電圧Ｅ＋＋の変化点（立上りおよび立下り）の直
前になければならない。したがって、回路設計がむずか
しい。
２）第８図に示すように、入力信号電圧Ｅ、。の立上り
時点とサンプリングパルスＳＰの立上り時点との間にず
れ８０があるので、ミラー積分器２への入力端子Ｅ、の
パルス幅ＰＷが不正確になる。
時点とサンプリングパルスＳＰの立上り時点との間にず
れ８０があるので、ミラー積分器２への入力端子Ｅ、の
パルス幅ＰＷが不正確になる。
３）ステップ状に変化する離散的な波形をもつ入力信号
をＤ／Ａコンバータから与えた場合、第８図に示すよう
に当該入力信号にはグリッチやオーバーシュートなどの
歪８１が発生していることがある。したがって、このよ
うなグリッチやオーバーシュートなどの歪８１は、差動
増幅器１の出力に現われ、ミラー積分器２によるミラー
積分に悪影響を与えてしまう。
をＤ／Ａコンバータから与えた場合、第８図に示すよう
に当該入力信号にはグリッチやオーバーシュートなどの
歪８１が発生していることがある。したがって、このよ
うなグリッチやオーバーシュートなどの歪８１は、差動
増幅器１の出力に現われ、ミラー積分器２によるミラー
積分に悪影響を与えてしまう。
４）上記２）および３）から第８図（Ｅ）に示すミラー
積分器の出力電圧の傾きにエラーが生じやすく、入力信
号を高精度に直線補間することができない。
積分器の出力電圧の傾きにエラーが生じやすく、入力信
号を高精度に直線補間することができない。
５）基本的に差動増幅器やミラー積分器などのような複
雑な回路を必要とする。
雑な回路を必要とする。
６）ミラー積分器２における時定数決定用の抵抗旧の両
端およびコンデンサＣ２の両端が接地電位にないため、
その時定数を変更しにくい。
端およびコンデンサＣ２の両端が接地電位にないため、
その時定数を変更しにくい。
本発明の目的は以上のような問題を解消し、簡単な回路
構成で、入力信号を高精度に直線補間した出力信号が得
られる直線補間器を提供することにある。
構成で、入力信号を高精度に直線補間した出力信号が得
られる直線補間器を提供することにある。
［課題を解決するための手段］
上記目的を達成するため本発明は、第１増幅器と、該第
１増幅器からの信号を積分して出力する積分器と、該積
分器の出力端を前記第１増幅器の入力端にブートストラ
ップするための帰還手段と、前記第１増幅器の入力端に
おいて前記帰還手段にステップ状に変化する信号を一定
時間間隔毎に供給するためのスイッチ手段とを具えたこ
とを特徴とする。
１増幅器からの信号を積分して出力する積分器と、該積
分器の出力端を前記第１増幅器の入力端にブートストラ
ップするための帰還手段と、前記第１増幅器の入力端に
おいて前記帰還手段にステップ状に変化する信号を一定
時間間隔毎に供給するためのスイッチ手段とを具えたこ
とを特徴とする。
［作 用］
本発明によれば、第１増幅器からの信号を積分して出力
する積分器の出力端を帰還手段を通して第１増幅器にブ
ートストラップし、スイッチ手段によって第１増幅器の
入力端において帰還手段にステップ状に変化する入力信
号を一定時間毎に供給することによって、入力信号をき
わめて高精度に直線補間する。
する積分器の出力端を帰還手段を通して第１増幅器にブ
ートストラップし、スイッチ手段によって第１増幅器の
入力端において帰還手段にステップ状に変化する入力信
号を一定時間毎に供給することによって、入力信号をき
わめて高精度に直線補間する。
［実施例１
以下、添附図面を参照して本発明の実施例を詳細に説明
する。
する。
第１図は本発明の第１の実施例にかかる直線補間器を示
し、第２図は同直線補間器の各部の入出力信号波形およ
びタイミングを示す。
し、第２図は同直線補間器の各部の入出力信号波形およ
びタイミングを示す。
第１図に示すように、この直線補間器は、増幅器６と、
増幅器６からの信号を入力する積分器７と、積分器７の
出力端と増幅器６の入力端とを結ぶコンデンサＣ３と、
入力端８と増幅器６の入力端とを結ぶスイッチＳＷ２と
を有する。積分器７は抵抗Ｒ２およびコンデンサＣ４か
らなり、出力端は出力端９に接続されている。スイッチ
ＳＷ２はサンプリングパルスＳＰ２が入力されたときの
みオンして、入力端８からの入力信号電圧Ｅ、を増幅器
６およびコンデンサＣ３に印加する。コンデンサＣ３お
よびＣ４の容量はＣ３＜Ｃ４の関係を有する。
増幅器６からの信号を入力する積分器７と、積分器７の
出力端と増幅器６の入力端とを結ぶコンデンサＣ３と、
入力端８と増幅器６の入力端とを結ぶスイッチＳＷ２と
を有する。積分器７は抵抗Ｒ２およびコンデンサＣ４か
らなり、出力端は出力端９に接続されている。スイッチ
ＳＷ２はサンプリングパルスＳＰ２が入力されたときの
みオンして、入力端８からの入力信号電圧Ｅ、を増幅器
６およびコンデンサＣ３に印加する。コンデンサＣ３お
よびＣ４の容量はＣ３＜Ｃ４の関係を有する。
第２図において、
（Ａ）はステップ状に変化する離散的な波形をもつ入力
信号電圧Ｅｉを示し、 （Ｂ）は入力信号が変化する時間間隔゛ｔ”と同じ時間
間隔で発生するサンプリングパルスＳＰ２を示し、 （Ｃ１は増幅器６への入力電圧ＥＲＩを示し、（Ｄ）は
コンデンサＣ３の両端電圧Ｅｃ、すなわち、抵抗Ｒ２の
両端電圧を示し、 （Ｅ）は出力端９の出力信号電圧Ｅ。を示し、ＣＦ）は
人力信号電圧Ｅｉと出力信号電圧Ｅ。とを示す。
信号電圧Ｅｉを示し、 （Ｂ）は入力信号が変化する時間間隔゛ｔ”と同じ時間
間隔で発生するサンプリングパルスＳＰ２を示し、 （Ｃ１は増幅器６への入力電圧ＥＲＩを示し、（Ｄ）は
コンデンサＣ３の両端電圧Ｅｃ、すなわち、抵抗Ｒ２の
両端電圧を示し、 （Ｅ）は出力端９の出力信号電圧Ｅ。を示し、ＣＦ）は
人力信号電圧Ｅｉと出力信号電圧Ｅ。とを示す。
次いで、第２図を参照して第１図示の直線補間器の動作
を説明する。
を説明する。
サンプリング時点ｔｏでは、入力信号電圧Ｅｌ（Ｅ＝Ｅ
、。）は°０°′であり、増幅器６への入力電圧ＥＢＩ
および出力信号電圧Ｅ０もＯ“であり、したがってコン
デンサＣ３の両端電圧も°’Ｏ”（このときのＥＣをＶ
ｏとする）である。
、。）は°０°′であり、増幅器６への入力電圧ＥＢＩ
および出力信号電圧Ｅ０もＯ“であり、したがってコン
デンサＣ３の両端電圧も°’Ｏ”（このときのＥＣをＶ
ｏとする）である。
次にサンプリング時点ｔ１では、人力信号電圧ＥはＥｌ
ｌ となり、同時に増幅器６への入力端子ＥＩｌもＥｌ
ｆ となり、したがって、コンデンサＣ３の両端電圧Ｅ
ＣもＥｌｌ となる。この時点ｔ】では出力端９の出力
信号電圧Ｅ０は°０°゛である。したがって、サンプリ
ング時点ｔｌでは、コンデンサＣ３の両端電圧Ｅ、は人
力信号電圧Ｅ１と出力信号電圧Ｅ。どの差となる。コン
デンサＣ３の両端電圧は抵抗Ｒ２の両端にも加えられる
から、抵抗Ｒ２の両端に発生した電圧に応じてコンデン
サＣ４に電流が流れはじめ、第２図（Ｅ）に示すように
出力端９の出力信号電圧Ｅ０が°“Ｏ°゛から上昇しは
じめ、この上昇電圧が、コンデンサＣ３を介して増幅器
６への入力電圧ＥＢｌに加えられ、この入力電圧ＥＩＩ
＋は第２図（Ｃ）の°°ｂ゛。
ｌ となり、同時に増幅器６への入力端子ＥＩｌもＥｌ
ｆ となり、したがって、コンデンサＣ３の両端電圧Ｅ
ＣもＥｌｌ となる。この時点ｔ】では出力端９の出力
信号電圧Ｅ０は°０°゛である。したがって、サンプリ
ング時点ｔｌでは、コンデンサＣ３の両端電圧Ｅ、は人
力信号電圧Ｅ１と出力信号電圧Ｅ。どの差となる。コン
デンサＣ３の両端電圧は抵抗Ｒ２の両端にも加えられる
から、抵抗Ｒ２の両端に発生した電圧に応じてコンデン
サＣ４に電流が流れはじめ、第２図（Ｅ）に示すように
出力端９の出力信号電圧Ｅ０が°“Ｏ°゛から上昇しは
じめ、この上昇電圧が、コンデンサＣ３を介して増幅器
６への入力電圧ＥＢｌに加えられ、この入力電圧ＥＩＩ
＋は第２図（Ｃ）の°°ｂ゛。
に示すように直線的に上昇する。すなわち、コンデンサ
Ｃ３によって、積分器７の出力端から増幅器６の入力端
にブートストラップをかけたことになり、コンデンサＣ
３は、次のサンプリング時点Ｌ２まで一定電圧ｖ、を保
持する。この一定電圧Ｖ、は現サンプリング時点の入力
信号電圧と直前のサンプリング時点の入力信号電圧との
差ΔＥ、 （ΔＥ、＝ＥＥ、。）に該当する。換言する
と、コンデンサＣ３はサンプリング時点における入力信
号電圧と出力信号電圧との差を次のサンプリング時点ま
で保持する。
Ｃ３によって、積分器７の出力端から増幅器６の入力端
にブートストラップをかけたことになり、コンデンサＣ
３は、次のサンプリング時点Ｌ２まで一定電圧ｖ、を保
持する。この一定電圧Ｖ、は現サンプリング時点の入力
信号電圧と直前のサンプリング時点の入力信号電圧との
差ΔＥ、 （ΔＥ、＝ＥＥ、。）に該当する。換言する
と、コンデンサＣ３はサンプリング時点における入力信
号電圧と出力信号電圧との差を次のサンプリング時点ま
で保持する。
次いで、次のサンプリング時点ｔ２では、人力信号電圧
Ｅ１ばＥ１□どなり、同時に増幅器６への入力電圧ＥＢ
Ｉ もＥ、２ となり、したがってコンデンサＣ３の両
端電圧ＥｅはＶ２ （Ｖ２＝Ｅ１２ Ｅｌｆ ）とな
る。そして次のサンプリング時点ｔ３まで、コンデンサ
Ｃ３の両端電圧ＥＣはｖ２を保持し、出力電圧Ｅ０は直
線的に上昇し、増幅器６への入力電圧ＦＢＩも第２図（
Ｃ）のＣ°°に示すように直線的に上昇する。
Ｅ１ばＥ１□どなり、同時に増幅器６への入力電圧ＥＢ
Ｉ もＥ、２ となり、したがってコンデンサＣ３の両
端電圧ＥｅはＶ２ （Ｖ２＝Ｅ１２ Ｅｌｆ ）とな
る。そして次のサンプリング時点ｔ３まで、コンデンサ
Ｃ３の両端電圧ＥＣはｖ２を保持し、出力電圧Ｅ０は直
線的に上昇し、増幅器６への入力電圧ＦＢＩも第２図（
Ｃ）のＣ°°に示すように直線的に上昇する。
なお、サンプリングパルスＳＰ２のタイミングは、入力
信号電圧Ｅ、がセトリングしている範囲内のどこでもよ
い。したがって、回路設計上、サンプリングパルスＳＰ
２と人力信号との微妙なタイミング合せなどの煩わしさ
がない。また、入力信号電圧Ｅ、の変化点付近のグリッ
チやオーバーシュートなどの歪の影響を避けることがで
きる。さらに、各サンプリング時点において、コンデン
サＣ３には入力端８と出力端９との間の差電圧をチャー
ジするための電流が流れるが、この電流によって、コン
デンサＣ４の両端の出力電圧Ｅ。が変動しないように、
コンデンサＣ３とＣ４の容量はＣ３（Ｃ４とする。
信号電圧Ｅ、がセトリングしている範囲内のどこでもよ
い。したがって、回路設計上、サンプリングパルスＳＰ
２と人力信号との微妙なタイミング合せなどの煩わしさ
がない。また、入力信号電圧Ｅ、の変化点付近のグリッ
チやオーバーシュートなどの歪の影響を避けることがで
きる。さらに、各サンプリング時点において、コンデン
サＣ３には入力端８と出力端９との間の差電圧をチャー
ジするための電流が流れるが、この電流によって、コン
デンサＣ４の両端の出力電圧Ｅ。が変動しないように、
コンデンサＣ３とＣ４の容量はＣ３（Ｃ４とする。
また、積分器７の時定数に関しては、連続する２つのサ
ンプリング時点の間における出力電圧Ｅ０、すなわち、
コンデンサＣ４の両端電圧Ｅ。の変化分ΔＥｏが、当該
２つのサンプリング時点の直前の時間間隔ｔにおける入
力信号電圧Ｅ＋の変化分へＥと同じになるように、抵抗
Ｒ２およびコンデンサＣ４の値を決定する。
ンプリング時点の間における出力電圧Ｅ０、すなわち、
コンデンサＣ４の両端電圧Ｅ。の変化分ΔＥｏが、当該
２つのサンプリング時点の直前の時間間隔ｔにおける入
力信号電圧Ｅ＋の変化分へＥと同じになるように、抵抗
Ｒ２およびコンデンサＣ４の値を決定する。
すなわち初期状態でＥ、＝Ｅｏであったとすると、コン
デンサＣ４に流れる電流ｉはΔＥ、／Ｒ２となるから、
コンデンサＣ４の値は Ｃ４＝ｉ・ｔ／ΔＥ。
デンサＣ４に流れる電流ｉはΔＥ、／Ｒ２となるから、
コンデンサＣ４の値は Ｃ４＝ｉ・ｔ／ΔＥ。
＝△Ｅ１ｔ／Ｒ４・△Ｅ。
ここで八Ｅ、＝△Ｅ０となるようにするのだから、Ｃ４
＝ｔ／Ｒ２・・・（１） となる。
＝ｔ／Ｒ２・・・（１） となる。
ここでＥ。＝Ｅ、の状態から入力信号電圧Ｅ、がΔＥだ
Ｇプ変化し、サンプリングパルスによってスイッチＳＷ
２がオンすると、まずコンデンサＣ３に（Ｅ１＋１ ］ △Ｅ、） −Ｅ。すなわΔΔＥ１が得られる。
Ｇプ変化し、サンプリングパルスによってスイッチＳＷ
２がオンすると、まずコンデンサＣ３に（Ｅ１＋１ ］ △Ｅ、） −Ｅ。すなわΔΔＥ１が得られる。
次に、このコンデンサＣ３の両端に得られた八Ｅは増幅
器６でインピーダンス変換されたのち積分器７の抵抗Ｒ
２の両端に加えられる。
器６でインピーダンス変換されたのち積分器７の抵抗Ｒ
２の両端に加えられる。
従って、ΔＥ、／Ｒ２なる電流ｉが抵抗Ｒ２およびコン
デンサＣ４に流れ始め、出力信号電圧Ｅ０はｉ・ｔ／Ｃ
４で上昇し始める。これと同時にこの出力信号電圧Ｅｏ
の変化はコンデンサＣ３を通じて増幅器６に入力される
ため、抵抗Ｒ２の両端電圧は△Ｅ＋に保たれ、コンデン
サＣ４に流れる電流ｉも一定に保たれる。
デンサＣ４に流れ始め、出力信号電圧Ｅ０はｉ・ｔ／Ｃ
４で上昇し始める。これと同時にこの出力信号電圧Ｅｏ
の変化はコンデンサＣ３を通じて増幅器６に入力される
ため、抵抗Ｒ２の両端電圧は△Ｅ＋に保たれ、コンデン
サＣ４に流れる電流ｉも一定に保たれる。
このためコンデンサＣ４の両端電圧、すなわち、出力信
号電圧Ｅ。には、入力信号電圧Ｅ、の変化分Δε１に応
じた直線的な傾きの傾斜電圧が発生する。そこで抵抗Ｒ
２およびコンデンサＣ４の値をＣ４＝ｔ／Ｒ２に選んで
おけば次のサンプリングが行われる直前にＥ。−Ｅ、＋
△Ｅ、となり、その結果、出力端９にはステップ状に変
化する離散的な波形をもつ入力信号を直線的に補間した
出力信号が得られる。
号電圧Ｅ。には、入力信号電圧Ｅ、の変化分Δε１に応
じた直線的な傾きの傾斜電圧が発生する。そこで抵抗Ｒ
２およびコンデンサＣ４の値をＣ４＝ｔ／Ｒ２に選んで
おけば次のサンプリングが行われる直前にＥ。−Ｅ、＋
△Ｅ、となり、その結果、出力端９にはステップ状に変
化する離散的な波形をもつ入力信号を直線的に補間した
出力信号が得られる。
この様子は第２図（Ｆ）に明らかである。
第３図（Ａ）は本発明の第２の実施例にかかる直線補間
器を示す。第３図（Ａ）に示すように、この直線補間器
においては、第１の増幅器６とは別の第２の増幅器１０
を新たに加えたものであって、他の構成は第１の実施例
と同様である。すなわち、第２の増幅器１０の入力端を
積分器７の出力端に接続し、同増幅器ｌＯの出力端をコ
ンデンサＣ３の一端に接続し、コンデンサＣ３の他端を
第１の増幅器６の入力端に接続する。入力端８と第１の
増幅器６の入力端との間にスイッチＳＷ２を設け、第１
の増幅器６の出力端と出力端９との間に積分器７を設け
る。第３図（Ｂ）は第２の実施例にかかる直線補間器の
具体的回路を示し、ここにおいて、第１の増幅器６は電
界効果トランジスタＦＥＴＩと抵抗Ｒ３とからなり、第
２の増幅器ｌＯはバイポーラトランジスタＴＲＩ と抵
抗Ｒ４とからなる。
器を示す。第３図（Ａ）に示すように、この直線補間器
においては、第１の増幅器６とは別の第２の増幅器１０
を新たに加えたものであって、他の構成は第１の実施例
と同様である。すなわち、第２の増幅器１０の入力端を
積分器７の出力端に接続し、同増幅器ｌＯの出力端をコ
ンデンサＣ３の一端に接続し、コンデンサＣ３の他端を
第１の増幅器６の入力端に接続する。入力端８と第１の
増幅器６の入力端との間にスイッチＳＷ２を設け、第１
の増幅器６の出力端と出力端９との間に積分器７を設け
る。第３図（Ｂ）は第２の実施例にかかる直線補間器の
具体的回路を示し、ここにおいて、第１の増幅器６は電
界効果トランジスタＦＥＴＩと抵抗Ｒ３とからなり、第
２の増幅器ｌＯはバイポーラトランジスタＴＲＩ と抵
抗Ｒ４とからなる。
以上のような構成によれば、第１の実施例と同様に動作
し、さらにコンデンサＣ３とコンデンサＣ４との間の条
件（Ｃ３＜ Ｃ４）をなくすことができる。
し、さらにコンデンサＣ３とコンデンサＣ４との間の条
件（Ｃ３＜ Ｃ４）をなくすことができる。
すなわち、各サンプリング時点において、入力端８と出
力端９との間の差電圧をコンデンサＣ３にチャージする
ための電流は増幅器ｌＯが与えることになる。したがっ
て、コンデン→ノＣ３に流れる電流によってコンデンサ
Ｃ４の出力電圧Ｅ。が変動しなくなるので、前記条件（
Ｃ３＜Ｃ４）をなくすことができる。また、この第２の
増幅器１０によって、コンデンサＣ３を通じて出力端９
側にサンプリングパルスが漏れることを防ぐことができ
る。
力端９との間の差電圧をコンデンサＣ３にチャージする
ための電流は増幅器ｌＯが与えることになる。したがっ
て、コンデン→ノＣ３に流れる電流によってコンデンサ
Ｃ４の出力電圧Ｅ。が変動しなくなるので、前記条件（
Ｃ３＜Ｃ４）をなくすことができる。また、この第２の
増幅器１０によって、コンデンサＣ３を通じて出力端９
側にサンプリングパルスが漏れることを防ぐことができ
る。
第４図は本発明の第３の実施例にかかる直線補間器を示
し、第５図は同直線補間器の各部の人出力信号波形およ
びタイミングを示す。
し、第５図は同直線補間器の各部の人出力信号波形およ
びタイミングを示す。
第４図に示すように、この直線補間器においては、基本
的な動作は第２の実施例と同様であるが、２つのコンデ
ンサをブートストラップのために交互に用いる点が第２
の実施例と異なる。すなわち、２つのコンデンサＣ３お
よびＣ５の一端を第２の増幅器１０の出力端に共通に接
続し、同他端の各々は２つのスイッチＳＷ３およびＳＷ
４を通して入力端８および第１の増幅器６の入力端に交
互に接続する。他の構成は第２の実施例と同様であって
、第１の増幅器６の出力端と出力端９との間に積分器７
を設け、積分器７の出力端に第２の増幅器ｌＯの入力端
を接続する。２つのスイッチＳＷ３およびＳＷ４は、前
記２つのコンデンサＣ３およびＣ５の他端のうち、一方
を入力端８に接続したときは他方を第１の増幅器６の入
力端に接続し、または一方を第１の増幅器６の入力端に
接続したときは他方を入力端８に接続するように、サン
プリングクロックＳＣに基づいて動作する。
的な動作は第２の実施例と同様であるが、２つのコンデ
ンサをブートストラップのために交互に用いる点が第２
の実施例と異なる。すなわち、２つのコンデンサＣ３お
よびＣ５の一端を第２の増幅器１０の出力端に共通に接
続し、同他端の各々は２つのスイッチＳＷ３およびＳＷ
４を通して入力端８および第１の増幅器６の入力端に交
互に接続する。他の構成は第２の実施例と同様であって
、第１の増幅器６の出力端と出力端９との間に積分器７
を設け、積分器７の出力端に第２の増幅器ｌＯの入力端
を接続する。２つのスイッチＳＷ３およびＳＷ４は、前
記２つのコンデンサＣ３およびＣ５の他端のうち、一方
を入力端８に接続したときは他方を第１の増幅器６の入
力端に接続し、または一方を第１の増幅器６の入力端に
接続したときは他方を入力端８に接続するように、サン
プリングクロックＳＣに基づいて動作する。
このような構成の直線補間器は、基本的に第２の実施例
と同様に動作し、各部における信号波形およびタイミン
グは第５図に示す通りである。すなわち、第５図（Ａ）
、（Ｂ）に示すように、サンプリングクロックＳＣは、
入力信号が変化する時間間隔” ｔ ”と同じタイミン
グで変化し、サンプリングクロックＳＣの変化点が人力
信号の連続した２つの変化点の中間に位置するように入
力信号に対してサンプリングクロックＳＣのタイミング
な合オつせる。そして、タイミングｔ５とし６間におい
ては、第５図（Ｂ）のように入力信号電圧Ｅ、はＥ、、
＝０からＥ、６に立」ニリ、第５図（Ｃ）のようにコン
デンサＣ５がスイッチＳＷ３を通して入力信号電圧Ｅ１
をトラッキングして、同電圧Ｅ１６をチャージし、コン
デンサＣ３の他端かスイッチＳＷ４を通して第１の増幅
器６に接続される。このｔ５とｔ６間においては、第５
図ＣＤ）のようにコンデンサＣ３の両端電圧Ｅｃ３は”
ｏ”、同図ＣＦ）のように積分器７の出力端の出力信号
電圧Ｅ。は°°０°°である。ついでタイミングｔ６と
ｔ７間においては、コンデンサＣ５の他端がスイッチＳ
Ｗ４を通して第１の増幅器６の入力端に接続され、コン
デンサＣ５の両端電圧Ｅｃ５が保持された状態で、第５
図（Ｆ）のように積分器７の出力端の出力信号電圧Ｅ。
と同様に動作し、各部における信号波形およびタイミン
グは第５図に示す通りである。すなわち、第５図（Ａ）
、（Ｂ）に示すように、サンプリングクロックＳＣは、
入力信号が変化する時間間隔” ｔ ”と同じタイミン
グで変化し、サンプリングクロックＳＣの変化点が人力
信号の連続した２つの変化点の中間に位置するように入
力信号に対してサンプリングクロックＳＣのタイミング
な合オつせる。そして、タイミングｔ５とし６間におい
ては、第５図（Ｂ）のように入力信号電圧Ｅ、はＥ、、
＝０からＥ、６に立」ニリ、第５図（Ｃ）のようにコン
デンサＣ５がスイッチＳＷ３を通して入力信号電圧Ｅ１
をトラッキングして、同電圧Ｅ１６をチャージし、コン
デンサＣ３の他端かスイッチＳＷ４を通して第１の増幅
器６に接続される。このｔ５とｔ６間においては、第５
図ＣＤ）のようにコンデンサＣ３の両端電圧Ｅｃ３は”
ｏ”、同図ＣＦ）のように積分器７の出力端の出力信号
電圧Ｅ。は°°０°°である。ついでタイミングｔ６と
ｔ７間においては、コンデンサＣ５の他端がスイッチＳ
Ｗ４を通して第１の増幅器６の入力端に接続され、コン
デンサＣ５の両端電圧Ｅｃ５が保持された状態で、第５
図（Ｆ）のように積分器７の出力端の出力信号電圧Ｅ。
が直線的に上昇し、この上昇にともなって同図（Ｅ）の
ようにコンデンサＣ５および第２の増幅器１０を通して
積分器７の出力端から第１の増幅器６の入力端にブート
ストラップされた入力端子ＥＢも直線的に上昇する。一
方、このタイミングｔ６とも１間においては、コンデン
サＣ３はスイッチＳＷ３を通して第５図（Ｄ）のように
入力信号電圧Ｅ、をトラッキングして同電圧Ｅ、６およ
びＥ１７を］ ６ チャージする。なお、同図（Ｄ）の°°ｆ“、ｇのよう
にコンデンサＣ３の両端電圧Ｅｅ３が電圧Ｅ：ｓおよび
Ｅ１□のタイミングに合わせて直線的に下降しているの
は第２の増幅器ｌＯを通して積分器７の出力端の電圧」
二昇分が信号電圧Ｅ１６およびＥ、７から差し引かれる
からである。
ようにコンデンサＣ５および第２の増幅器１０を通して
積分器７の出力端から第１の増幅器６の入力端にブート
ストラップされた入力端子ＥＢも直線的に上昇する。一
方、このタイミングｔ６とも１間においては、コンデン
サＣ３はスイッチＳＷ３を通して第５図（Ｄ）のように
入力信号電圧Ｅ、をトラッキングして同電圧Ｅ、６およ
びＥ１７を］ ６ チャージする。なお、同図（Ｄ）の°°ｆ“、ｇのよう
にコンデンサＣ３の両端電圧Ｅｅ３が電圧Ｅ：ｓおよび
Ｅ１□のタイミングに合わせて直線的に下降しているの
は第２の増幅器ｌＯを通して積分器７の出力端の電圧」
二昇分が信号電圧Ｅ１６およびＥ、７から差し引かれる
からである。
ついでタイミングｔ７とｔ８間においては、コンデンサ
Ｃ３の他端がスイッチＳＷ４を通して第１の増幅器６の
入力端に接続され、第５図ＣＦ）のように出力信号電圧
Ｅ。がｔ７の時点の電圧からスタートシて直線的に上昇
し、一方、コンデンサＣ５はスイッチＳＷ３を通して人
力信号電圧Ｅ、を１−ラッキングする。
Ｃ３の他端がスイッチＳＷ４を通して第１の増幅器６の
入力端に接続され、第５図ＣＦ）のように出力信号電圧
Ｅ。がｔ７の時点の電圧からスタートシて直線的に上昇
し、一方、コンデンサＣ５はスイッチＳＷ３を通して人
力信号電圧Ｅ、を１−ラッキングする。
以上のように一方のコンデンサが第１の増幅器６０入力
端に接続されているときには、このコンデンサの両端電
圧は直前のタイミングの人力信号Ｅ１に相当した値を保
持し、一方、他方のコンデンサは入力信号電圧Ｅ、をト
ラッキングする。したがって、出力端９には、入力信号
電圧Ｅ１を直線的に補間した出力信号電圧Ｅ。が連続的
に得られる。
端に接続されているときには、このコンデンサの両端電
圧は直前のタイミングの人力信号Ｅ１に相当した値を保
持し、一方、他方のコンデンサは入力信号電圧Ｅ、をト
ラッキングする。したがって、出力端９には、入力信号
電圧Ｅ１を直線的に補間した出力信号電圧Ｅ。が連続的
に得られる。
また、入力信号電圧Ｅ、をトラッキングする時間を十分
長くとれるので、確実性が増し、スイッチＳＷ３および
ＳＷ４を高速でスイッチングすることができる。さらに
スイッチＳＷ３およびＳＷ４を細い幅のパルス信号で制
御せずにすむので、サンプリングクロックＳＣを発生さ
せる回路は簡単になる。
長くとれるので、確実性が増し、スイッチＳＷ３および
ＳＷ４を高速でスイッチングすることができる。さらに
スイッチＳＷ３およびＳＷ４を細い幅のパルス信号で制
御せずにすむので、サンプリングクロックＳＣを発生さ
せる回路は簡単になる。
第６図は本発明の第４の実施例にかかる直線補間器を示
す。この直線補間器においては、積分器の時定数を２種
以上の周期のサンプリングパルスに対応できるように変
更可能にした。積分器以外の構成は第２の実施例と同様
である。
す。この直線補間器においては、積分器の時定数を２種
以上の周期のサンプリングパルスに対応できるように変
更可能にした。積分器以外の構成は第２の実施例と同様
である。
第６図に示すように、積分器７１は、抵抗Ｒ２と、複数
個のコンデンサＣ６，Ｃ７，・・・、Ｃｎと、複数個の
コンデンサＣ６，Ｃ７，・・・、Ｃｎの各々を接地する
ためのスイッチとしての複数個のトランジスタＴＲ１，
ＴＲ２，・・・ＴＲｎとを有する。各トランジスタ（Ｔ
ＲＩ、ＴＲ２，・・・ＴＲｎ）のうち時定数選択信号が
入力されたトラジスタのみがオンし、当該オンしたトラ
ンジスタに接続したコンデンサのみが接地して、抵抗Ｒ
２と共に構成される所定の時定数が得られる。
個のコンデンサＣ６，Ｃ７，・・・、Ｃｎと、複数個の
コンデンサＣ６，Ｃ７，・・・、Ｃｎの各々を接地する
ためのスイッチとしての複数個のトランジスタＴＲ１，
ＴＲ２，・・・ＴＲｎとを有する。各トランジスタ（Ｔ
ＲＩ、ＴＲ２，・・・ＴＲｎ）のうち時定数選択信号が
入力されたトラジスタのみがオンし、当該オンしたトラ
ンジスタに接続したコンデンサのみが接地して、抵抗Ｒ
２と共に構成される所定の時定数が得られる。
したがって、上述の（１）式の通り、積分器のコンデン
サの容量を変更することによって、サンプリングパルス
の周期の変化に対応することができる。なお、この実施
例においては、積分器７１の全てのトランジスタＴＲＩ
〜ＴＲｎをオフし、全てのコンデンサＣ６〜Ｃｎを接地
から切り離し、スイッチＳＷ２を閉じたままにすれば、
入力端８に入力した信号はそのまま出力端９に得られる
ので、ステップ状に変化する信号も出力端９からそのま
ま出力することができる。したがって、このような直系
泉補間器をデジタルオシロスコープの表示回路などに適
用することによって、単一の回路でドツト表示と直線補
間表示とを行える。
サの容量を変更することによって、サンプリングパルス
の周期の変化に対応することができる。なお、この実施
例においては、積分器７１の全てのトランジスタＴＲＩ
〜ＴＲｎをオフし、全てのコンデンサＣ６〜Ｃｎを接地
から切り離し、スイッチＳＷ２を閉じたままにすれば、
入力端８に入力した信号はそのまま出力端９に得られる
ので、ステップ状に変化する信号も出力端９からそのま
ま出力することができる。したがって、このような直系
泉補間器をデジタルオシロスコープの表示回路などに適
用することによって、単一の回路でドツト表示と直線補
間表示とを行える。
［発明の効果］
以上説明したように本発明によれば、次の効果が得られ
る。
る。
１）ステップ状に変化する離散的な波形をもつ入力信号
を高精度に直線補間することができる、 ２）人力信号が持っているブリッヂやオーバーシュート
などの波形歪による影響を受けずに入力信号を直線補間
することができる、３）サンプリングパルスのタイミン
グを入力信号に蔽密に対応させなくてすみ、そのため回
路設計が楽である、 ４）基本的に差動増幅器やミラー積分器などのような複
雑な回路を必要としない、 ５）積分器における時定数決定用のコンデンサの片側を
接地できるので、時定数を容易に変更でき、サンプリン
グパルスの周期の変更に容易に対応できる。
を高精度に直線補間することができる、 ２）人力信号が持っているブリッヂやオーバーシュート
などの波形歪による影響を受けずに入力信号を直線補間
することができる、３）サンプリングパルスのタイミン
グを入力信号に蔽密に対応させなくてすみ、そのため回
路設計が楽である、 ４）基本的に差動増幅器やミラー積分器などのような複
雑な回路を必要としない、 ５）積分器における時定数決定用のコンデンサの片側を
接地できるので、時定数を容易に変更でき、サンプリン
グパルスの周期の変更に容易に対応できる。
第１図は本発明の第１の実施例にかかる直線補間器の回
路図、 第２図は同実施例の各部の入出力信号波形およびタイミ
ングを示す図、 第３図（Ａ） 、 （Ｂ）は本発明の第２の実施例にか
かる直線補間器の回路図、 第４図は本発明の第３の実施例にかかる直線補タイミン
グを示す図、 第６図は本発明の第４の実施例にかかる直線補間器の回
路図、 第７図は従来の直線補間器の回路図、 第８図は同直線補間器の各部の入出力信号波形およびタ
イミングを示す図である。 ６・・・増幅器、 ７・・・積分器、 ８・・・入力端、 ９・・・出力端、 Ｃ３・・・コンデンサ。 （Ａ） 入力侶号を圧Ｅｉ （Ｃ） バッファ了ンフ０の 入力電圧−Ｅｓ１ （Ｄ） ブンγソンク゛′コンデ゛ンザ Ｃ１の白塙を圧Ｅｃ （Ｒ２の内鳩電ＦＬ） （Ｅ） エカ電圧Ｅ。 （Ｆ） 入力１ち号電王Ｅｉおよび ヱカ侶号電ＬＥ。
路図、 第２図は同実施例の各部の入出力信号波形およびタイミ
ングを示す図、 第３図（Ａ） 、 （Ｂ）は本発明の第２の実施例にか
かる直線補間器の回路図、 第４図は本発明の第３の実施例にかかる直線補タイミン
グを示す図、 第６図は本発明の第４の実施例にかかる直線補間器の回
路図、 第７図は従来の直線補間器の回路図、 第８図は同直線補間器の各部の入出力信号波形およびタ
イミングを示す図である。 ６・・・増幅器、 ７・・・積分器、 ８・・・入力端、 ９・・・出力端、 Ｃ３・・・コンデンサ。 （Ａ） 入力侶号を圧Ｅｉ （Ｃ） バッファ了ンフ０の 入力電圧−Ｅｓ１ （Ｄ） ブンγソンク゛′コンデ゛ンザ Ｃ１の白塙を圧Ｅｃ （Ｒ２の内鳩電ＦＬ） （Ｅ） エカ電圧Ｅ。 （Ｆ） 入力１ち号電王Ｅｉおよび ヱカ侶号電ＬＥ。
Claims (1)
- 【特許請求の範囲】 １）第１増幅器と、 該第１増幅器からの信号を積分して出力する積分器と、 該積分器の出力端を前記第１増幅器の入力端にブートス
トラップするための帰還手段と、 前記第１増幅器の入力側において前記帰還手段にステッ
プ状に変化する信号を一定時間間隔毎に供給するための
スイッチ手段と を具えたことを特徴とする直線補間器。 ２）前記帰還手段はコンデンサからなることを特徴とす
る請求項１に記載の直線補間器。 ３）前記帰還手段はコンデンサおよび第２増幅器の直列
回路からなり、該第２増幅器は前記積分器の出力端に接
続されていることを特徴とする請求項１に記載の直線補
間器。 ４）前記第１増幅器および前記第２増幅器の少なくとも
一方に１以上の利得をもたせたことを特徴とする請求項
３に記載の直線補間器。 ５）前記帰還手段は２つのコンデンサを有し、当該２つ
のコンデンサに対し、前記スイッチ手段は、前記２つの
コンデンサの一方が入力信号をトラッキングし、他方が
前記第１増幅器の入力端に接続する動作を一定時間間隔
毎に交互にくり返すことを特徴とする請求項１に記載の
直線補間器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213692A JPH0736523B2 (ja) | 1990-08-14 | 1990-08-14 | 直線補間器 |
| US07/743,789 US5132552A (en) | 1990-08-14 | 1991-08-12 | Linear interpolator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213692A JPH0736523B2 (ja) | 1990-08-14 | 1990-08-14 | 直線補間器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496517A true JPH0496517A (ja) | 1992-03-27 |
| JPH0736523B2 JPH0736523B2 (ja) | 1995-04-19 |
Family
ID=16643409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2213692A Expired - Lifetime JPH0736523B2 (ja) | 1990-08-14 | 1990-08-14 | 直線補間器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5132552A (ja) |
| JP (1) | JPH0736523B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0620442B1 (en) * | 1993-04-08 | 2001-07-25 | Lecroy S.A. | Charge sampling circuit |
| US20070061390A1 (en) * | 2005-09-09 | 2007-03-15 | Leo Bredehoft | Interpolator using splines generated from an integrator stack seeded at input sample points |
| US9134743B2 (en) | 2012-04-30 | 2015-09-15 | Infineon Technologies Austria Ag | Low-dropout voltage regulator |
| EP2963811B1 (en) * | 2014-06-30 | 2018-11-14 | Nxp B.V. | Driver for switched capacitor circuits |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53148372A (en) * | 1977-05-31 | 1978-12-23 | Ricoh Co Ltd | Integrating circuit |
| US4365204A (en) * | 1980-09-08 | 1982-12-21 | American Microsystems, Inc. | Offset compensation for switched capacitor integrators |
| US4524326A (en) * | 1982-07-22 | 1985-06-18 | Amca International Corp. | Digitally-driven sine/cosine generator and modulator |
| US4584559A (en) * | 1984-06-13 | 1986-04-22 | Tektronix, Inc. | Dual rank sample and hold circuit and method |
| US4894620A (en) * | 1988-04-11 | 1990-01-16 | At&T Bell Laboratories | Switched-capacitor circuit with large time constant |
-
1990
- 1990-08-14 JP JP2213692A patent/JPH0736523B2/ja not_active Expired - Lifetime
-
1991
- 1991-08-12 US US07/743,789 patent/US5132552A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5132552A (en) | 1992-07-21 |
| JPH0736523B2 (ja) | 1995-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4736189A (en) | Method and apparatus for calibrating an analog-to-digital conversion apparatus | |
| US6388598B2 (en) | D/A converter | |
| US4345241A (en) | Analog-to-digital conversion method and apparatus | |
| US5793231A (en) | Current memory cell having bipolar transistor configured as a current source and using field effect transistor (FET) for current trimming | |
| JPS5946131B2 (ja) | 符号化回路 | |
| US5831423A (en) | Phase meter and method of providing a voltage indicative of a phase difference | |
| JPH0496517A (ja) | 直線補間器 | |
| NL8202288A (nl) | Analoog/digitaalomzetter met zelf-voorspanningsketen. | |
| EP0156305B1 (en) | Digital/analogue converter | |
| JPS5931009B2 (ja) | デシタル・オシロスコ−プの位置制御回路 | |
| JP2000013226A (ja) | デジタル−アナログ変換器 | |
| US20030090401A1 (en) | DA converter and data reproducing apparatus | |
| JPS59154808A (ja) | 増幅回路およびこれを用いた半導体集積回路装置 | |
| EP0460775B1 (en) | A circuit for providing a pulsed output signal from three binary input signals | |
| US6784654B2 (en) | Signal reproduction block | |
| JP2994000B2 (ja) | サンプル・ホールド増幅回路 | |
| JPH05275995A (ja) | 帰還形パルス幅変調回路 | |
| JP2007010347A (ja) | タイムインターバル測定装置、タイムインターバル測定方法 | |
| JPH02249311A (ja) | 高速ａｄ変換器 | |
| JP3244929B2 (ja) | サンプリング装置 | |
| JP2512362B2 (ja) | 素子測定装置 | |
| JPH0434800A (ja) | 波形サンプリング回路 | |
| JPH0411409A (ja) | データ遅延回路 | |
| JPS5849047B2 (ja) | 波形整形回路 | |
| JPH11205757A (ja) | 映像信号記録再生装置 |