JPH0736523B2 - 直線補間器 - Google Patents
直線補間器Info
- Publication number
- JPH0736523B2 JPH0736523B2 JP2213692A JP21369290A JPH0736523B2 JP H0736523 B2 JPH0736523 B2 JP H0736523B2 JP 2213692 A JP2213692 A JP 2213692A JP 21369290 A JP21369290 A JP 21369290A JP H0736523 B2 JPH0736523 B2 JP H0736523B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- voltage
- capacitor
- input
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/30—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for interpolation or extrapolation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は一定時間間隔毎にステップ状に変化する信号を
直線的に補間して、滑らかな信号を得るようにした直線
補間器に関する。
直線的に補間して、滑らかな信号を得るようにした直線
補間器に関する。
［従来の技術］ デジタルオシロスコープやデジタルファンクションジェ
ネレータなどの計測器、デジタル楽器、およびCD（comp
act disk）プレーヤやDAT（digital audio tape record
er）などの音響機器の分野においては、最終的出力段階
にあってはデジタルデータをアナログ信号に変換するこ
とを必要とする。このような変換に用いられるD/Aコン
バータなどで変換された信号はステップ状に変化する離
散的な波形をもっている。
ネレータなどの計測器、デジタル楽器、およびCD（comp
act disk）プレーヤやDAT（digital audio tape record
er）などの音響機器の分野においては、最終的出力段階
にあってはデジタルデータをアナログ信号に変換するこ
とを必要とする。このような変換に用いられるD/Aコン
バータなどで変換された信号はステップ状に変化する離
散的な波形をもっている。
上述の各機器においては、高性能を得るためにこの離散
的な波形をもつ信号を連続的な信号にすることが重要で
ある。
的な波形をもつ信号を連続的な信号にすることが重要で
ある。
第７図は従来の直線補間器を示し、第８図は同直線補間
器の各部の入出力信号波形およびタイミングを示す。
器の各部の入出力信号波形およびタイミングを示す。
第７図に示すように、この直線補間器は、差動増幅器１
と、ミラー積分器２と、サンプルホールド回路３とを有
する。差動増幅器１は、非反転入力端に入力端４からの
入力信号を入力し、反転入力端にサンプルホールド回路
３からの信号を入力する。この差動増幅器１からの信号
はミラー積分器２に入力され、ミラー積分器２からの信
号は出力端５に出力信号として供給されると共にサンプ
ルホールド回路３に入力される。サンプルホールド回路
３は、コンデンサC1とスイッチSW1とを有し、スイッチS
W1はサンプリングパルスSPが入力されたときのみオンす
る。
と、ミラー積分器２と、サンプルホールド回路３とを有
する。差動増幅器１は、非反転入力端に入力端４からの
入力信号を入力し、反転入力端にサンプルホールド回路
３からの信号を入力する。この差動増幅器１からの信号
はミラー積分器２に入力され、ミラー積分器２からの信
号は出力端５に出力信号として供給されると共にサンプ
ルホールド回路３に入力される。サンプルホールド回路
３は、コンデンサC1とスイッチSW1とを有し、スイッチS
W1はサンプリングパルスSPが入力されたときのみオンす
る。
このような直線補間器では、差動増幅器１によって、入
力信号電圧Ei+と出力信号をサンプルホールドして得ら
れた電圧Ei-との差電圧ERを求め、ミラー積分器２によ
って差電圧ERに基づいて、入力信号に応じた傾斜電圧、
すなわち出力端OUTに与える出力電圧EOを求めていた。
力信号電圧Ei+と出力信号をサンプルホールドして得ら
れた電圧Ei-との差電圧ERを求め、ミラー積分器２によ
って差電圧ERに基づいて、入力信号に応じた傾斜電圧、
すなわち出力端OUTに与える出力電圧EOを求めていた。
［発明が解決しようとする課題］ しかしながら、上述のような直線補間器では、次のよう
な問題があった。
な問題があった。
１）第８図（Ｂ）に示すように、入力信号電圧Ei＋はス
テップ状に変化する離散的な波形をもっており、同図
（Ａ）に示すようにサンプリングパルスSPは、この入力
信号電圧Ei+の変化点（立上りおよび立下り）の直前に
なければならない。したがって、回路設計がむずかし
い。
テップ状に変化する離散的な波形をもっており、同図
（Ａ）に示すようにサンプリングパルスSPは、この入力
信号電圧Ei+の変化点（立上りおよび立下り）の直前に
なければならない。したがって、回路設計がむずかし
い。
２）第８図に示すように、入力信号電圧Ei+の立上り時
点とサンプリングパルスSPの立上り時点との間にずれ80
があるので、ミラー積分器２への入力電圧ERのパルス幅
PWが不正確になる。
点とサンプリングパルスSPの立上り時点との間にずれ80
があるので、ミラー積分器２への入力電圧ERのパルス幅
PWが不正確になる。
３）ステップ状に変化する離散的な波形をもつ入力信号
をD/Aコンバータから与えた場合、第８図に示すように
当該入力信号にはグリッチやオーバーシュートなどの歪
81が発生していることがある。したがって、このような
グリッチやオーバーシュートなどの歪81は、差動増幅器
１の出力に現われ、ミラー積分器２によるミラー積分に
悪影響を与えてしまう。
をD/Aコンバータから与えた場合、第８図に示すように
当該入力信号にはグリッチやオーバーシュートなどの歪
81が発生していることがある。したがって、このような
グリッチやオーバーシュートなどの歪81は、差動増幅器
１の出力に現われ、ミラー積分器２によるミラー積分に
悪影響を与えてしまう。
４）上記２）および３）から第８図（Ｅ）に示すミラー
積分器の出力電圧の傾きにエラーが生じやすく、入力信
号を高精度に直線補間することができない。
積分器の出力電圧の傾きにエラーが生じやすく、入力信
号を高精度に直線補間することができない。
５）基本的に差動増幅器やミラー積分器などのような複
雑な回路を必要とする。
雑な回路を必要とする。
６）ミラー積分器２における時定数決定用の抵抗R1の両
端およびコンデンサC2の両端が接地電位にないため、そ
の時定数を変更しにくい。
端およびコンデンサC2の両端が接地電位にないため、そ
の時定数を変更しにくい。
本発明の目的は以上のような問題を解消し、簡単な回路
構成で、入力信号を高精度に直線補間した出力信号が得
られる直線補間器を提供することにある。
構成で、入力信号を高精度に直線補間した出力信号が得
られる直線補間器を提供することにある。
［課題を解決するための手段］ 上記目的を達成するため本発明は、第１増幅器と、該第
１増幅器からの信号を積分して出力する積分器と、前記
積分器の出力端を前記第１増幅器の入力端にブートスト
ラップするためのコンデンサからなる帰還手段と、前記
第１増幅器の入力端において前記帰還手段にステップ状
に変化する入力信号を周期的に供給するためのスイッチ
手段とを具え、前記積分器より直線補間出力を取り出す
ようにしたことを特徴とする。
１増幅器からの信号を積分して出力する積分器と、前記
積分器の出力端を前記第１増幅器の入力端にブートスト
ラップするためのコンデンサからなる帰還手段と、前記
第１増幅器の入力端において前記帰還手段にステップ状
に変化する入力信号を周期的に供給するためのスイッチ
手段とを具え、前記積分器より直線補間出力を取り出す
ようにしたことを特徴とする。
［作 用］ 本発明によれば、第１増幅器からの信号を積分して出力
する積分器の出力端を帰還手段を通して第１増幅器にブ
ートストラップし、スイッチ手段によって第１増幅器の
入力側において帰還手段にステップ状に変化する入力信
号を一定時間毎に供給することによって、ステップ状に
変化する離散的な波形をもつ入力信号をきわめて高精度
に直線補間する。
する積分器の出力端を帰還手段を通して第１増幅器にブ
ートストラップし、スイッチ手段によって第１増幅器の
入力側において帰還手段にステップ状に変化する入力信
号を一定時間毎に供給することによって、ステップ状に
変化する離散的な波形をもつ入力信号をきわめて高精度
に直線補間する。
［実施例］ 以下、添附図面を参照して本発明の実施例を詳細に説明
する。
する。
第１図は本発明の第１の実施例にかかる直線補間器を示
し、第２図は同直線補間器の各部の入出力信号波形およ
びタイミングを示す。
し、第２図は同直線補間器の各部の入出力信号波形およ
びタイミングを示す。
第１図に示すように、この直線補間器は、低出力インピ
ーダンスの増幅器６と、増幅器６からの信号を入力する
積分器７と、積分器７の出力端と増幅器６の入力端とを
結ぶコンデンサC3と、入力端８と増幅器６の入力端とを
結ぶスイッチSW2とを有する。積分器７は抵抗R2および
コンデンサC4からなり、出力端は出力端９に接続されて
いる。スイッチSW2はサンプリングパルスSP2が入力され
たときのみオンして、入力端８からの入力信号電圧Eiを
増幅器６およびコンデンサC3に印加する。コンデンサC3
およびC4の容量はC3≪C4の関係を有する。
ーダンスの増幅器６と、増幅器６からの信号を入力する
積分器７と、積分器７の出力端と増幅器６の入力端とを
結ぶコンデンサC3と、入力端８と増幅器６の入力端とを
結ぶスイッチSW2とを有する。積分器７は抵抗R2および
コンデンサC4からなり、出力端は出力端９に接続されて
いる。スイッチSW2はサンプリングパルスSP2が入力され
たときのみオンして、入力端８からの入力信号電圧Eiを
増幅器６およびコンデンサC3に印加する。コンデンサC3
およびC4の容量はC3≪C4の関係を有する。
第２図において、 （Ａ）はステップ状に変化する離散的な波形をもつ入力
信号電圧Eiを示し、 （Ｂ）は入力信号が変化する時間間隔“t"と同じ時間間
隔で発生するサンプリングパルスSP2を示し、 （Ｃ）は増幅器６への入力電圧EBiを示し、 （Ｄ）はコンデンサC3の両端電圧Ec、すなわち、抵抗R2
の両端電圧を示し、 （Ｅ）は出力端９の出力信号電圧Eoを示し、 （Ｆ）は入力信号電圧Eiと出力信号電圧Eoとを示す。
信号電圧Eiを示し、 （Ｂ）は入力信号が変化する時間間隔“t"と同じ時間間
隔で発生するサンプリングパルスSP2を示し、 （Ｃ）は増幅器６への入力電圧EBiを示し、 （Ｄ）はコンデンサC3の両端電圧Ec、すなわち、抵抗R2
の両端電圧を示し、 （Ｅ）は出力端９の出力信号電圧Eoを示し、 （Ｆ）は入力信号電圧Eiと出力信号電圧Eoとを示す。
次いで、第２図を参照して第１図示の直線補間器の動作
を説明する。
を説明する。
サンプリング時点toでは、入力信号電圧Ei（Ei＝Eio）
は“0"であり、増幅器６への入力電圧EBiおよび出力信
号電圧Eoも“0"であり、したがってコンデンサC3の両端
電圧も“0"（このときのEcをvoとする）である。
は“0"であり、増幅器６への入力電圧EBiおよび出力信
号電圧Eoも“0"であり、したがってコンデンサC3の両端
電圧も“0"（このときのEcをvoとする）である。
次にサンプリング時点t1では、入力信号電圧EiはEi1と
なり、同時に増幅器６への入力電圧EBiはEi1となり、し
たがって、コンデンサC3の両端電圧ECもEi1となる。こ
の時点t1では出力端９の出力信号電圧EOは“0"である。
したがって、サンプリング時点t1では、コンデンサC3の
両端電圧ECは入力信号電圧Eiと出力信号電圧EOとの差と
なる。コンデンサC3の両端電圧は抵抗R2の両端にも加え
られるから、抵抗R2の両端に発生した電圧に応じてコン
デンサC4に電流が流れはじめ、第２図（Ｅ）に示すよう
に出力端９の出力信号電圧EOが“0"から上昇しはじめ、
この上昇電圧が、コンデンサC3を介して増幅器６への入
力電圧EBiに加えられ、この入力電圧EBiは第２図（Ｃ）
の“b"に示すように直線的に上昇する。すなわち、コン
デンサC3によって、積分器７の出力端から増幅器６の入
力端にブートストラップをかけたことになり、コンデン
サC3は、次のサンプリング時点t2まで一定電圧v1を保持
する。この一定電圧v1は現サンプリング時点の入力信号
電圧と直前のサンプリング時点の入力信号電圧との差Δ
Ei（ΔEi＝Ei1−EiO）に該当する。換言すると、コンデ
ンサC3はサンプリング時点における入力信号電圧と出力
信号電圧との差を次のサンプリング時点まで保持する。
なり、同時に増幅器６への入力電圧EBiはEi1となり、し
たがって、コンデンサC3の両端電圧ECもEi1となる。こ
の時点t1では出力端９の出力信号電圧EOは“0"である。
したがって、サンプリング時点t1では、コンデンサC3の
両端電圧ECは入力信号電圧Eiと出力信号電圧EOとの差と
なる。コンデンサC3の両端電圧は抵抗R2の両端にも加え
られるから、抵抗R2の両端に発生した電圧に応じてコン
デンサC4に電流が流れはじめ、第２図（Ｅ）に示すよう
に出力端９の出力信号電圧EOが“0"から上昇しはじめ、
この上昇電圧が、コンデンサC3を介して増幅器６への入
力電圧EBiに加えられ、この入力電圧EBiは第２図（Ｃ）
の“b"に示すように直線的に上昇する。すなわち、コン
デンサC3によって、積分器７の出力端から増幅器６の入
力端にブートストラップをかけたことになり、コンデン
サC3は、次のサンプリング時点t2まで一定電圧v1を保持
する。この一定電圧v1は現サンプリング時点の入力信号
電圧と直前のサンプリング時点の入力信号電圧との差Δ
Ei（ΔEi＝Ei1−EiO）に該当する。換言すると、コンデ
ンサC3はサンプリング時点における入力信号電圧と出力
信号電圧との差を次のサンプリング時点まで保持する。
次いで、次のサンプリング時点t2では、入力信号電圧Ei
はEi2となり、同時に増幅器６への入力電圧EBiもEi2と
なり、したがってコンデンサC3の両端電圧ECはv2（v2＝
Ei2−Ei1）となる。そして次のサンプリング時点t3ま
で、コンデンサC3の両端電圧ECはv2を保持し、出力電圧
EOは直線的に上昇し、増幅器６への入力電圧EBiも第２
図（Ｃ）の“c"に示すように直線的に上昇する。
はEi2となり、同時に増幅器６への入力電圧EBiもEi2と
なり、したがってコンデンサC3の両端電圧ECはv2（v2＝
Ei2−Ei1）となる。そして次のサンプリング時点t3ま
で、コンデンサC3の両端電圧ECはv2を保持し、出力電圧
EOは直線的に上昇し、増幅器６への入力電圧EBiも第２
図（Ｃ）の“c"に示すように直線的に上昇する。
なお、サンプリングパルスSP2のタイミングは、入力信
号電圧Eiがセトリングしている範囲内のどこでもよい。
したがって、回路設計上、サンプリングパルスSP2と入
力信号との微妙なタイミング合せなどの煩わしさがな
い。また、入力信号電圧Eiの変化点付近のグリッチやオ
ーバーシュートなどの歪の影響を避けることができる。
さらに、各サンプリング時点において、コンデンサC3に
は入力端８と出力端９との間の差電圧をチャージするた
めの電流が流れるが、この電流によって、コンデンサC4
の両端の出力電圧EOが変動しないように、コンデンサC3
とC4の容量はC3≪C4とする。
号電圧Eiがセトリングしている範囲内のどこでもよい。
したがって、回路設計上、サンプリングパルスSP2と入
力信号との微妙なタイミング合せなどの煩わしさがな
い。また、入力信号電圧Eiの変化点付近のグリッチやオ
ーバーシュートなどの歪の影響を避けることができる。
さらに、各サンプリング時点において、コンデンサC3に
は入力端８と出力端９との間の差電圧をチャージするた
めの電流が流れるが、この電流によって、コンデンサC4
の両端の出力電圧EOが変動しないように、コンデンサC3
とC4の容量はC3≪C4とする。
また、積分器７の時定数に関しては、連続する２つのサ
ンプリング時点の間における出力電圧EO、すなわち、コ
ンデンサC4の両端電圧EOの変化分ΔEOが、当該２つのサ
ンプリング時点の直前の時間間隔ｔにおける入力信号電
圧Eiの変化分ΔEiと同じになるように、抵抗R2およびコ
ンデンサC4の値を決定する。
ンプリング時点の間における出力電圧EO、すなわち、コ
ンデンサC4の両端電圧EOの変化分ΔEOが、当該２つのサ
ンプリング時点の直前の時間間隔ｔにおける入力信号電
圧Eiの変化分ΔEiと同じになるように、抵抗R2およびコ
ンデンサC4の値を決定する。
すなわち初期状態でEi＝EOであったとすると、コンデン
サC4に流れる電流ｉはΔEi/R2となるから、コンデンサC
4の値は C4＝ｉ・t/ΔEO ＝ΔEi・t/R2・ΔEO ここでΔEi＝ΔEOとなるようにするのだから、 C4＝t/R2 …（１） となる。
サC4に流れる電流ｉはΔEi/R2となるから、コンデンサC
4の値は C4＝ｉ・t/ΔEO ＝ΔEi・t/R2・ΔEO ここでΔEi＝ΔEOとなるようにするのだから、 C4＝t/R2 …（１） となる。
ここでEO＝Eiの状態から入力信号電圧EiがΔEiだけ変化
し、サンプリングパルスによってスイッチSW2がオンす
ると、まず（Ei＋ΔEi）−EOがサンプルされてコンデン
サC3にΔEiがストアされる。
し、サンプリングパルスによってスイッチSW2がオンす
ると、まず（Ei＋ΔEi）−EOがサンプルされてコンデン
サC3にΔEiがストアされる。
次に、このコンデンサC3の両端に得られたΔEiに応じ
て、低出力インピーダンスの増幅器６はその入力信号を
電流増幅するので、電圧ΔEiは電流増幅の後に積分器７
の抵抗R2の両端に加えられる。
て、低出力インピーダンスの増幅器６はその入力信号を
電流増幅するので、電圧ΔEiは電流増幅の後に積分器７
の抵抗R2の両端に加えられる。
従って、ΔEi/R2なる電流ｉが抵抗R2およびコンデンサC
4に流れ始め、出力信号電圧EOはｉ・t/C4で上昇し始め
る。これと同時にこの出力信号電圧EOの変化はコンデン
サC3を通じて増幅器６に入力されるため、抵抗R2の両端
電圧はΔEiに保たれ、コンデンサC4に流れる電流ｉも一
定に保たれる。
4に流れ始め、出力信号電圧EOはｉ・t/C4で上昇し始め
る。これと同時にこの出力信号電圧EOの変化はコンデン
サC3を通じて増幅器６に入力されるため、抵抗R2の両端
電圧はΔEiに保たれ、コンデンサC4に流れる電流ｉも一
定に保たれる。
このためコンデンサC4の両端電圧、すなわち、出力信号
電圧EOには、入力信号電圧Eiの変化分ΔEiに応じた直線
的な傾きの傾斜電圧が発生する。そこで抵抗R2およびコ
ンデンサC4の値をC4＝t/R2に選んでおけば次のサンプリ
ングが行われる直前にEO＝Ei＋ΔEiとなり、その結果、
出力端９にはステップ状に変化する離散的な波形をもつ
入力信号を直線的に補間した出力信号が得られる。この
様子は第２図（Ｆ）に明らかである。
電圧EOには、入力信号電圧Eiの変化分ΔEiに応じた直線
的な傾きの傾斜電圧が発生する。そこで抵抗R2およびコ
ンデンサC4の値をC4＝t/R2に選んでおけば次のサンプリ
ングが行われる直前にEO＝Ei＋ΔEiとなり、その結果、
出力端９にはステップ状に変化する離散的な波形をもつ
入力信号を直線的に補間した出力信号が得られる。この
様子は第２図（Ｆ）に明らかである。
第３図（Ａ）は本発明の第２の実施例にかかる直線補間
器を示す。第３図（Ａ）に示すように、この直線補間器
においては、第１の増幅器６とは別の第２の増幅器10を
新たに加えたものであって、他の構成は第１の実施例と
同様である。すなわち、第２の増幅器10の入力端を積分
器７の出力端に接続し、同増幅器10の出力端をコンデン
サC3の一端に接続し、コンデンサC3の他端を第１の増幅
器６の入力端に接続する。入力端８と第１の増幅器６の
入力端との間にスイッチSW2を設け、第１の増幅器６の
出力端と出力端９との間に積分器７を設ける。ここで、
第１増幅器６および第２増幅器10の少なくとも一方の利
得を１以上とする。第３図（Ｂ）は第２の実施例にかか
る直線補間器の具体的回路を示し、ここにおいて、第１
の増幅器６は電界効果トランジスタFET1と抵抗R3とから
なり、第２の増幅器10はバイポーラトランジスタTR1と
抵抗R4とからなる。
器を示す。第３図（Ａ）に示すように、この直線補間器
においては、第１の増幅器６とは別の第２の増幅器10を
新たに加えたものであって、他の構成は第１の実施例と
同様である。すなわち、第２の増幅器10の入力端を積分
器７の出力端に接続し、同増幅器10の出力端をコンデン
サC3の一端に接続し、コンデンサC3の他端を第１の増幅
器６の入力端に接続する。入力端８と第１の増幅器６の
入力端との間にスイッチSW2を設け、第１の増幅器６の
出力端と出力端９との間に積分器７を設ける。ここで、
第１増幅器６および第２増幅器10の少なくとも一方の利
得を１以上とする。第３図（Ｂ）は第２の実施例にかか
る直線補間器の具体的回路を示し、ここにおいて、第１
の増幅器６は電界効果トランジスタFET1と抵抗R3とから
なり、第２の増幅器10はバイポーラトランジスタTR1と
抵抗R4とからなる。
以上のような構成によれば、第１の実施例と同様に動作
し、さらにコンデンサC3とコンデンサC4との間の条件
（C3≪C4）をなくすことができる。すなわち、各サンプ
リング時点において、入力端８と出力端９との間の差電
圧をコンデンサC3にチャージするための電流は増幅器10
が与えることになる。したがって、コンデンサC3に流れ
る電流によってコンデンサC4の出力電圧EOが変動しなく
なるので、前記条件（C3≪C4）をなくすことができる。
また、この第２の増幅器10によって、コンデンサC3を通
じて出力端９側にサンプリングパルスが漏れることを防
ぐことができる。
し、さらにコンデンサC3とコンデンサC4との間の条件
（C3≪C4）をなくすことができる。すなわち、各サンプ
リング時点において、入力端８と出力端９との間の差電
圧をコンデンサC3にチャージするための電流は増幅器10
が与えることになる。したがって、コンデンサC3に流れ
る電流によってコンデンサC4の出力電圧EOが変動しなく
なるので、前記条件（C3≪C4）をなくすことができる。
また、この第２の増幅器10によって、コンデンサC3を通
じて出力端９側にサンプリングパルスが漏れることを防
ぐことができる。
第４図は本発明の第３の実施例にかかる直線補間器を示
し、第５図は同直線補間器の各部の入出力信号波形およ
びタイミングを示す。
し、第５図は同直線補間器の各部の入出力信号波形およ
びタイミングを示す。
第４図に示すように、この直線補間器においては、基本
的な動作は第２の実施例と同様であるが、２つのコンデ
ンサをブートストラップのために交互に用いる点が第２
の実施例と異なる。すなわち、２つのコンデンサC3およ
びC5の一端を第２の増幅器10の出力端に共通に接続し、
同他端の各々は２つのスイッチSW3およびSW4を通して入
力端８および第１の増幅器６の入力端に交互に接続す
る。他の構成は第２の実施例と同様であって、第１の増
幅器６の出力端と出力端９との間に積分器７を設け、積
分器７の出力端に第２の増幅器10の入力端を接続する。
２つのスイッチSW3およびSW4は、前記２つのコンデンサ
C3およびC5の他端のうち、一方を入力端８に接続したと
きは他方を第１の増幅器６の入力端に接続し、または一
方を第１の増幅器６の入力端に接続したときは他方を入
力端８に接続するように、サンプリングクロックSCに基
づいて動作する。
的な動作は第２の実施例と同様であるが、２つのコンデ
ンサをブートストラップのために交互に用いる点が第２
の実施例と異なる。すなわち、２つのコンデンサC3およ
びC5の一端を第２の増幅器10の出力端に共通に接続し、
同他端の各々は２つのスイッチSW3およびSW4を通して入
力端８および第１の増幅器６の入力端に交互に接続す
る。他の構成は第２の実施例と同様であって、第１の増
幅器６の出力端と出力端９との間に積分器７を設け、積
分器７の出力端に第２の増幅器10の入力端を接続する。
２つのスイッチSW3およびSW4は、前記２つのコンデンサ
C3およびC5の他端のうち、一方を入力端８に接続したと
きは他方を第１の増幅器６の入力端に接続し、または一
方を第１の増幅器６の入力端に接続したときは他方を入
力端８に接続するように、サンプリングクロックSCに基
づいて動作する。
このような構成の直線補間器は、基本的に第２の実施例
と同様に動作し、各部における信号波形およびタイミン
グは第５図に示す通りである。すなわち、第５図
（Ａ），（Ｂ）に示すように、サンプリングクロックSC
は、入力信号が変化する時間間隔“t"と同じタイミング
で変化し、サンプリングクロックSCの変化点が入力信号
の連続した２つの変化点の中間に位置するように入力信
号に対してサンプリングクロックSCのタイミングを合わ
せる。そして、タイミングt5とt6間においては、第５図
（Ｂ）のように入力信号電圧EiはEi5＝０からEi6に立上
り、第５図（Ｃ）のようにコンデンサC5がスイッチSW3
を通して入力信号電圧Eiをトラッキングして、同電圧Ei
6をチャージし、コンデンサC3の他端がスイッチSW4を通
して第１の増幅器６に接続される。このt5とt6間におい
ては、第５図（Ｄ）のようにコンデンサC3の両端電圧E
C3は“0"、同図（Ｆ）のように積分器７の出力端の出力
信号電圧EOは“0"である。ついでタイミングt6とt7間に
おいては、コンデンサC5の他端がスイッチSW4を通して
第１の増幅器６の入力端に接続され、コンデンサC5の両
端電圧EC5が保持された状態で、第５図（Ｆ）のように
積分器７の出力端の出力信号電圧EOが直線的に上昇し、
この上昇にともなって同図（Ｅ）のようにコンデンサC5
および第２の増幅器10を通して積分器７の出力端から第
１の増幅器６の入力端にブートストラップされた入力電
圧EBも直線的に上昇する。一方、このタイミングt6とt7
間においては、コンデンサC3はスイッチSW3を通して第
５図（Ｄ）のように入力信号電圧Eiをトラッキングして
同電圧Ei6およびEi7をチャージする。なお、同図（Ｄ）
の“f",“g"のようにコンデンサC3の両端電圧EC3が電圧
Ei6およびEi7のタイミングに合わせて直線的に下降して
いるのは第２の増幅器10を通して積分器７の出力端の電
圧上昇分が信号電圧Ei6およびEi7から差し引かれるから
である。
と同様に動作し、各部における信号波形およびタイミン
グは第５図に示す通りである。すなわち、第５図
（Ａ），（Ｂ）に示すように、サンプリングクロックSC
は、入力信号が変化する時間間隔“t"と同じタイミング
で変化し、サンプリングクロックSCの変化点が入力信号
の連続した２つの変化点の中間に位置するように入力信
号に対してサンプリングクロックSCのタイミングを合わ
せる。そして、タイミングt5とt6間においては、第５図
（Ｂ）のように入力信号電圧EiはEi5＝０からEi6に立上
り、第５図（Ｃ）のようにコンデンサC5がスイッチSW3
を通して入力信号電圧Eiをトラッキングして、同電圧Ei
6をチャージし、コンデンサC3の他端がスイッチSW4を通
して第１の増幅器６に接続される。このt5とt6間におい
ては、第５図（Ｄ）のようにコンデンサC3の両端電圧E
C3は“0"、同図（Ｆ）のように積分器７の出力端の出力
信号電圧EOは“0"である。ついでタイミングt6とt7間に
おいては、コンデンサC5の他端がスイッチSW4を通して
第１の増幅器６の入力端に接続され、コンデンサC5の両
端電圧EC5が保持された状態で、第５図（Ｆ）のように
積分器７の出力端の出力信号電圧EOが直線的に上昇し、
この上昇にともなって同図（Ｅ）のようにコンデンサC5
および第２の増幅器10を通して積分器７の出力端から第
１の増幅器６の入力端にブートストラップされた入力電
圧EBも直線的に上昇する。一方、このタイミングt6とt7
間においては、コンデンサC3はスイッチSW3を通して第
５図（Ｄ）のように入力信号電圧Eiをトラッキングして
同電圧Ei6およびEi7をチャージする。なお、同図（Ｄ）
の“f",“g"のようにコンデンサC3の両端電圧EC3が電圧
Ei6およびEi7のタイミングに合わせて直線的に下降して
いるのは第２の増幅器10を通して積分器７の出力端の電
圧上昇分が信号電圧Ei6およびEi7から差し引かれるから
である。
ついでタイミングt7とt8間においては、コンデンサC3の
他端がスイッチSW4を通して第１の増幅器６の入力端に
接続され、第５図（Ｆ）のように出力信号電圧EOがt7の
時点の電圧からスタートして直線的に上昇し、一方、コ
ンデンサC5はスイッチSW3を通して入力信号電圧Eiをト
ラッキングする。
他端がスイッチSW4を通して第１の増幅器６の入力端に
接続され、第５図（Ｆ）のように出力信号電圧EOがt7の
時点の電圧からスタートして直線的に上昇し、一方、コ
ンデンサC5はスイッチSW3を通して入力信号電圧Eiをト
ラッキングする。
以上のように一方のコンデンサが第１の増幅器６の入力
端に接続されているときには、このコンデンサの両端電
圧は直前のタイミングの入力信号Eiに相当した値を保持
し、一方、他方のコンデンサは入力信号電圧Eiをトラッ
キングする。したがって、出力端９には、入力信号電圧
Eiを直線的に補間した出力信号電圧EOが連続的に得られ
る。
端に接続されているときには、このコンデンサの両端電
圧は直前のタイミングの入力信号Eiに相当した値を保持
し、一方、他方のコンデンサは入力信号電圧Eiをトラッ
キングする。したがって、出力端９には、入力信号電圧
Eiを直線的に補間した出力信号電圧EOが連続的に得られ
る。
また、入力信号電圧Eiをトラッキングする時間を十分長
くとれるので、確実性が増し、スイッチSW3およびSW4を
高速でスイッチングすることができる。さらにスイッチ
SW3およびSW4を細い幅のパルス信号で制御せずにすむの
で、サンプリングクロックSCを発生させる回路は簡単に
なる。
くとれるので、確実性が増し、スイッチSW3およびSW4を
高速でスイッチングすることができる。さらにスイッチ
SW3およびSW4を細い幅のパルス信号で制御せずにすむの
で、サンプリングクロックSCを発生させる回路は簡単に
なる。
第６図は本発明の第４の実施例にかかる直線補間器を示
す。この直線補間器においては、積分器の時定数を２種
以上の周期のサンプリングパルスに対応できるように変
更可能にした。積分器以外の構成は第２の実施例と同様
である。
す。この直線補間器においては、積分器の時定数を２種
以上の周期のサンプリングパルスに対応できるように変
更可能にした。積分器以外の構成は第２の実施例と同様
である。
第６図に示すように、積分器71は、抵抗R2と、複数個の
コンデンサC6,C7,…,Cnと、複数個のコンデンサC6,C7,
…,Cnの各々を接地するためのスイッチとしての複数個
のトランジスタTR1,TR2,…TRnとを有する。各トランジ
スタ（TR1,TR2,…,TRn）のうち時定数選択信号が入力さ
れたトランジスタのみがオンし、当該オンしたトランジ
スタに接続したコンデンサのみが接地して、抵抗R2と共
に構成される所定の時定数が得られる。
コンデンサC6,C7,…,Cnと、複数個のコンデンサC6,C7,
…,Cnの各々を接地するためのスイッチとしての複数個
のトランジスタTR1,TR2,…TRnとを有する。各トランジ
スタ（TR1,TR2,…,TRn）のうち時定数選択信号が入力さ
れたトランジスタのみがオンし、当該オンしたトランジ
スタに接続したコンデンサのみが接地して、抵抗R2と共
に構成される所定の時定数が得られる。
したがって、上述の（１）式の通り、積分器のコンデン
サの容量を変更することによって、サンプリングパルス
の周期の変化に対応することができる。なお、この実施
例においては、積分器71の全てのトランジスタTR1〜TRn
をオフし、全てのコンデンサC6〜Cnを接地から切り離
し、スイッチSW2を閉じたままにすれば、入力端８に入
力した信号はそのまま出力端９に得られるので、ステッ
プ状に変化する信号も出力端９からそのまま出力するこ
とができる。したがって、このような直線補間器をデジ
タルオシロスコープの表示回路などに適用することによ
って、単一の回路でドット表示と直線補間表示とを行え
る。
サの容量を変更することによって、サンプリングパルス
の周期の変化に対応することができる。なお、この実施
例においては、積分器71の全てのトランジスタTR1〜TRn
をオフし、全てのコンデンサC6〜Cnを接地から切り離
し、スイッチSW2を閉じたままにすれば、入力端８に入
力した信号はそのまま出力端９に得られるので、ステッ
プ状に変化する信号も出力端９からそのまま出力するこ
とができる。したがって、このような直線補間器をデジ
タルオシロスコープの表示回路などに適用することによ
って、単一の回路でドット表示と直線補間表示とを行え
る。
［発明の効果］ 以上説明したように本発明によれば、次の効果が得られ
る。
る。
１）ステップ状に変化する離散的な波形をもつ入力信号
を高精度に直線補間することができる、 ２）入力信号が持っているグリッチやオーバーシュート
などの波形歪による影響を受けずに入力信号を直線補間
することができる、 ３）サンプリングパルスのタイミングを入力信号に厳密
に対応させなくてすみ、そのため回路設計が楽である、 ４）基本的に差動増幅器やミラー積分器などのような複
雑な回路を必要としない、 ５）積分器における時定数決定用のコンデンサの片側を
接地できるので、時定数を容易に変更でき、サンプリン
グパルスの周期の変更に容易に対応できる。
を高精度に直線補間することができる、 ２）入力信号が持っているグリッチやオーバーシュート
などの波形歪による影響を受けずに入力信号を直線補間
することができる、 ３）サンプリングパルスのタイミングを入力信号に厳密
に対応させなくてすみ、そのため回路設計が楽である、 ４）基本的に差動増幅器やミラー積分器などのような複
雑な回路を必要としない、 ５）積分器における時定数決定用のコンデンサの片側を
接地できるので、時定数を容易に変更でき、サンプリン
グパルスの周期の変更に容易に対応できる。
第１図は本発明の第１の実施例にかかる直線補間器の回
路図、 第２図は同実施例の各部の入出力信号波形およびタイミ
ングを示す図、 第３図（Ａ），（Ｂ）は本発明の第２の実施例にかかる
直線補間器の回路図、 第４図は本発明の第３の実施例にかかる直線補間器の回
路図、 第５図は同実施例の各部の入出力信号波形およびタイミ
ングを示す図、 第６図は本発明の第４の実施例にかかる直線補間器の回
路図、 第７図は従来の直線補間器の回路図、 第８図は同直線補間器の各部の入出力信号波形およびタ
イミングを示す図である。 ６……増幅器、 ７……積分器、 ８……入力端、 ９……出力端、 C3……コンデンサ。
路図、 第２図は同実施例の各部の入出力信号波形およびタイミ
ングを示す図、 第３図（Ａ），（Ｂ）は本発明の第２の実施例にかかる
直線補間器の回路図、 第４図は本発明の第３の実施例にかかる直線補間器の回
路図、 第５図は同実施例の各部の入出力信号波形およびタイミ
ングを示す図、 第６図は本発明の第４の実施例にかかる直線補間器の回
路図、 第７図は従来の直線補間器の回路図、 第８図は同直線補間器の各部の入出力信号波形およびタ
イミングを示す図である。 ６……増幅器、 ７……積分器、 ８……入力端、 ９……出力端、 C3……コンデンサ。
Claims (5)
- 【請求項１】第１増幅器と、 該第１増幅器からの信号を積分して出力する積分器と、 前記積分器の出力端を前記第１増幅器の入力端にブート
ストラップするためのコンデンサからなる帰還手段と、 前記第１増幅器の入力端において前記帰還手段にステッ
プ状に変化する入力信号を周期的に供給するためのスイ
ッチ手段とを具え、 前記積分器より直線補間出力を取り出すようにしたこと
を特徴とする直線補間器。 - 【請求項２】前記帰還手段は前記コンデンサおよび第２
増幅器の直列回路からなり、該第２増幅器は前記積分器
の出力端に接続されていることを特徴とする請求項１に
記載の直線補間器。 - 【請求項３】前記第１増幅器および前記第２増幅器の少
なくとも一方に１以上の利得をもたせたことを特徴とす
る請求項２に記載の直線補間器。 - 【請求項４】前記帰還手段は２つのコンデンサを有し、
当該２つのコンデンサに対し、前記スイッチ手段は、前
記２つのコンデンサの一方が入力信号をトラッキング
し、他方が前記第１増幅器の入力端に接続する動作を周
期的に交互にくり返すことを特徴とする請求項１に記載
の直線補間器。 - 【請求項５】前記積分器は、抵抗と、該抵抗に共通に接
続された複数のコンデンサと、該複数のコンデンサのう
ちのひとつを選択して前記抵抗と当該選択されたコンデ
ンサとにより時定数回路を選択的に構成するようにした
ことを特徴とする請求項１に記載の直線補間器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213692A JPH0736523B2 (ja) | 1990-08-14 | 1990-08-14 | 直線補間器 |
| US07/743,789 US5132552A (en) | 1990-08-14 | 1991-08-12 | Linear interpolator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2213692A JPH0736523B2 (ja) | 1990-08-14 | 1990-08-14 | 直線補間器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496517A JPH0496517A (ja) | 1992-03-27 |
| JPH0736523B2 true JPH0736523B2 (ja) | 1995-04-19 |
Family
ID=16643409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2213692A Expired - Lifetime JPH0736523B2 (ja) | 1990-08-14 | 1990-08-14 | 直線補間器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5132552A (ja) |
| JP (1) | JPH0736523B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0620442B1 (en) * | 1993-04-08 | 2001-07-25 | Lecroy S.A. | Charge sampling circuit |
| US20070061390A1 (en) * | 2005-09-09 | 2007-03-15 | Leo Bredehoft | Interpolator using splines generated from an integrator stack seeded at input sample points |
| US9134743B2 (en) | 2012-04-30 | 2015-09-15 | Infineon Technologies Austria Ag | Low-dropout voltage regulator |
| EP2963811B1 (en) * | 2014-06-30 | 2018-11-14 | Nxp B.V. | Driver for switched capacitor circuits |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53148372A (en) * | 1977-05-31 | 1978-12-23 | Ricoh Co Ltd | Integrating circuit |
| US4365204A (en) * | 1980-09-08 | 1982-12-21 | American Microsystems, Inc. | Offset compensation for switched capacitor integrators |
| US4524326A (en) * | 1982-07-22 | 1985-06-18 | Amca International Corp. | Digitally-driven sine/cosine generator and modulator |
| US4584559A (en) * | 1984-06-13 | 1986-04-22 | Tektronix, Inc. | Dual rank sample and hold circuit and method |
| US4894620A (en) * | 1988-04-11 | 1990-01-16 | At&T Bell Laboratories | Switched-capacitor circuit with large time constant |
-
1990
- 1990-08-14 JP JP2213692A patent/JPH0736523B2/ja not_active Expired - Lifetime
-
1991
- 1991-08-12 US US07/743,789 patent/US5132552A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5132552A (en) | 1992-07-21 |
| JPH0496517A (ja) | 1992-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362765B2 (en) | D/A converter | |
| US4736189A (en) | Method and apparatus for calibrating an analog-to-digital conversion apparatus | |
| JPH0150031B2 (ja) | ||
| NL8202288A (nl) | Analoog/digitaalomzetter met zelf-voorspanningsketen. | |
| JPH0736523B2 (ja) | 直線補間器 | |
| US6326838B1 (en) | Time sharing analog filters control method and magnetic disk system | |
| EP0156305B1 (en) | Digital/analogue converter | |
| US6717538B2 (en) | DA converter and data reproducing apparatus | |
| WO2021152687A1 (ja) | トラック・アンド・ホールド回路 | |
| JPS59154808A (ja) | 増幅回路およびこれを用いた半導体集積回路装置 | |
| EP0460775B1 (en) | A circuit for providing a pulsed output signal from three binary input signals | |
| US6784654B2 (en) | Signal reproduction block | |
| JP2833070B2 (ja) | トラック／ホールド回路 | |
| US6087876A (en) | Time delay generator and method | |
| JPH05275995A (ja) | 帰還形パルス幅変調回路 | |
| JP2007010347A (ja) | タイムインターバル測定装置、タイムインターバル測定方法 | |
| JP2638821B2 (ja) | 積分型ａ−ｄ及びｄ−ａ変換器 | |
| JP3244929B2 (ja) | サンプリング装置 | |
| JPH0311039B2 (ja) | ||
| JPS619878A (ja) | 磁気ヘツドのオフトラツク量検出方法 | |
| JPH0129443B2 (ja) | ||
| JPS63217829A (ja) | スイツチトキヤパシタ回路 | |
| JPS5952849B2 (ja) | タイミング回路 | |
| JPS58182917A (ja) | Ｄ／ａ変換器 | |
| JPH0434800A (ja) | 波形サンプリング回路 |