JPH0497530A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0497530A JPH0497530A JP2215358A JP21535890A JPH0497530A JP H0497530 A JPH0497530 A JP H0497530A JP 2215358 A JP2215358 A JP 2215358A JP 21535890 A JP21535890 A JP 21535890A JP H0497530 A JPH0497530 A JP H0497530A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- contact hole
- semiconductor substrate
- melted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路装置の製造方法に関するもので
あａ 従来の技術 半導体基板上の金属配線材料としてＡｌ膜が使われてお
り、近鍛 そのＡｌ膜を形成する限 スパッタ蒸着が用
いられることが主流となっていも第４図はこの従来のス
パッタ蒸着法により製造した半導体装置の断面図であ＆
Ｓｉ基板１に拡散層２を形成した黴 Ｓｉ基板１上にＳ
１０を膜３を形成し それを例えばレジストをマスクに
してドライエツチングすることによりコンタクトホール
４を形成した丸 スパッタ蒸着でＡｌ膜６を形成すも
このように構成された従来の方法においては 図の段差
部でのＡ１のステップカバレッジの小さいことが大きな
問題になっていも スバ・ツタ蒸着の中で＆ Ａｌ−
８ｊ−Ｃｕ、Ａｌ−８ｉ等のＡｊ合金ＩＬ ＭＯ，Ｗ
、 Ｔａ等の高融点金属膜およびＭ ｏ Ｓ ｉ ＊
、ＷＳｉｇ等のシリサイド膜の形成に（よ 上記問題点
を少しでも軽減するがために次に述べる高速スパッタ法
が用いられも これ（瓜 スパッタされた原子または分
子が高いエネルギーを持っているた樵 基板をあたため
なくても付着強度の強い金属膜を形成できること、また
１０−”Ｔｏｒｒから１０−”Ｔｏ ｒ ｒ程度の低真
空中で膜を形成するため蒸着金属の”まわり込み′”が
よくなり、ウェハ段差部のステップカバレッジの良いこ
と、またスパッタ効率も通常スパッタ法に比べて高いこ
とが特徴であム 発明が解決しようとする課題 しかしなか収 今也 より一層コンタクトホールの微細
化が進収 アスペクト比が大きくなるに伴（（高速スパ
ッタ法のような従来の製造方法においてもコンタクトホ
ール部分におけるＡ１のステップカバレッジが悪くなり
、より微細な構造を有するデバイスを作成する時にＡｌ
の断線等が大きな問題となム 本発明はかかる点に鑑へ 半導体基板上に溶融したＡｌ
を塗布することによりＡ１配線の断線のない製造方法を
提供することを目的とすム課題を解決するための手段 本発明ζよ 上記課題を解決するためＪＱ 半導体の
一主表面上に絶縁膜を形成した微 前記絶縁膜を選択的
に除去してコンタクトホールを形成し前記半導体表面に
溶融したＡｌを塗布Ｌ Ａｌをコンタクトホール部に
充填するものであム作用 本発明の作用番よ 以下の通りであム 溶融したＡｌが直接にコンタクトホールに流れ込むため
に アスペクト比の大きいコンタクトホール部において
ｋ Ａｌのステップカバレッジが良くなり、Ａｌの断
線を防ぐことができも実施例 以下、本発明の実施例について第１図〜第４図を参照し
ながら説明すも （実施例１） 第１図Ａ−Ｃは本発明の第１の実施例を示す製造工程断
面図であム 第１図Ａにおいて、まずＳｉ基板１に拡散層２を形成し
た喪 Ｓｉ基板１上にＳ ＋ ０ ＊ ＩＩ！ ３を形
成すも 次ζミ 例えばレジストをマスクにして５ＩＯ
ａ膜３をドライエツチングしてコンタクトホール４を形
成すも そして、第１図Ｂのように Ｓｉ基板１を５０
０℃以下の適温に加熱させたまま、 ７００℃程度に溶
融したＡ１５をノズル１１より回転したＳｉ基板ｌ上に
滴下することにより、８１基板１表面に溶融したＡｌｌ
！：６を塗布すム このＫ ＡｌＨ３に凹凸が生じて
もエツチングにより平坦にすることができも 第１図Ｃ
は以上の工程によるコンタクトホール部分での断面図で
、特に段差部でのＡ１のカバレッジが従来の第４図の例
の場合と比べて大幅に改善さｈ Ａｌの断線を防ぐこ
とができ、デバイスの信頼性の向上にっなが（実施例２
） 第２図Ａ−Ｃは本発明の第２の実施例を示す製造工程断
面図であム 第２図Ａにおいて、まず８１基板１に拡散層２を形成し
たａ Ｓｉ基板ｌ上にＳ ＋ Ｏ＊膜３を形成しそして
例えばレジストをマスクにして５１０１膜３をドライエ
ツチングしてコンタクトホール４を形成すも 次に Ｓ
ｉ基板１表面にＡ１より高い融点を有する所望の厚さの
金属膜７を表面全体に形成すも その後例えｔ′Ｌ Ｓ
ｉ基板１を５００℃以下の適温に加熱させたまま、 ７
００℃程度に溶融したＡｌ５をノズル１１より回転した
Ｓｉ基板１上に滴下することにより、Ｓｉ基板１表面に
Ａ１膜６を塗布すム この時、Ａｌ膜６に凹凸が生じて
もエツチングにより平坦にすることができ４次番ミ
例えばレジストをマスクにしてＡｌＩＯ２ドライエツチ
ングして配線パターンを形成すもこの実施例によれ・ば
金属−金属同士の親和性のためＧＱ、Ｓｉ基板１とＡ
ｌＩＯ２付着より、高融点金属膜７とＡｌ膜６の方が付
着しやすくなり、第２図Ｂのようにコンタクトホール部
でのＡｌのカバレッジが上記第１の実施例よりさらに良
くなり、Ａ１の断線が大幅に改善されも な耘 第２図Ｃのよう置 上記の工程の中で、高融点金
属膜７を形成する前に予め所望の厚さのシリサイドＭ８
を形成してもよ賎 熱処理に伴う高融点金属膜７とＳｉ
基板１との直接の反応がこのシリサイド膜８により抑制
され コンタクト抵抗値は低くなム また この時のシ
リサイド膜８と高融点金属膜７の形成には高速スパッタ
法のような蒸着法を用いてもよｕ％ （実施例３） 第３図Ｃ−Ｃは本発明の第３の実施例を示す製造工程断
面図であム 第３図Ａにおいて、まずＳｉ基板ｌに拡散層２を形成し
た抵 Ｓｌ基板１上に５１０２膜３を形成し例えばレジ
ストをマスクにして５１０２膜３をドライエツチングし
てコンタクトホール４を形成する。
あａ 従来の技術 半導体基板上の金属配線材料としてＡｌ膜が使われてお
り、近鍛 そのＡｌ膜を形成する限 スパッタ蒸着が用
いられることが主流となっていも第４図はこの従来のス
パッタ蒸着法により製造した半導体装置の断面図であ＆
Ｓｉ基板１に拡散層２を形成した黴 Ｓｉ基板１上にＳ
１０を膜３を形成し それを例えばレジストをマスクに
してドライエツチングすることによりコンタクトホール
４を形成した丸 スパッタ蒸着でＡｌ膜６を形成すも
このように構成された従来の方法においては 図の段差
部でのＡ１のステップカバレッジの小さいことが大きな
問題になっていも スバ・ツタ蒸着の中で＆ Ａｌ−
８ｊ−Ｃｕ、Ａｌ−８ｉ等のＡｊ合金ＩＬ ＭＯ，Ｗ
、 Ｔａ等の高融点金属膜およびＭ ｏ Ｓ ｉ ＊
、ＷＳｉｇ等のシリサイド膜の形成に（よ 上記問題点
を少しでも軽減するがために次に述べる高速スパッタ法
が用いられも これ（瓜 スパッタされた原子または分
子が高いエネルギーを持っているた樵 基板をあたため
なくても付着強度の強い金属膜を形成できること、また
１０−”Ｔｏｒｒから１０−”Ｔｏ ｒ ｒ程度の低真
空中で膜を形成するため蒸着金属の”まわり込み′”が
よくなり、ウェハ段差部のステップカバレッジの良いこ
と、またスパッタ効率も通常スパッタ法に比べて高いこ
とが特徴であム 発明が解決しようとする課題 しかしなか収 今也 より一層コンタクトホールの微細
化が進収 アスペクト比が大きくなるに伴（（高速スパ
ッタ法のような従来の製造方法においてもコンタクトホ
ール部分におけるＡ１のステップカバレッジが悪くなり
、より微細な構造を有するデバイスを作成する時にＡｌ
の断線等が大きな問題となム 本発明はかかる点に鑑へ 半導体基板上に溶融したＡｌ
を塗布することによりＡ１配線の断線のない製造方法を
提供することを目的とすム課題を解決するための手段 本発明ζよ 上記課題を解決するためＪＱ 半導体の
一主表面上に絶縁膜を形成した微 前記絶縁膜を選択的
に除去してコンタクトホールを形成し前記半導体表面に
溶融したＡｌを塗布Ｌ Ａｌをコンタクトホール部に
充填するものであム作用 本発明の作用番よ 以下の通りであム 溶融したＡｌが直接にコンタクトホールに流れ込むため
に アスペクト比の大きいコンタクトホール部において
ｋ Ａｌのステップカバレッジが良くなり、Ａｌの断
線を防ぐことができも実施例 以下、本発明の実施例について第１図〜第４図を参照し
ながら説明すも （実施例１） 第１図Ａ−Ｃは本発明の第１の実施例を示す製造工程断
面図であム 第１図Ａにおいて、まずＳｉ基板１に拡散層２を形成し
た喪 Ｓｉ基板１上にＳ ＋ ０ ＊ ＩＩ！ ３を形
成すも 次ζミ 例えばレジストをマスクにして５ＩＯ
ａ膜３をドライエツチングしてコンタクトホール４を形
成すも そして、第１図Ｂのように Ｓｉ基板１を５０
０℃以下の適温に加熱させたまま、 ７００℃程度に溶
融したＡ１５をノズル１１より回転したＳｉ基板ｌ上に
滴下することにより、８１基板１表面に溶融したＡｌｌ
！：６を塗布すム このＫ ＡｌＨ３に凹凸が生じて
もエツチングにより平坦にすることができも 第１図Ｃ
は以上の工程によるコンタクトホール部分での断面図で
、特に段差部でのＡ１のカバレッジが従来の第４図の例
の場合と比べて大幅に改善さｈ Ａｌの断線を防ぐこ
とができ、デバイスの信頼性の向上にっなが（実施例２
） 第２図Ａ−Ｃは本発明の第２の実施例を示す製造工程断
面図であム 第２図Ａにおいて、まず８１基板１に拡散層２を形成し
たａ Ｓｉ基板ｌ上にＳ ＋ Ｏ＊膜３を形成しそして
例えばレジストをマスクにして５１０１膜３をドライエ
ツチングしてコンタクトホール４を形成すも 次に Ｓ
ｉ基板１表面にＡ１より高い融点を有する所望の厚さの
金属膜７を表面全体に形成すも その後例えｔ′Ｌ Ｓ
ｉ基板１を５００℃以下の適温に加熱させたまま、 ７
００℃程度に溶融したＡｌ５をノズル１１より回転した
Ｓｉ基板１上に滴下することにより、Ｓｉ基板１表面に
Ａ１膜６を塗布すム この時、Ａｌ膜６に凹凸が生じて
もエツチングにより平坦にすることができ４次番ミ
例えばレジストをマスクにしてＡｌＩＯ２ドライエツチ
ングして配線パターンを形成すもこの実施例によれ・ば
金属−金属同士の親和性のためＧＱ、Ｓｉ基板１とＡ
ｌＩＯ２付着より、高融点金属膜７とＡｌ膜６の方が付
着しやすくなり、第２図Ｂのようにコンタクトホール部
でのＡｌのカバレッジが上記第１の実施例よりさらに良
くなり、Ａ１の断線が大幅に改善されも な耘 第２図Ｃのよう置 上記の工程の中で、高融点金
属膜７を形成する前に予め所望の厚さのシリサイドＭ８
を形成してもよ賎 熱処理に伴う高融点金属膜７とＳｉ
基板１との直接の反応がこのシリサイド膜８により抑制
され コンタクト抵抗値は低くなム また この時のシ
リサイド膜８と高融点金属膜７の形成には高速スパッタ
法のような蒸着法を用いてもよｕ％ （実施例３） 第３図Ｃ−Ｃは本発明の第３の実施例を示す製造工程断
面図であム 第３図Ａにおいて、まずＳｉ基板ｌに拡散層２を形成し
た抵 Ｓｌ基板１上に５１０２膜３を形成し例えばレジ
ストをマスクにして５１０２膜３をドライエツチングし
てコンタクトホール４を形成する。
さらにその上に下層配線膜としてＡ１よりも高い融点を
有する金属膜７を形成すも 高融点金属膜７の形成には
スパッタ蒸着法を用いてもよ１％、 次善′、第３図
Ｂのよう番ミ 高融点金属７を下層配線膜とし この
上に層間絶縁膜９を約８００ ｎｍ形成し これを例え
ばレジストをマスクにしてドライエツチングすることに
よりコンタクトホールを形成し 下層配線膜を露出させ
も 次へ 再びＡｌよりも高い融点を有する金属膜７を
層間絶縁膜９上に形成し これを例えばレジストをマス
クにしてドライエツチングすることにより配線パターン
を形成すム その＆Ｓｉ基板１を５００℃以下の適温に
加熱させたまま、 ７００℃程度に溶融したＡ１５をノ
ズル１１より回転したＳｉ基板１上に滴下する方法を用
いて、上層配線膜となる溶融したＡｌ膜６を塗布するこ
とにより、層間絶縁膜９のコンタクトホール部にＡｌを
充填させも第３図Ｃ＋−層間絶縁膜９のコンタクトホー
ル部において、上層配線膜としてのＡｌ膜６が選択的に
除去されている断面図を示す。以上のようにこの実施例
によれば アスペクト比の高いコンタクトホールでＬ
カバレッジの良い多層配線の連結部を形成することが出
来 デバイスの信頼性の向上につながも 発明の効果 以上の実施例から明らかなように本発明によれば 溶融
したＡ１を直接にコンタクトホールに充填させるたべ
今後のコンタクトホールの微細化に伴１．Ｘ、高速スパ
ッタ法のような従来の膜形成法に比べてコンタクトホー
ル部分での Ａｌのステップカバレッジが良くなり、Ａ
ｌの断線を防ぐことができ、コンタクト抵抗値も低減さ
れ デバイスの信頼性向上につながム
有する金属膜７を形成すも 高融点金属膜７の形成には
スパッタ蒸着法を用いてもよ１％、 次善′、第３図
Ｂのよう番ミ 高融点金属７を下層配線膜とし この
上に層間絶縁膜９を約８００ ｎｍ形成し これを例え
ばレジストをマスクにしてドライエツチングすることに
よりコンタクトホールを形成し 下層配線膜を露出させ
も 次へ 再びＡｌよりも高い融点を有する金属膜７を
層間絶縁膜９上に形成し これを例えばレジストをマス
クにしてドライエツチングすることにより配線パターン
を形成すム その＆Ｓｉ基板１を５００℃以下の適温に
加熱させたまま、 ７００℃程度に溶融したＡ１５をノ
ズル１１より回転したＳｉ基板１上に滴下する方法を用
いて、上層配線膜となる溶融したＡｌ膜６を塗布するこ
とにより、層間絶縁膜９のコンタクトホール部にＡｌを
充填させも第３図Ｃ＋−層間絶縁膜９のコンタクトホー
ル部において、上層配線膜としてのＡｌ膜６が選択的に
除去されている断面図を示す。以上のようにこの実施例
によれば アスペクト比の高いコンタクトホールでＬ
カバレッジの良い多層配線の連結部を形成することが出
来 デバイスの信頼性の向上につながも 発明の効果 以上の実施例から明らかなように本発明によれば 溶融
したＡ１を直接にコンタクトホールに充填させるたべ
今後のコンタクトホールの微細化に伴１．Ｘ、高速スパ
ッタ法のような従来の膜形成法に比べてコンタクトホー
ル部分での Ａｌのステップカバレッジが良くなり、Ａ
ｌの断線を防ぐことができ、コンタクト抵抗値も低減さ
れ デバイスの信頼性向上につながム
第１医 第２＠ 第３図はそれぞれ本発明の第１、２、
３の実施例を示す半導体装置の製造工程断面図 第４図
は従来の実施例を示す半導体装置の半畳断面図であム ト・・８１基板、 ２・・・拡散＃ ３・・・Ｓ＋０２
罠 ４・・・コンタクトホールＬ／、５・・・溶融した
Ａｌ、 ６・・・Ａｌ罠 ７・・・高融点金属膜 ８・
・・シリサイドＷＬ ９・・・層間絶縁［１０・・・加
熱装ｒＬ １１・・・ノズノ―代理人の氏名 弁理士
粟野重孝 はか１名第 第 図 図 第 第 図 図
３の実施例を示す半導体装置の製造工程断面図 第４図
は従来の実施例を示す半導体装置の半畳断面図であム ト・・８１基板、 ２・・・拡散＃ ３・・・Ｓ＋０２
罠 ４・・・コンタクトホールＬ／、５・・・溶融した
Ａｌ、 ６・・・Ａｌ罠 ７・・・高融点金属膜 ８・
・・シリサイドＷＬ ９・・・層間絶縁［１０・・・加
熱装ｒＬ １１・・・ノズノ―代理人の氏名 弁理士
粟野重孝 はか１名第 第 図 図 第 第 図 図
Claims (3)
- （１）半導体基板の一主表面上に絶縁膜を形成した後、
前記絶縁膜を選択的に除去しコンタクトホールを形成す
る工程と、前記半導体基板表面に溶融したＡｌを塗布す
る工程からなり、Ａｌと前記半導体基板とを電気的に接
続することを特徴とする半導体装置の製造方法。 - （２）コンタクトホールを形成した後、半導体基板表面
にＡｌより高い融点を有する所望の厚さの金属膜を形成
し、その後溶融したＡｌを塗布することを特徴とする請
求項（１）記載の半導体装置の製造方法。 - （３）半導体基板の一主表面上に絶縁膜を形成した後、
前記絶縁膜を選択的に除去しコンタクトホールを形成す
る工程と、前記半導体基板表面にＡｌよりも高い融点を
有する下層金属配線膜を形成する工程と、前記下層金属
配線膜上に層間絶縁膜を形成し、これを選択的に除去し
てコンタクトホールを形成する工程と、前記半導体基板
上に上層配線膜となる溶融したＡｌを塗布し、前記コン
タクトホールを介して前記下層金属配線膜と上層配線膜
とを電気的に接続することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2215358A JPH0497530A (ja) | 1990-08-14 | 1990-08-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2215358A JPH0497530A (ja) | 1990-08-14 | 1990-08-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0497530A true JPH0497530A (ja) | 1992-03-30 |
Family
ID=16670972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2215358A Pending JPH0497530A (ja) | 1990-08-14 | 1990-08-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0497530A (ja) |
-
1990
- 1990-08-14 JP JP2215358A patent/JPH0497530A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0497530A (ja) | 半導体装置の製造方法 | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| JP2538881B2 (ja) | 半導体装置の製造方法 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JPH0435047A (ja) | 半導体装置の多層配線形成方法 | |
| KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| KR100235947B1 (ko) | 반도체 소자의 제조방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100373364B1 (ko) | 금속배선 형성방법 | |
| KR100227150B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH0334675B2 (ja) | ||
| US20070026663A1 (en) | A semiconductor device and method for manufacturing the semiconductor device | |
| JPS6362104B2 (ja) | ||
| JP2000235978A (ja) | 半導体装置の製造方法 | |
| KR100192553B1 (ko) | 다층배선 형성방법 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3731497B2 (ja) | 半導体装置及びその作製方法 | |
| JPS6146051A (ja) | 配線方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 |