JPH0498558A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に同期方式の
バス制御方式のマイクロコンピュータに関する。

〔従来の技術〕

従来のマイクロコンピュータでは、命令のフェッチ、デ
ータのリードライトなど、外部メモリ、外部Ｉ１０を制
御するバスコントロールユニット（ＢＣＵ）の動作は、
ＣＰＵの１クロツクを動作単位とし、内部演算ユニット
と完全に同期していた。

そのため、ＣＰＵバスサイクルより遅い外部メモリや、
外部Ｉ１０を制御するためには、１りロック羊位でウェ
イトを挿入し、制御時間を延ばすことによって対応して
いた。

従来のマイクロコンピュータの一例を第６図に示す。

第６図において、従来のマイクロコンピュータは、内部
演算ユニット（ＥＸＵ）１と、バスコントロールユニッ
ト（ＢＣＵ）２と、クロックユニット（ＣＫＵ）４とか
ら構成されていた。

ＥＸＵｌは、さらに、算術演算ユニット（ＡＬＵ）１１
と、汎用レジスタ１２と、インストラクションデコード
ユニット（ＩＤＵ）１３から構成されていた。

ＢＣＵ２は、さらに、ブリフェッチポインタ（ＰＰＰ）
２１と、ブリフェッチキュー（ＱＵＥＵＥ）２２から構
成されていた。

ＣＫＵ４は、さらに、クロックゼネレータ（ＣＧ）４１
と、二分周回路（１／２ＤＩＶ）４２とから構成されて
いた。

次に、従来のマイクロコンピュータの動作について説明
する。

ます、第１に、ＰＰＰ２１か実行すべき命令のアドレス
を発生する。

第２に、ＰＰＰ２１か示す外部メモリのアトしスのデー
タＩＯを読出し、ＱＵＥＵＥ２２に一日その命令データ
を格納する。

第３に、ＥＸＵｌにおいて、前の命令の実行か終了した
時点で、ＱＵＥＵＥ２２からＩＤＵ１３に格納していた
命令データを送る。

ＩＤＵ１３において、命令データを解釈し、その結果、
たとえば、以下のような命令を実行する。

第１に、外部メモリ、外部■／○から、ＩＯ倍信号して
、汎用レジスタ１２にデータを転送する。

第２に、汎用レジスタ１２から、ＩＯ倍信号して、外部
メモリ、外部Ｉ１０にデータを転送する。

第３に、汎用レジスタ１２、外部メモリ、外部Ｉ１０を
ソースデータとして、ＡＬＵＩＩで演算を実行し、演算
算果を汎用レジスタ１２、外部メモリ、あるいは、外部
Ｉ１０のいずれかに書込む。

クロックユニット（ＣＫＵ）４は、外部のクロック周波
数源よりＣＰＵの動作クロック周波数の２倍のクロック
源信号ＣＦを入力され、クロックゼネレータ（ＣＧ）４
１により所要のクロック波形に整形される。

次に、整形されたクロック源信号は、二分周器４２によ
り周波数を半分、すなわち、周期を２倍にしてＥＸＵｌ
およびＢＣＵ２の動作クロックとしてそれぞれに供給し
ていた。

〔発明が解決しようとする課題〕

上述した従来のマイクロコンピュータでは、内部演算ユ
ニットとバスコントロールユニットは、共に、ＣＰＵの
１クロック単位で動作する。

したがって、ＣＰＵのバスサイクルより遅い外部メモリ
や外部Ｉ１０を制御するためには、ＣＰＵの１クロック
単位でウェイトを挿入し、アクセス時間を延長して対応
する必要があるという欠点があった。

たとえば、ＣＰＵバスサイクルが２クロツクで、ノーウ
ェイトではアクセス時間が若干不足する場合、１ウエイ
トを挿入すると、アクセス時間は３クロツクとなる。バ
ス制御時間はウェイト不゛用の場合と比較して１．５倍
となり、大幅に処理時間が増加するという欠点となった
。

バス制御時間の増加は、当然、ＣＰＵ全体の処理時間を
増大させるという欠点を生した。

〔課題を解決するための手段〕

本発明のマイクロコンピュータは、ＣＰＵクロックと、
バスコントロールユニット動作用の周期が前記ＣＰＵク
ロックの周期の整数分の一である整数分の一周期クロッ
クを供給するクロック供給回路を有するものである。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示すブロック図である。

第１図を参照すると、本発明のマイクロコンピユータは
、前述の従来例と同様の内部演算ユニット（ＥＸＵ）１
と、ハスコントロールユニツ）　（ＢＣＵ）２と、クロ
ックユニット（ＣＫＵ）４に加えて、インタフェース３
から構成されている。

ＥＸＵｌは、さらに、算術演算ユニット（ＡＬＵ）１１
と、汎用レジスタ１２と、インストラクションデコード
ユニット（ＩＤＵ）１Ｂから構成されている。

ＢＣＵ２は、さらに、ブリフェッチポインタ（ＰＦＰ）
２１と、ブリフェッチキュー（ＱＵＥＵＥ＞２２から構
成されている。

ＣＫＵ４は、さらに、クロックゼネレータ（ＣＧ）４１
と、二分周回路（１／２ＤＩＶ）４２とに加え、新たに
、二逓倍器４３とから構成されている。

ここで、前述の従来例との相違点は、ＢＣＵ２が、ＣＰ
Ｕ動作クロックの１／２単位で動作するよう構成されて
いることである。

インタフェース３は、１／２クロック単位でデータの保
持を行なう周知のラッチ回路で構成される。

次に、本実施例の動作について説明する。

クロックユニット（ＣＫＵ）４は、外部のクロック周波
数源よりＣＰＵの動作クロック周波数の２倍のクロック
源信号ＣＦを入力され、クロックゼネレータ（ＣＧ＞４
１により所要のクロック波形に整形する。

次に、整形されたクロック源信号は、二分周器４２によ
り周波数を半分、すなわち、周期を２倍にしてＥＸＵＩ
の動作クロックとして供給する。

さらに、二分周器４２の出力信号の一部は、二逓倍器４
３に入力し、その周波数を２倍、すなわち、周期を１／
２として、ＢＣＵ２とインタフェース３の動作クロック
として、それぞれに供給する。

第２図は、第１図で示す本実施例の回路のバスサイクル
のタイムチャートである。

第２図に示すように、ＡのＣＰＵ動作クロックに対し、
基本バスサイクルが２クロツクのマイクロコンピュータ
の場合、バスの基本動作はＢのようにノーウェイトの状
態である。

外部メモリや外部Ｉ１０に対してアクセス時間が不足す
る場合、ウェイトを挿入する。

ウェイト挿入の単位は、ＣＰＵの動作クロックに対し、
１／２クロック単位で行なうことができる。

Ｃは、１／２ウエイト挿入の場合を、Ｄは１ウエイト挿
入の場合をそれぞれ示す。

第３図は、第１図で示す本実施例のＣＰＵ動作のタイム
チャートである。

ＡはＣＰＵ動作クロック、ＢはＥＸＵｌの動作タイミン
グ、ＣはＢＣＵのクロックと同期している場合の動作タ
イミング、ＤはＥＣＵのクロックと非同期の場合の動作
タイミングをそれぞれ示す。

命令のフェッチを行なう場合、ブリフェッチポインタ（
ＰＰＰ）２１が実行すべき命令のアドレスを発生する。

次に、ＰＰＰ２１が示す外部メモリのアドレスのデータ
■０をリードし、ＱＵＥＵＥ２２に一旦その命令データ
を格納するつ 以上の動作は、ＢＣＵ２内で完結しているので、１／２
クロック単位で実行できる。

しかし、ＡＬＵＩＩや汎用レジスタ１２と、外部メモリ
や外部Ｉ１０の間で、データ転送を実行する場合、ＢＣ
Ｕ２とＥＸＵｌとの間に動作がまたがるので、同期を考
慮する必要がある。

ＥＸＵＩは、ＣＰＵのクロック単位で動作しているため
、ＥＸＵｌとＢＣＵ２間のデータの授受は必然的にＣＰ
Ｕ動作クロックの後縁で行なわれなければならない。

一方、ＢＣＵ２は、１／２クロック単位で動作するので
、データの出力は、必ずしもＣＰＵ動作クロックの後縁
と一致するわけではないのでＥＸＵｌとＢＣＵ２間のデ
ータの授受ができない場合がありうる。

一例をあげると、外部メモリからデータＩＯをＢＣＵ２
からＥＸＵＩの汎用レジスタ１２に転送する場合、第３
図のＣに示すように、バスサクルの後縁が、ＣＰＵクロ
ックの後縁と一致するときは、問題なくＢＣＵ２からＥ
ＸＵＩへのデータ授受かできる。しかし、第３図のＤに
示すように、ハスサクルの後縁か、ＣＰＵクロックの中
間となる場合は、データの授受に１／２クロツク分の時
間的空白が発生する。

この空白の時間にデータを保持するため、本実施例では
、インタフェース３をＥＸＩＪｌとＢＣＵ２間に挿入す
る。

前述のように、インタフェース３は、１／′ｔ、クロッ
ク単位でデータの保持を行なうラッチ回路で構成される
。

したがって、ＢＣＵ２からＥＸＵｌへのデータ授受は、
インタフェース３を介することにより最大１／２クロツ
クの遅れで完全に同期して実行されることになる。

また、反対に、データをＥＸＵｌからＢＣＵ２へ転送す
る場合も、ＢＣＵ２が他の命令を実行中の場合は、１／
２クロツクから数クロックの間は、データを保持する必
要があるので、インクフェース３によりこれを行なう。

次に、本発明の第二の実施例について説明する。

第４図は、本発明の第二の実施例を示す回路のブロック
図である。

従来例との相違点は、第一の実施例と同様、ＢＣＵ２か
、ＣＰＵ動作クロックの１／２単位で動作するよう構成
されていることである。

第一の実施例との相違点は、インタフェース３がないこ
と、さらに、ＣＫＵ４に、ＣＰＵの制御信号ＳＷＣによ
りＢＣＵ２のクロック周期、すなわち、バスサイクルを
ＣＰＵの１クロック単位または、１／２クロツク単位の
いずれかに切替えるための切替回路（ＳＷ）４４が追加
されていることである。

さらに、本実施例では、命令のブリフェッチやデータの
ライト時にはバスサイクルを１／２クロツク単位で制御
するが、データのリード時には１クロック単位で制御す
る。このバスサイクル制御単位の変更は、ＣＰＬＩ内部
で自動的に行なわれる。

次に、本実施例の動作について説明する。

第５図は、本実施例のハスサイクル図である。

ＡはＣＰＵ動作クロック、Ｂ、Ｃ，Ｄは、それぞれ、ノ
ーウェイト、１／２ウエイト、１ウエイトのときの外部
制御信号、ＥはＥＸＵの動作タイミングである。

第一の実施例同様、ＢＣＵ２内に動作が限定される命令
のブリフェッチ等は、バスサイクルか１／２クロツク単
位でも問題はない。

また、汎用レジスタ１２から外部メモリにデータを転送
する例のような、データのライト実行命令では、ＥＸＵ
ｌからＢＣＵ２にデータが転送される。この場合、ＥＸ
Ｕｌは１クロック単位で動作するのに対し、ＢＣＵ２は
、１／２クロツク単位で動作するので、同期が外れるこ
とはないため問題はない。

しかし、メモリのリードの場合は、データバスの制御が
１／２クロツク単位で制御されるＢＣＵ２から、１クロ
ック単位で制御されるＥＸＵＩに移行する。

ＥＸＵＩは、第５図のＥに示すようにクロックの後縁で
データを受領しなければならないので、Ｃに示すように
バスサイクルがクロックの中間て終了する場合、ＢＣＵ
２からＥＸＵｌへのデータの授受が不能となる。

このため、本実施例では前述のように、命令のブリフェ
ッチやデータのライト時にはバスサイクルを１／２クロ
ツク単位で制御するが、データのリード時には１クロッ
ク単位で制御する。このバスサイクル制御単位の変更は
、ＣＰＵ内部で自動的に行なわれる。

次に、メモリリードの場合のフローの例について説明す
る。

まず、ステップ１では、ＥＸＵｌからＢＣＵ２にメモリ
リードの指示を発生する。

ステップ２で、ＥＸＵｌがメモリリードを開始する。

ステップ３では、ＢＣＵ２サイクルがＥＸＵＩサイクル
の途中で終了したかどうかを判定する。

イエスの場合はステップ４となり、クロック周期を１ク
ロック単位に切替えることにより、ＢＣＵ２サイクルを
１／２クロック分延長する。

ノーの場合は、ステップ５に進む。

ステップ５で、ＢＣＵ２サイクルは終了し、ＥＸＵｌに
データを引渡す。

したがって、ユーザは、全ての外部メモリ、外部Ｉ１０
に対して１／２クロック単位でウェイトを設定する。

以上、本発明の詳細な説明したが、本発明は上記実施例
に限られることなく種々の変形か可能である。

たとえば、実施例では、バスサイクルの制御車をＣＰＵ
動作クロックの１／２としているか、これに限ることな
く、ＣＰＵ動作クロックの整数分の−ならば、本発明の
主旨を逸脱しない限り適用できることは勿論である。

〔発明の効果〕 以上説明したように本発明は、マイクロコンピュータの
バスサイクルの制御時間幅を、ＣＰＵの動作周期の整数
分の一単位で調整することにより、外部メモリや外部Ｉ
ｌｏ等の制御を効率よく行なうことができるという効果
がある。

また、システム全体の外部制御時間が削減されるので、
ＣＰＵの動作がバスにより左右される時間が減少し、Ｃ
ＰＵ本来の性能で動作することかでき、したがって、シ
ステムの処理時間か短縮できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路のブロック図、第
２図は第１図で示した回路のバスサイクルの動作タイム
チャート、第３図は第１図で示した回路の動作タイムチ
ャート、第４図は本発明の第二の実施例を示す回路のブ
ロック図、第５図は第４図で示した回路のバスサイクル
の動作タイムチャート、第６図は従来のマイクロコンピ
ュータの一例を示す回路のブロック図である。 １・・・内部演算ユニット（ＥＸＵ）、２・・・バスコ
ントロールユニット（ＢＣＵ）、３・・・インタフェー
ス、４・・・クロックユニット（ＣＫＵ）、１１・・・
算術演算ユニット（ＡＬＵ）、１２・・汎用レジスタ、
１３・・・インストラクションデコードユニット（ＩＤ
Ｕ）、２１・・・ブリフェッチポインタ（ＰＦＰ）、２
２・・・ブリフェッチキュー（ＱＵＥＵＥ）４１・・・
クロックゼネレータ（ＣＧ）、４２・・・−分周器、４
３・・・二逓倍器、４４・・・切替回路（ＳＷ）。

Claims (1)

1. 【特許請求の範囲】 １、ＣＰＵクロックと、バスコントロールユニット動作
   用の周期が前記ＣＰＵクロックの周期の整数分の一であ
   る整数分の一周期クロックを供給するクロック供給回路
   とを有することを特徴とするマイクロコンピュータ。 ２、前記ＣＰＵと前記バスコントロールユニットとの間
   のデータ転送用の前記整数分の一周期クロックにより動
   作し、前記整数分の一クロック周期を単位としてデータ
   の保持をするデータバッファ回路を有することを特徴と
   する請求項１記載のマイクロコンピュータ。 ３、前記バスコントロールユニットの動作サイクル後縁
   と前記ＣＰＵの動作サイクル後縁を比較する手段と、前
   記バスコントロールユニットの動作サイクル後縁が前記
   ＣＰＵの動作サイクル後縁より前の場合前記バスコント
   ロールユニットのクロックを前記ＣＰＵクロックに切替
   えるクロック切替手段を有することを特徴とする請求項
   １記載のマイクロコンピュータ。