JPH0499364A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0499364A JPH0499364A JP21751190A JP21751190A JPH0499364A JP H0499364 A JPH0499364 A JP H0499364A JP 21751190 A JP21751190 A JP 21751190A JP 21751190 A JP21751190 A JP 21751190A JP H0499364 A JPH0499364 A JP H0499364A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- green sheet
- pins
- pin
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置及びその製造方法に係り、特にピングリッド
アレー形のパッケージを有する半導体装置及びその製造
方法に関し 実装密度の向上を目的とし ピングリッドアレー形のパッケージにおいて該パッケー
ジの裏面に形成された第1の平面と。
アレー形のパッケージを有する半導体装置及びその製造
方法に関し 実装密度の向上を目的とし ピングリッドアレー形のパッケージにおいて該パッケー
ジの裏面に形成された第1の平面と。
該第1の平面より凹んだ第2の平面と1@i方向。
横方向とも等間隔に配列されかつ縦方向、横方向とも該
第1の平面と該第2の平面に交互に立てられているピン
とを有する半導体装置により構成する。
第1の平面と該第2の平面に交互に立てられているピン
とを有する半導体装置により構成する。
また、ピングリッドアレー形のパッケージの製造におい
て、埋込み導体が縦方向、横方向とも等間隔に配列され
た第1のグリーンシートを作製する工程と、該第1のグ
リーンシートがら埋込み導体を縦方向、横方向とも一つ
おきに除去した開孔を有する第2のグリーンシートを作
製する工程と。
て、埋込み導体が縦方向、横方向とも等間隔に配列され
た第1のグリーンシートを作製する工程と、該第1のグ
リーンシートがら埋込み導体を縦方向、横方向とも一つ
おきに除去した開孔を有する第2のグリーンシートを作
製する工程と。
該第1のグリーンシートと該第2のグリーンシートの埋
込み導体を位置合わせして重ね合わせ、焼成して一体化
する工程とを有し、前記開孔を凹部とするパッケージの
裏面を形成する半導体装置の製造方法により構成する。
込み導体を位置合わせして重ね合わせ、焼成して一体化
する工程とを有し、前記開孔を凹部とするパッケージの
裏面を形成する半導体装置の製造方法により構成する。
本発明は半導体装置及びその製造方法に係り。
特にピングリッドアレー(P G A : Pin G
rid71rray)形のパッケージを有する半導体装
置及びその製造方法に関する。
rid71rray)形のパッケージを有する半導体装
置及びその製造方法に関する。
PGA形のパッケージは端子数の多い集積回路の実装に
有効に使用されているが、集積回路はますます高密度化
の傾向にあり、さらに実装密度を上げることが要求され
る。
有効に使用されているが、集積回路はますます高密度化
の傾向にあり、さらに実装密度を上げることが要求され
る。
第5図(a)、 (b)は従来のPGA形パッケージを
説明するための図で、(a)は側面断面図、(b)は裏
面図であり、■は容器、 Ibは真平面、2はランド、
3はピン、4はチップ、5はシールフレーム6はキャッ
プを表す。
説明するための図で、(a)は側面断面図、(b)は裏
面図であり、■は容器、 Ibは真平面、2はランド、
3はピン、4はチップ、5はシールフレーム6はキャッ
プを表す。
チップ4上の端子に接続する配線パターンが容器1の中
に形成されていて(図示せず)、ランド2、ピン3に接
続する。ランド2は容器lの裏面に平面的に格子状に形
成され、ランド2の中心にピン3が垂直にポンディング
される。
に形成されていて(図示せず)、ランド2、ピン3に接
続する。ランド2は容器lの裏面に平面的に格子状に形
成され、ランド2の中心にピン3が垂直にポンディング
される。
ところで、ピン3の径は機械的強度を保つためある程度
の大きさが必要であり、ランド2はピン3を確実に保持
し、かつ容器1との密着強度を保つため、ピン3の径よ
り大きいある程度の径が必要である。
の大きさが必要であり、ランド2はピン3を確実に保持
し、かつ容器1との密着強度を保つため、ピン3の径よ
り大きいある程度の径が必要である。
一方、隣り合うランド2間の距離は絶縁抵抗と絶縁耐圧
を保つため、ある程度大きいことが必要である。
を保つため、ある程度大きいことが必要である。
従って、ピン3の機械的強度とランド2の容器1との密
着強度、さらにランド2間の絶縁抵抗と絶縁耐圧を保ち
ながらピン数を増加するためには。
着強度、さらにランド2間の絶縁抵抗と絶縁耐圧を保ち
ながらピン数を増加するためには。
必然的に容器lの外形寸法が大きくなる。
本発明は、容器lの外形寸法が従来と同じであっても従
来よりもピン数を増加するが、従来上ピン数が同じであ
っても容器lの外形寸法を従来より小さくできるパッケ
ージを提供することを目的とする。
来よりもピン数を増加するが、従来上ピン数が同じであ
っても容器lの外形寸法を従来より小さくできるパッケ
ージを提供することを目的とする。
第1図(a)、 (b)は本発明のPGA形パッケージ
を説明するための図で、(a)は側面断面図、(b)は
裏面図であり、lは容器、 laは第2の平面であって
凹部平面、 lbは第1の平面であって真平面。
を説明するための図で、(a)は側面断面図、(b)は
裏面図であり、lは容器、 laは第2の平面であって
凹部平面、 lbは第1の平面であって真平面。
2aはランドで凹部平明のランド、 2bはランドで真
平面のランド+ 3aはピンで凹部平面のピン、 3b
はピンで真平面のピン、4はチップ、5はシールフレー
ム、6はキャップを表す。
平面のランド+ 3aはピンで凹部平面のピン、 3b
はピンで真平面のピン、4はチップ、5はシールフレー
ム、6はキャップを表す。
上記課題は、ピングリッドアレー形のパッケージにおい
て、該パッケージの裏面に形成された第1の平面1bと
、該第1の平面1bより凹んだ第2の平面1aと、縦方
向、横方向とも等間隔に配列されかつ縦方向、横方向と
も該第1の平面1bと該第2の平面1aに交互に立てら
れているピン3a、 3bとを有する半導体装置によっ
て解決される。
て、該パッケージの裏面に形成された第1の平面1bと
、該第1の平面1bより凹んだ第2の平面1aと、縦方
向、横方向とも等間隔に配列されかつ縦方向、横方向と
も該第1の平面1bと該第2の平面1aに交互に立てら
れているピン3a、 3bとを有する半導体装置によっ
て解決される。
また、ピングリッドアレー形のパッケージの製造におい
て、埋込み導体が縦方向、横方向とも等間隔に配列され
た第1のグリーンシートを作製する工程と、該第1のグ
リーンシートがら埋込み導体を縦方向、横方向とも一つ
おきに除去した開孔を有する第2のグリーンシートを作
製する工程と。
て、埋込み導体が縦方向、横方向とも等間隔に配列され
た第1のグリーンシートを作製する工程と、該第1のグ
リーンシートがら埋込み導体を縦方向、横方向とも一つ
おきに除去した開孔を有する第2のグリーンシートを作
製する工程と。
該第1のグリーンシートと該第2のグリーンシートの埋
込み導体を位置合わせして重ね合わせ、焼成して一体化
する工程とを有し、前記開孔を凹部とするパッケージの
裏面を形成する半導体装置の製造方法によって解決され
る。
込み導体を位置合わせして重ね合わせ、焼成して一体化
する工程とを有し、前記開孔を凹部とするパッケージの
裏面を形成する半導体装置の製造方法によって解決され
る。
ピンの配列について、第1図(a)、 (b)を参照し
ながら説明する。
ながら説明する。
パッケージの裏面にはピン3a、 3bが正方格子状に
配列されている。即ち、ピン3a、 3bは縦方向。
配列されている。即ち、ピン3a、 3bは縦方向。
横方向とも等間隔に配置されている。さらに、裏平面の
ピン3bと凹部平面のピン3aは縦方向、横方向とも交
互に立てられている。
ピン3bと凹部平面のピン3aは縦方向、横方向とも交
互に立てられている。
通常、ピンを固定するためにはランドが形成され、ピン
はそのランドの中心に固定される。ピンの配置を第1図
のようにすれば、凹部平面1aと裏平面1bの間には段
差があるため、凹部平面のランド2aと裏平面のランド
2bは接触しない。ランド2a。
はそのランドの中心に固定される。ピンの配置を第1図
のようにすれば、凹部平面1aと裏平面1bの間には段
差があるため、凹部平面のランド2aと裏平面のランド
2bは接触しない。ランド2a。
2bは凹部平面1aと裏千面1bの段差の際までいっば
いに形成することができる。それゆえ、従来の平面的な
配置に比べて、ランドの面積を同一にした時、ピンのピ
ッチを小さくでき、ピンの実装密度を大きくできる。
いに形成することができる。それゆえ、従来の平面的な
配置に比べて、ランドの面積を同一にした時、ピンのピ
ッチを小さくでき、ピンの実装密度を大きくできる。
見方を変えれば、従来の配置のランド間のスペースが本
発明の構造では凹部の側面のスペースに置き換えられて
おり、従って、平面的にはその分スペースを節約するこ
とができることになる。
発明の構造では凹部の側面のスペースに置き換えられて
おり、従って、平面的にはその分スペースを節約するこ
とができることになる。
このような段差を有する構造を実現するために。
第1のグリーンシートと、開孔を有する第2のグリーン
シートの埋込み導体を位置合わせして重ね合わせ、焼成
して一体化することにより、埋込み導体の露出部に段差
を形成している。
シートの埋込み導体を位置合わせして重ね合わせ、焼成
して一体化することにより、埋込み導体の露出部に段差
を形成している。
第1図(a)、 (b)は上述のように本発明のPGA
形パッケージを説明するための図であるが、第2図は、
容器1をセラミックで形成したセラミックPGA形パッ
ケージの要部側面断面図であり、容器1の主要部は第1
の基板乃至第4の基板11〜14からなる。
形パッケージを説明するための図であるが、第2図は、
容器1をセラミックで形成したセラミックPGA形パッ
ケージの要部側面断面図であり、容器1の主要部は第1
の基板乃至第4の基板11〜14からなる。
次に、このような構造を実現する工程の概略を説明する
。
。
アルミナ粉末、バインダー、離形材、添加材。
及び溶剤からなる可塑性のスラリーを成型してグリーン
シートとした後、このグリーンシートを第1の基板乃至
第4の基板11〜14に対応する形状に打抜き、スルー
ホールを形成するための開孔を形成する。第4の基板1
4には、さらに凹部に対応する開孔が開けられる。
シートとした後、このグリーンシートを第1の基板乃至
第4の基板11〜14に対応する形状に打抜き、スルー
ホールを形成するための開孔を形成する。第4の基板1
4には、さらに凹部に対応する開孔が開けられる。
第1の基板乃至第3の基板11−13に対応するグリー
ンシートの表面に、タングステンペーストをスクリーン
印刷して配線パターンを形成し、さらに第3の基板13
に対応するグリーンシートの裏面と第4の基板14に対
応するグリーンシートの裏面に、タングステンペースト
をスクリーン印刷してランド2bとランド2aを形成す
る。スルーホール用の開孔にはタングステンペーストを
埋め込む。
ンシートの表面に、タングステンペーストをスクリーン
印刷して配線パターンを形成し、さらに第3の基板13
に対応するグリーンシートの裏面と第4の基板14に対
応するグリーンシートの裏面に、タングステンペースト
をスクリーン印刷してランド2bとランド2aを形成す
る。スルーホール用の開孔にはタングステンペーストを
埋め込む。
このようなグリーンシートの開孔とランドを位置合わせ
して重ね合わせ、 1600°C前後の酸化雰囲気中で
焼成することにより、一体化された第1の基板乃至第4
の基板11〜14を得る。凹部の深さは第4の基板14
の厚さに相当し2例えば、270 μmである。
して重ね合わせ、 1600°C前後の酸化雰囲気中で
焼成することにより、一体化された第1の基板乃至第4
の基板11〜14を得る。凹部の深さは第4の基板14
の厚さに相当し2例えば、270 μmである。
また、第1の基板乃至第3の基板に対応するグリーンシ
ートを位置合わせして重ね合わせ、その上に第4の基板
に相当する部分を印刷法で形成してもよい。即ち、絶縁
部を絶縁ペーストでスクリーン印刷して形成し1次いで
埋込み導体部を導電ペーストでスクリーン印刷して形成
する。それから焼成する。
ートを位置合わせして重ね合わせ、その上に第4の基板
に相当する部分を印刷法で形成してもよい。即ち、絶縁
部を絶縁ペーストでスクリーン印刷して形成し1次いで
埋込み導体部を導電ペーストでスクリーン印刷して形成
する。それから焼成する。
配線パターンとランドの表面にニッケル及び金をこの順
にめっきする。
にめっきする。
チップ4を第2の基板12上に搭載し、チップ4の端子
と配線パターンを金線でボンディングする。
と配線パターンを金線でボンディングする。
凹部平面のランド2aにコバール製のピン3aヲ。
裏平面のランド2bにコバール製のピン3bを垂直に立
てて銀ろうづけする。
てて銀ろうづけする。
第1の基111上にアルミナ製のシールフレーム5とコ
バール製のキャップ6を冠着することにより、第2図に
見るセラミックPGA形パッケージが完成する。
バール製のキャップ6を冠着することにより、第2図に
見るセラミックPGA形パッケージが完成する。
以下、第1図、第2図に示した本発明のパッケージのピ
ンの実装密度を、従来例の平面配置の実装密度と比較し
ながら説明する。
ンの実装密度を、従来例の平面配置の実装密度と比較し
ながら説明する。
まず、実施例■として、容器lの外形寸法を25.40
X25.40mm”とし、ピン径を0.2 tag、
ランド径を1.0 +u+とじた時の比較を示す。
X25.40mm”とし、ピン径を0.2 tag、
ランド径を1.0 +u+とじた時の比較を示す。
第3図(a) 、 (b)は実施例Iと従来例のパッケ
ージの裏面図で、(a)は実施例r、(b)は従来例で
ある。
ージの裏面図で、(a)は実施例r、(b)は従来例で
ある。
ピンピンチは縦方向、横方向とも同じで、その値とピン
数は次の如くである。
数は次の如くである。
実施例I 従来例
ピンピッチ(n+m) 1.0 (40n+il)
1.27(50s+il)ピン数(箇) 425
257第3図(a) 、 (b)に見るように
、実施例Iは従来例に比べて、平面的にはランドを接触
するまで近づけて配置し、外側に2列多く配列すること
ができる。その結果、ピンピッチで21%革、ピン数で
65%増となっている。
1.27(50s+il)ピン数(箇) 425
257第3図(a) 、 (b)に見るように
、実施例Iは従来例に比べて、平面的にはランドを接触
するまで近づけて配置し、外側に2列多く配列すること
ができる。その結果、ピンピッチで21%革、ピン数で
65%増となっている。
次に、実施例■として、ピン径を0.20+m、ランF
aを1.0 tatm、 ピン数を257とした時の
外形寸法を従来例と比較する。
aを1.0 tatm、 ピン数を257とした時の
外形寸法を従来例と比較する。
第4図(a) 、 (b)は実施例■と従来例のパッケ
ージの裏面図で、(a)は実施例11.(b)は従来例
である。
ージの裏面図で、(a)は実施例11.(b)は従来例
である。
ピンピッチは縦方向、横方向とも同じで、その値と外形
寸法は次の如くである。
寸法は次の如くである。
実施例■ 従来例
ピンピッチ(mm) 1.0 (40a+i1.)
1.27(50mil)外形寸法(aII112)
20.54 25.40X20.54 X25
.40 第4図(a) 、 (b)に見るように、実施例■は従
来例に比べて、第4図(a)の斜線で示す分の面積が減
少し、外形寸法(−辺の長さ)が19%減。
1.27(50mil)外形寸法(aII112)
20.54 25.40X20.54 X25
.40 第4図(a) 、 (b)に見るように、実施例■は従
来例に比べて、第4図(a)の斜線で示す分の面積が減
少し、外形寸法(−辺の長さ)が19%減。
面積が35%減となる。
これらの実施例に見るように、従来例ではピンピッチが
必然的にランド径より大きくなるが2本発明によればピ
ンピッチをランド径とほとんど等しくできるために高密
度実装が可能となる。
必然的にランド径より大きくなるが2本発明によればピ
ンピッチをランド径とほとんど等しくできるために高密
度実装が可能となる。
実施例はセラミックPGA形パンケージについて説明し
たが5本発明はプラスチックPGA形パッケージにも適
用でき、上述と同様の理由で高実装化を進めることがで
きる。
たが5本発明はプラスチックPGA形パッケージにも適
用でき、上述と同様の理由で高実装化を進めることがで
きる。
以上説明したように1本発明によれば、従来のパッケー
ジ外形のままで、ピン数を増加させることができる。ま
た、従来のピン数のままでパンケージ外形を縮小させる
ことができる。
ジ外形のままで、ピン数を増加させることができる。ま
た、従来のピン数のままでパンケージ外形を縮小させる
ことができる。
本発明は高密度実装を達成する効果を奏し、装置の微細
化、高速化に寄与するものである。
化、高速化に寄与するものである。
第1図は本発明のPGA形パッケージを説明するための
図で、(a)は側面断面図1(b)は裏面図。 第2図はセラミックPGA形パッケージの要部側面断面
図。 第3図は実施例Iと従来例のパッケージの裏面図で、(
a)は実施例?、(b)は従来例。 第4図は実施例■と従来例のパンケージの裏面図で、(
a)は実施例n、(b)は従来例第5図は従来のPGA
形パンケージを説明するための図で、(a)は側面断面
図1(b)は裏面図である。 図において lは容器 1aは第2の平面であって凹部平面、 1bは第1の平面であって裏手面。 2はランド 2aはランドであって凹部平面のランド2bはランドで
あって裏手面のランド 3はピン 3aはピンであって凹部平面のピン。 3bはピンであって裏手面のピン。 4はチップ。 5はシールフレーム。 6はキャップ 11は第1の基板。 12は第2の基板。 13は第3の基板。 14は第4の基板 を表す。
図で、(a)は側面断面図1(b)は裏面図。 第2図はセラミックPGA形パッケージの要部側面断面
図。 第3図は実施例Iと従来例のパッケージの裏面図で、(
a)は実施例?、(b)は従来例。 第4図は実施例■と従来例のパンケージの裏面図で、(
a)は実施例n、(b)は従来例第5図は従来のPGA
形パンケージを説明するための図で、(a)は側面断面
図1(b)は裏面図である。 図において lは容器 1aは第2の平面であって凹部平面、 1bは第1の平面であって裏手面。 2はランド 2aはランドであって凹部平面のランド2bはランドで
あって裏手面のランド 3はピン 3aはピンであって凹部平面のピン。 3bはピンであって裏手面のピン。 4はチップ。 5はシールフレーム。 6はキャップ 11は第1の基板。 12は第2の基板。 13は第3の基板。 14は第4の基板 を表す。
Claims (1)
- 【特許請求の範囲】 〔1〕ピングリッドアレー形のパッケージにおいて、該
パッケージの裏面に形成された第1の平面(1b)と、
該第1の平面(1b)より凹んだ第2の平面(1a)と
、縦方向、横方向とも等間隔に配列されかつ縦方向、横
方向とも該第1の平面(1b)と該第2の平面(1a)
に交互に立てられているピン(3a、3b)とを有する
ことを特徴とする半導体装置。 〔2〕ピングリッドアレー形のパッケージの製造におい
て、 埋込み導体が縦方向、横方向とも等間隔に配列された第
1のグリーンシートを作製する工程と、該第1のグリー
ンシートから埋込み導体を縦方向、横方向とも一つおき
に除去した開孔を有する第2のグリーンシートを作製す
る工程と、 該第1のグリーンシートと該第2のグリーンシートの埋
込み導体を位置合わせして重ね合わせ、焼成して一体化
する工程とを有し、 前記開孔を凹部とするパッケージの裏面を形成すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21751190A JPH0499364A (ja) | 1990-08-17 | 1990-08-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21751190A JPH0499364A (ja) | 1990-08-17 | 1990-08-17 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0499364A true JPH0499364A (ja) | 1992-03-31 |
Family
ID=16705379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21751190A Pending JPH0499364A (ja) | 1990-08-17 | 1990-08-17 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0499364A (ja) |
-
1990
- 1990-08-17 JP JP21751190A patent/JPH0499364A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650020B2 (en) | Resin-sealed semiconductor device | |
| CN103109367B (zh) | 可堆叠的模塑微电子封装 | |
| US5069626A (en) | Plated plastic castellated interconnect for electrical components | |
| US6262878B1 (en) | Chip capacitor | |
| US7145238B1 (en) | Semiconductor package and substrate having multi-level vias | |
| KR100212607B1 (ko) | 반도체 칩 팩키지 | |
| JPH04207065A (ja) | 電子回路基板 | |
| KR20150012285A (ko) | 와이어 본드 상호연결을 이용하여 기판 없이 적층가능한 패키지 | |
| JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
| KR20010034154A (ko) | 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법 | |
| JP4981696B2 (ja) | パッケージ | |
| KR100907508B1 (ko) | 패키지 기판 및 그 제조방법 | |
| EP3136430B1 (en) | Wiring board, electronic device, and electronic module | |
| JPS6312383B2 (ja) | ||
| US6384477B2 (en) | Multiple line grid array package | |
| KR102050011B1 (ko) | 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법 | |
| JPH0499364A (ja) | 半導体装置及びその製造方法 | |
| JP2002324973A (ja) | セラミック多層基板 | |
| US4461077A (en) | Method for preparing ceramic articles having raised, selectively metallized electrical contact points | |
| JPS6010648A (ja) | 非円形ピン穴あき多層誘電体基板及びその製造方法 | |
| JPH04196253A (ja) | 半導体装置用パッケージ | |
| JP2564297B2 (ja) | 回路基板 | |
| KR100891538B1 (ko) | 칩 스택 패키지 | |
| IE54714B1 (en) | Leadless chip carrier semiconductor integrated circuit device | |
| KR100243023B1 (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 |