JPH0499385A - Mos型半導体装置の製造方法 - Google Patents

Mos型半導体装置の製造方法

Info

Publication number
JPH0499385A
JPH0499385A JP21771590A JP21771590A JPH0499385A JP H0499385 A JPH0499385 A JP H0499385A JP 21771590 A JP21771590 A JP 21771590A JP 21771590 A JP21771590 A JP 21771590A JP H0499385 A JPH0499385 A JP H0499385A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
gate electrode
manufacturing
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21771590A
Other languages
English (en)
Inventor
Yukio Morozumi
幸男 両角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP21771590A priority Critical patent/JPH0499385A/ja
Publication of JPH0499385A publication Critical patent/JPH0499385A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、特にゲート電極がポリシリコン膜と金属シリ
サイド(ポリサイド)構造、あるいはゲ〔従来の技術〕 サブミクロン程度にMOS)ランリスタの微細化が進み
、チャンネル抵抗が低減されて(ると、ゲート電極材の
抵抗、又ソース、ドレイン等を形成する不純物層の抵抗
、あるいは配線材とのコンタクト抵抗の様な寄生抵抗が
問題となり、駆動能力やフンタクトマイグレーション等
信頼性改善の面から、ゲート電極抵抗、拡散層のシート
抵抗。
コンタクト抵抗を下げられるサリサイド構造のMO8半
導体装置が提案されている。
従来の製造方法は、第2図の如く、例えばシリコン基板
11に選択酸化によってフィールド酸化膜12、熱酸化
による150〜200人程度のゲート酸化膜13を形成
させ、更にイオン注入等によりしきい値電圧等を調整し
た後、S i H,を熱分解したポリシリコン膜14を
気相成長しフォトエツチングによりゲート電極を形成す
る。ゲート電極、フィールド酸化膜12等をマスクにし
、ソース、ドレイン等のN型低濃度不純物層15にリン
を約2 X 10 ”cm−2イオン注入する。次に5
in4 と02あるいはN20を気相反応させシリコン
酸化膜を約5oooX堆撞してから、CF4やoHps
等のガスを用いたドライエツチャーで異方性エッチバッ
クを行ない、ゲート電極の側壁にシリコン酸化膜でなる
スペーサー16を形成する。該スペーサー16は、MO
S)ランリスタをL D D (Lightly−Do
ped−Drain )やD D D (Double
−Diffused−Drain )構造とする為と、
ゲート電極とソース、ドレイン等のシリコン表面に形成
されるシリサイドを分離する為に形成するものである。
次に、ソース、ドレイン等のN型高濃度不純物層17に
ヒ素を約5×i 0 ” trrr” イオン注入し活
性化後、ゲート電極をマスクにゲート酸化膜13をHF
水溶赦でエツチング除去し所望領域のシリコンを露出し
た後、チタン18を300〜7 oooX程度スパッタ
する(第2図−4a))。次にハロゲンランプで約70
0℃、30秒程度の窒素アニールを行なうと、ソース、
ドレイン等の高濃度不純物層17やゲート電極のシリコ
ンに接しているチタン18はモノシリサイド化され、酸
化腰上は窒化チタンになる。次に過酸化水素水とアンモ
ニア水の混合液に浸漬すると窒化チタンのみ除去され、
しかる後これを約800℃のハロゲンランプで窒素アニ
ールすると、残ったモノシリサイドはチタンダイシリサ
イド19となり、3Ω/口程度の低シート抵抗層が得ら
れる(第2図−(C)逅 次に、気相成長によるシリコン酸化膜もしくはリン、ボ
ロンを添加したPSG、BPSG膜を層間絶縁膜20と
し、リフロー等のアニール後、コンタクトホールを開孔
してから金属配M21を施して、更にパシベーション膵
22を気相成長させ、最後に外部への電極取り出しの為
にポンディングパッドを開孔している(第2図(d))
〔発明が解決しようとする課題〕
しかしながら、従来の技術ではゲート電極の上のチタン
は、シリサイド化や後工程の熱処理によりポリシリコン
膜のグレイン間等からゲート膜界面に侵入し、ゲート酸
化膜破壊によるデノ(イスの歩留りや、品質試験による
ゲート特性の変動等信頼性に関わる問題が発生し、ポリ
サイド、サリサイド構造を持つLSIの様な微細半導体
装置の実用化と量産安定供給を行なう上での弊害となっ
ていた。
しかるに本発明はかかる問題点を解決するもので、ゲー
ト電極を構成するポリシリコン膜を形成する際に、ブロ
ッキング膜を設け、ゲート膜界面への金属侵入を防ぐこ
とにより、ポリサイド、サリサイド構造を有するMO8
型半導体装置の実用化と安定供給を目的とするものであ
る。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、MOSFICTを有
する半導体装置に於いて、少なくともゲート電極はポリ
シリコン膜上にブロッキング膜を介して高融点金属のシ
リサイド膜が形成されている事を特徴とする。
〔実施例〕
第1図は本発明の半導体装置の製造方法の一実施例につ
いて説明する為の概略断面図であり、0MO3−LSI
の製造に適用した場合を示す。例えば、Pウェル33や
Nウェル54が形成されたN型シリコン基板11上に選
択酸化でフィールド酸化膜12を形成後、素子領域に熱
酸化による150′に程度のゲート酸化膜13を形成さ
せ、イオン注入によってしきい値電圧等を調整した後、
減圧チャンバー内で、まずS i H4を導入し5t(
rr、380℃で13.56MHzの高周波を印加し約
1s o、 o Xの第1のポリシリコン膜14、連続
してこれにNHlを約20 c c/wig  添加し
15秒間流しシリコン窒化膜でなるブロッキング膜31
を形成し、更にNH3の導入をやめ第2のポリシリコン
膜!I2を成長させ、高周波を停止し 計4oooXの
積層薄膜を成長させた(第1図÷α)。この時のシリコ
ン窒化膜をモニターに呻独成長させて測定した屈折率の
値は245であり、膜質はタリフ/リッチであった。次
に、該積層薄膜を選択ドライエツチングでゲート電極と
した後、フォトレジスト、ゲート電極やフィールド酸化
膜12をマスクにし、ソース、ドレインのN 型低?1
1度不純物層15にリンを約2 X 1013cm−2
イオン注入を行なった後、気相反応させたシリコン酸化
膜を約5000に堆積させエッチバックによりゲート電
極の側壁スペーサー16を形成する。次にソース、ドレ
イン等のN型高濃度不純物層17にヒ素を約5×101
5crn−2イオン注入し950 ’C!のN2中で活
性化後、該N型高濃度不純物層17上のゲート電極形成
の際に残っているゲート酸化膜15を05〜3%HF水
溶液でエツチング除去する。この時スペーサー16はo
2〜0.3μm程度残してお(。この上にチタン18を
約600Xの厚みでスパッタした(第1図−fl。ハロ
ゲンランプにより約700℃、50秒の窒素アニールを
行なって、N型高濃度不純物層17やゲート電極のシリ
コン表面に接しているチタン18をモノシリサイド化し
て、これを過酸化水素水とアンモニア水の2:1混合液
でシリコン酸化膜上の窒化チタンのみ除去し、再び80
0℃のハロゲンランプで窒素アニールを行ない、残った
モノシリサイドをチタンダイシリサイド19とする(第
1図千〇)。続いて、気相成長BPSG膜の層間絶縁膜
2 oヲ6o o o ck積層後、950℃ テ’7
70−してから、コンタクトホールを開孔してA1合金
による金属配線21を施し、更にパシベーション膜22
としてプラズマ窒化膜を気相成長させ、最後に外部への
電極取り出しの為にボンディングバンドを開孔した(第
1図(d))。
この様にして製造された半導体装置は、ゲート電極中に
形成されたシリコン窒化膜のブロッキング膜31がバリ
アーとなり上層からのチタンはブロックされ、ゲート膜
界面に侵入することがなくなり、この結果ゲート酸化膜
破壊によるデバイス不良が激減し歩留りや信頼性を飛躍
的に向上させることが出来た。これらは、チタンのブロ
ック効果としてS工MS分析の結果ゲート界面付近のチ
タンは従来と違って詔められな(なったことや、テスト
パターンによりMOSキャパシタを作成しそのゲート膜
耐圧分布特性とTBBD(t1mθdepencien
t  dielectric  breakdown)
による劣化特性を測定し従来のものと比較したところ、
これらの特性は大幅に改善されたことで、実験的にも確
認がなされた。更にこのブロック効果は、ゲート電極上
のチタン量に対してシリコン窒化膜の厚み、気相成長時
のNH3の分圧、総ガス圧力、高周波パワーを変更させ
制御が可能である。
この他、ゲート電極の積層膜の形成として、プラズマ反
応に代わって減圧炉を用い、まず650℃の1.5tO
rrでSiH,を熱分解し1500Xのポリシリコン膜
を形成し、続いて5%の03を含む0.を添加し15分
後、再びSiH,のみにしてポリシリコン膜を成長し計
450OXの積層膜を堆積し、これをドライエツチング
しゲート電極とした構造も試作したが、この中間膜もチ
タンのブロック効果が認められた。
尚、本発明の実施例では、CMOS構造について説明し
たが、MOS 、B1−CMOS構造、又は多層配線構
造の半導体装置にも適用出来る。更にシリサイドつまり
金属ケイ化物は、チタンに限らずタングステン、タンタ
ル、コバルトjモ!、1ブデン、プラチナ等他の高融点
金属にも応用可能である。
、0発明の効果〕 以上の様に本発明は、ポリサイド、サリサイド構造を持
つMO3LSIの供給に弊害となっていたゲート電極回
りに起因する課題を改善することにより歩留り、電気特
性及び信頼性向上を図り、微細多機能半導体装置の実用
化と量産安定供給を可能としたものである。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の実施例にょる半導体
装置製造工程を示す概略断面図である。 第2図(α)〜(c)は、従来の半導体装置製造工程を
示す概略断面図である。 11・・・・・・・・・・・・シリコン基板12・・・
・・・・・・・・・フィールド酸化膜16・・・・・・
・・・・・・ゲートa化膜74.32・・・ポリシリコ
ン膜 15・・・・・・・・・・・・低濃度不純物層16・・
・・・・・・・・・・スペーサー17・・・・・・・・
・・・・高濃度不純物層18・・・・・・・・・・・・
チタン

Claims (2)

    【特許請求の範囲】
  1. (1)MOSFETを有する半導体装置に於いて、少な
    くともゲート電極はポリシリコン膜上にブロッキング膜
    を介して高融点金属のシリサイド膜が形成されている事
    を特徴とするMOS型半導体装置の製造方法。
  2. (2)前記ブロッキング膜が、SiH_4にNH_3や
    支燃性ガスを反応させた絶縁膜もしくは半導体膜でなる
    ことを特徴とする請求項1記載のMOS型半導体装置の
    製造方法。
JP21771590A 1990-08-18 1990-08-18 Mos型半導体装置の製造方法 Pending JPH0499385A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21771590A JPH0499385A (ja) 1990-08-18 1990-08-18 Mos型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21771590A JPH0499385A (ja) 1990-08-18 1990-08-18 Mos型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0499385A true JPH0499385A (ja) 1992-03-31

Family

ID=16708604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21771590A Pending JPH0499385A (ja) 1990-08-18 1990-08-18 Mos型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0499385A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661736A1 (en) * 1993-12-28 1995-07-05 Nec Corporation Method for fabricating multilayer semiconductor device
KR100298581B1 (ko) * 1998-05-21 2001-09-06 윤종용 반도체 소자 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661736A1 (en) * 1993-12-28 1995-07-05 Nec Corporation Method for fabricating multilayer semiconductor device
US5668053A (en) * 1993-12-28 1997-09-16 Nec Corporation Method for fabricating multilayer semiconductor device
KR100298581B1 (ko) * 1998-05-21 2001-09-06 윤종용 반도체 소자 및 그 제조방법

Similar Documents

Publication Publication Date Title
US7501668B2 (en) Semiconductor memory devices having contact pads with silicide caps thereon
US6607958B2 (en) Semiconductor device and method of manufacturing the same
JP3215345B2 (ja) 半導体装置の製造方法
TW200400588A (en) MONOS device having buried metal silicide bit line
US5658815A (en) Method of fabricating silicided LDD transistor
KR100540490B1 (ko) 플러그이온주입을 포함하는 반도체소자의 콘택 형성 방법
TW408475B (en) Semiconductor device with silicide layers and fabrication method thereof
JP3629326B2 (ja) 半導体装置の製造方法
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
JP3190858B2 (ja) 半導体装置およびその製造方法
JPH0499385A (ja) Mos型半導体装置の製造方法
JPH0748562B2 (ja) 半導体装置の製造方法
JP2685034B2 (ja) 半導体装置およびその製造方法
JPH08204193A (ja) 半導体装置の製造方法
JP3185235B2 (ja) 半導体装置の製造方法
JPS6197975A (ja) 半導体装置の製造方法
JPH03155641A (ja) Mos型半導体装置の製造方法
JP3033579B2 (ja) 薄膜トランジスタの製法
JP3172081B2 (ja) 半導体装置及びその製造方法
KR100315037B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법
KR100518220B1 (ko) 반도체 소자의 비트라인 형성방법
JP3959447B2 (ja) 半導体装置の製造方法
JP2000156356A (ja) 半導体装置の製造方法
TW437059B (en) Method for increasing stability of gate resistance