JPH05100821A - プライオリテイエンコーダ装置 - Google Patents

Abstract

(57)【要約】 【目的】 この発明の目的は、ｎビット幅の入力データ
に対し、たとえば“１”の立っているビット位置を順次
検索しエンコードするような処理において、検索処理を
早く終了でき、それによって命令の高速処理が可能なプ
ライオリティエンコーダ装置を提供することである。 【構成】 第１のプライオリティエンコーダ１ａは、入
力データの上位側から“１”または“０”のビット位置
を順次検索してエンコードし出力する。一方、第２のプ
ライオリティエンコーダ１ｂは、入力データの下位側か
ら最初の“１”または“０”のビット位置を検索してエ
ンコードし出力する。比較回路３は、第１および第２の
プライオリティエンコーダ１ａおよび１ｂの各エンコー
ド出力が一致した時点で外部回路に検索処理終了信号を
通知する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、プライオリティエン
コーダ装置に関し、より特定的には検索データの端部か
ら特定論理値のビット位置を順次検索してエンコードを
行なう機能を有したプライオリティエンコーダ装置に関
する。

【０００２】

【従来の技術】図８は、たとえばマイクロプロセッサシ
ステム等のデータ処理装置において、１つの命令で複数
のレジスタにロードあるいはストアを行なう命令コード
の一例を示している。このような命令コードについての
詳細は、ＴＲＯＮＷＡＲＥ Ｖｏｌ．２（パーソナルメ
ディア，１９９０）Ｐ．１４〜７９「ＴＲＯＮ仕様チッ
プの命令セット」に掲載されている。

【０００３】図８（ａ）に示すＬＤＭ命令は、連続した
メモリアドレスに格納されたデータを、複数のレジスタ
にロードする命令である。ソースオペランドは、ｓｒｃ
ｓ３１で指定されるアドレッシングモードに基づいて決
定され、デスティネーションオペランドは１６ビットの
レジスタリスト３３で指定される。ｓｒｃｓ３１とレジ
スタリスト３３との間には、必要に応じｓｒｃｓ３１の
拡張部３２が挿入される。

【０００４】図８（ｂ）に示すＳＴＭ命令は、複数のレ
ジスタに格納されたデータを、連続したメモリアドレス
へストアする命令である。ソースオペランドは、１６ビ
ットのレジスタリスト３６で指定され、デスティネーシ
ョンオペランドは、８ビットのｄｅｓｔｓ３４で指定さ
れるアドレッシングモードに基づいて決定される。ｄｅ
ｓｔｓ３４とレジスタリスト３６との間には、必要に応
じｄｅｓｔｓ３４の拡張部３５が挿入される。

【０００５】ここで、レジスタリスト３３および３６の
各ビット位置は、図９（ａ）に示すように各レジスタ番
号に対応している。図９（ａ）において、Ｒｎはレジス
タ番号ｎのレジスタを表わしている。レジスタリスト３
３および３６の各ビットに“１”が立っているときには
そのビット位置に対応したレジスタをロード、またはス
トアすることを示し、“０”が立っているときにはその
ビット位置に対応したレジスタのロード，ストアを行な
わないことを示している。ただし、ＳＴＭ命令でアドレ
ッシングモードがスタックプッシュのときは、図９
（ｂ）に示すように、Ｒ０〜Ｒ１５のビット割付は図９
（ａ）の場合と逆になっている。

【０００６】図４は、図８に示すような命令コードを処
理するために用いられている従来のプライオリティエン
コーダ装置の一例を示すブロック図である。このような
プライオリティエンコーダ装置は、たとえばマイクロプ
ロセッサシステムにおけるＣＰＵ（中央処理装置）の内
部に設けられている。図４に示すプライオリティエンコ
ーダ装置は、プライオリティエンコーダ１とマスク生成
回路２とを含む。プライオリティエンコーダ１には、た
とえば特開昭６４−８４３７号公報に記載されているよ
うな回路が用いられる。

【０００７】図５は、図４に示すプライオリティエンコ
ーダ１のより詳細な構成を示すブロック図であり、たと
えば特開昭６４−８４３７号公報に記載されている。図
５に示すプライオリティエンコーダは、０検出回路１１
と、下位２ビットエンコード回路１３と、上位２ビット
エンコード回路１２とを含む。０検出回路１１および上
位２ビットエンコード回路１２は、１６ビットの入力デ
ータをエンコードして、上位２ビットの出力オフセット
Ｏｏｆｓ３，Ｏｏｆｓ２を出力する。一方、下位２ビッ
トエンコード回路１３は、１６ビットの入力データをエ
ンコードして、下位２ビットの出力オフセットＯｏｆｓ
１，Ｏｏｆｓ０を出力する。図４に示すマスク生成回路
２は、出力オフセットＯｏｆｓ３〜Ｏｏｆｓ０に基づい
てマスク信号を生成する。このマスク信号は、０検出回
路１１および下位２ビットエンコード回路１３に入力オ
フセットＩｏｆｓ０〜Ｉｏｆｓ３としてフィードバック
される。図５に示す各回路の機能および動作は、特開昭
６４−８４３７号公報に詳細に記載されているので、こ
こではその説明を省略する。

【０００８】図６は、図４に示すプライオリティエンコ
ーダ装置を用いて、図８（ｂ）に示したＳＴＭ命令を、
データ処理装置内でパイプライン処理を実行するとき
の、各ステージで行なう処理を示した図である。レジス
タリスト３６として図１０に示すレジスタリスト４１が
与えられ、アドレッシングモードはスタックプッシュで
はなく、ビット位置とレジスタ番号は図９（ａ）に示す
ように相互に対応しているものとする。レジスタリスト
４１内では、Ｒ５（番号５のレジスタ）とＲ１０とに対
応するビットのみが“１”であるので、図６はＲ５とＲ
１０のストアを連続して行なう処理を示している。な
お、図６において横軸は時間を表わしている。また、マ
イクロ命令の読出、演算実行、演算結果のメモリへのス
トアはパイプライン処理を用いて別ステージで行なわれ
る場合を考える。

【０００９】演算実行ステージ２６では、プライオリテ
ィエンコーダ装置による“１”の検索、およびその結果
に基づくレジスタからメモリデータレジスタへのデータ
の転送が行なわれる。ここで、メモリデータレジスタ
は、メモリへ転送するデータを格納しておくレジスタで
あり、メモリデータレジスタの内容はストアステージ２
７においてメモリへ格納される。

【００１０】図７は、データ処理装置が図６に示す動作
をするときの、図４に示すプライオリティエンコーダ装
置の動作だけを抜き出して示した図である。

【００１１】以下、図４，図６および図７を参照して、
従来のプライオリティエンコーダ装置を用いた場合の演
算実行ステージ２６の処理について説明する。

【００１２】まず、ステップ１では、プライオリティエ
ンコーダ装置はレジスタリストの上位側から“１”を検
索し、オフセット値“５”をエンコードし出力する。
“１”の検索に成功したので、マイクロ命令読出ステー
ジ２５に処理の継続を通知する。

【００１３】次に、ステップ２では、ステップ１でエン
コードされたオフセット値“５”に対応するＲ５をメモ
リデータレジスタに転送する。同時にプライオリティエ
ンコーダ装置は、マスク生成回路によりビット位置５ま
でが０マスクされたレジスタリストの上位側から“１”
を検索し、オフセット値“１０”をエンコードし出力す
る。このとき、“１”の検索に成功したので、マイクロ
命令読出ステージ２５に処理の継続を通知する。

【００１４】次に、ステップ３では、ステップ２でエン
コードされたオフセット値“１０”に対応するＲ１０を
メモリデータレジスタに転送するとともに、プライオリ
ティエンコーダ装置はビット位置１１から“１”を検索
するが、“１”が存在しないので検索に失敗する。その
結果、演算実行ステージ２６はマイクロ命令読出ステー
ジ２５へ、タイミング２８で処理終了信号を出力する。
その処理終了信号を受けて、マイクロ命令読出ステージ
２５は、ＳＴＭ命令の次の命令を処理するためのマイク
ロ命令の読出を開始する。

【００１５】次のステップ４では、読出されたマイクロ
命令は意味がないので、有効な演算処理は行なわれな
い。

【００１６】そして、ステップ５で、ＳＴＭ命令の次の
命令の処理を開始する。

【００１７】

【発明が解決しようとする課題】上述のような命令を処
理するために、従来のプライオリティエンコーダ装置を
用いた場合、プライオリティエンコーダ装置は、“１”
の立っているビット位置のすべてを検索してエンコード
し出力し終えた後も、再び“１”を検索する試行を行な
い、その結果“１”が見つからず検索に失敗することで
検索処理の終了を判断していた。このため、終了判断が
遅れ、検索処理の終了を外部回路に知らせるタイミング
が遅れていた。

【００１８】それゆえに、この発明の目的は、上記のよ
うな検索処理の終了を外部回路に知らせるタイミングを
早めることによって、上述のような命令を高速に処理し
得るプライオリティエンコーダ装置を提供することであ
る。

【００１９】

【課題を解決するための手段】この発明にかかるプライ
オリティエンコーダ装置は、第１および第２のプライオ
リティエンコーダと、比較回路とを備えている。第１の
プライオリティエンコーダは、ｎ（ｎは２以上の整数）
ビット幅の入力データに対し、その一方端から第１の論
理値である最初のビット位置を検索し、その検索結果を
所定ビット数のオフセット値にエンコードして出力す
る。第２のプライオリティエンコーダは、入力データの
他方端から、第１のプライオリティエンコーダの検索方
向とは逆方向に入力データの第１の論理値である最初の
ビット位置を検索し、その検索結果を所定ビット数のオ
フセット値にエンコードして出力する。比較回路は、第
１のプライオリティエンコーダにより出力されたオフセ
ット値と、第２のプライオリティエンコーダにより出力
されたオフセット値とを比較し、その比較結果を出力す
る。

【００２０】

【作用】この発明においてては、第１および第２のプラ
イオリティエンコーダが入力データの両端から“１”ま
たは“０”を検索し、両方の検索結果が一致したときに
比較回路から外部回路に検索処理の終了が通知される。
そのため、従来のプライオリティエンコーダ装置のよう
に、検索処理の終了時において無駄な検索動作を行なう
必要がなくなり、検索処理の終了タイミングが早くな
り、命令を高速に処理できる。

【００２１】

【実施例】図１は、この発明の一実施例のプライオリテ
ィエンコーダ装置の構成を示すブロック図である。図１
に示すプライオリティエンコーダ装置は、第１のプライ
オリティエンコーダ１ａと、第２のプライオリティエン
コーダ１ｂと、マスク生成回路２と、比較回路３とを含
む。第１および第２のプライオリティエンコーダ１ａお
よび１ｂは、並列に設けられ、それぞれに入力データが
与えられる。マスク生成回路２は、第１のプライオリテ
ィエンコーダ１ａに関連して設けられる。したがって、
第１のプライオリティエンコーダ１ａは、すでに検索の
終了したビットをマスクする機能を備えている。一方、
第２のプライオリティエンコーダ１ｂは、マスク機能を
備えていない。その他の点において、第１および第２の
プライオリティエンコーダ１ａ，１ｂは同様の機能を有
しており、それぞれの構成としてはたとえば図５に示す
ような構成を用いることができる。

【００２２】第１のプライオリティエンコーダ１ａは入
力データの一端から“１”のビットを検索するのに対
し、第２のプライオリティエンコーダ１ｂは入力データ
の他端から第１のプライオリティエンコーダ１ａとは逆
方向に最初の“１”のビットを検索する。

【００２３】比較回路３は、第１のプライオリティエン
コーダ１ａによりエンコードされた出力と第２のプライ
オリティエンコーダ１ｂによりエンコードされた出力と
の比較を行なう回路である。マスク生成回路２は、一度
エンコードされ出力されたビット位置が再び出力されな
いために、前回検索されたオフセット値までをゼロにマ
スクするための信号を発生する。一部がマスクされたデ
ータに対し第１のプライオリティエンコーダ１ａは次の
“１”のビット位置を検索する。

【００２４】図２は、従来例の図６に対応するもので、
図１に示す本実施例のプライオリティエンコーダ装置を
用いて、図８（ｂ）に示したＳＴＭ命令のレジスタリス
ト３６として図１０に示したレジスタリスト４１が与え
られパイプライン処理を実行するときの、各ステージで
行なう処理を示した図である。レジスタリスト３６のす
べてのビットが“０”でないことは、予めチェックして
あり、“１”であるビットが１つ以上あるものとする。
また、アドレッシングモードはスタックプッシュではな
く、ビット位置とレジスタ番号は図９（ａ）のように対
応しているものとする。図１０のレジスタリスト４１で
はＲ５とＲ１０とに対応するビットのみが“１”である
ので、図２はＲ５とＲ１０とのストアを連続して行なう
処理について示していることになる。なお、図２におい
て横軸は時間を表わしている。マイクロ命令の読出、演
算実行、演算結果のメモリへのストアはパイプライン処
理を用いて別ステージで行なれる場合を考える。マイク
ロ命令の読出ステージ６０，演算実行ステージ６１，ス
トアステージ６２は、図６の各ステージに対応してい
る。

【００２５】図３は、図１のプライオリティエンコーダ
装置を備えたデータ処理装置が図２の動作をするとき
の、図１のプライオリティエンコーダ装置の動作だけを
抜き出して示した図である。

【００２６】以下には、図１，図２および図３を参照し
て、図１に示す本実施例のプライオリティエンコーダ装
置を用いた場合の演算実行ステージ６１の処理について
説明する。

【００２７】まず、ステップ１では、第１のプライオリ
ティエンコーダ１ａはレジスタリスト（図３参照）の上
位側から“１”を検索し、オフセット値“５”をエンコ
ードし出力する。このとき、第２のプライオリティエン
コーダ１ｂはレジスタリストの下位側から“１”を検索
し、オフセット値“１０”をエンコードし出力する。比
較回路３は、第１のプライオリティエンコーダ１ａのエ
ンコード出力と第２のプライオリティエンコーダ１ｂの
エンコード出力とを比較し、一致しているか否かを検出
する。このとき、第１および第２のプライオリティエン
コーダ１ａおよび１ｂのエンコード出力は一致していな
いので、比較回路３はマイクロ命令読出ステージ６０に
処理継続を通知する。

【００２８】次に、ステップ２では、ステップ１でエン
コードされたオフセット値“５”に対応するＲ５をメモ
リデータレジスタに転送するとともに、第１のプライオ
リティエンコーダ１ａはマスク生成回路２により生成さ
れたマスク信号によってビット位置５までが０マスクさ
れたレジスタリストの上位側から“１”を検索し、オフ
セット値“１０”をエンコードし出力する。このとき、
第２のプライオリティエンコーダ１ｂは、オフセット値
“１０”をエンコードし出力している。比較回路３は、
第１のプライオリティエンコーダ１ａのエンコード出力
と第２のプライオリティエンコーダ１ｂのエンコード出
力とを比較し、一致しているか否かを検出する。このと
き、両エンコード出力は一致しているので、比較回路３
はマイクロ命令読出ステージ６０へタイミング６３で処
理終了信号を出力する。この処理終了信号を受けて、マ
イクロ命令読出ステージ６０ではＳＴＭ命令に対する処
理を終了し、ＳＴＭ命令の次の命令を処理するためのマ
イクロ命令の読出を開始する。

【００２９】次に、ステップ３では、ステップ２でエン
コードされたオフセット値“１０”に対応するＲ１０を
メモリデータレジスタに転送する。

【００３０】そして、ステップ４では、ＳＴＭ命令の次
の命令の処理を開始する。上記のように、図１に示す実
施例のプライオリティエンコーダ装置では、図４に示す
従来のプライオリティエンコーダ装置に比べ、ＳＴＭ命
令の処理に要するステップ数が４ステップ（４クロック
サイクル）から３ステップ（３クロックサイクル）へと
減少し、データ処理が高速化されている。

【００３１】なお、上記実施例でおいては、一度出力さ
れたビット位置が再び出力されないようにする方法とし
て、入力データをマスク生成回路を用いてゼロマスクす
る方法を用いたが、入力データの所定位置までをゼロク
リアする方法を用いてもよいし、その他の方法を用いて
もよい。

【００３２】また、上記実施例では、第２のプライオリ
ティエンコーダ１ｂは、レジスタリストの下位側から最
初の“１”を検索したところでその動作を停止するもの
として示されている。しかしながら、レジスタリストの
ビット幅が長い場合、第２のプライオリティエンコーダ
１ｂにもマスク生成回路を設け、第１および第２のプラ
イオリティエンコーダ１ａおよび１ｂがレジスタリスト
の両端側から順次“１”のビット位置を検索する構成と
してもよい。この場合、第１のプライオリティエンコー
ダ１ａのエンコード出力と第２のプライオリティエンコ
ーダ１ｂのエンコード出力とが行き違う場合があるの
で、両者のエンコード出力の差が所定値以下になったと
きは第１および第２のプライオリティエンコーダ１ａお
よび１ｂのいずれかの検索動作を停止させるような構成
とすればよい。このように、第１および第２のプライオ
リティエンコーダ１ａおよび１ｂがレジスタリストの両
端側から順次検索動作を行なうような実施例では、図１
に示す実施例に比べてさらにデータ処理の高速化が図れ
る。

【００３３】

【発明の効果】以上のように、この発明によれば、ｎビ
ット幅のデータに対し、たとえば“１”の立っているビ
ット位置を順次検索しエンコードするような処理におい
て、互いに入力データの逆方向から検索を行なう２つの
プライオリティエンコーダを設け、２つのプライオリテ
ィエンコーダの出力を比較することにより検索の終了を
判定するように構成されているため、処理の終了を速い
タイミングで外部回路に通知できる。その結果、連続す
るビット検索を伴うデータ処理において、処理時間を大
幅に短縮化できるという効果を奏する。

【図面の簡単な説明】

【図１】この発明の一実施例のプライオリティエンコー
ダ装置の構成を示すブロック図である。

【図２】図１に示すプライオリティエンコーダ装置を用
いたＳＴＭ命令のパイプライン処理を示した図である。

【図３】図１に示すプライオリティエンコーダ装置の動
作を示した図である。

【図４】従来のプライオリティエンコーダ装置の構成の
一例を示すブロック図である。

【図５】プライオリティエンコーダの構成の一例を示す
ブロック図である。

【図６】図４に示す従来のプライオリティエンコーダ装
置を用いたＳＴＭ命令のパイプライン処理を示した図で
ある。

【図７】図４に示す従来のプライオリティエンコーダ装
置の動作を示した図である。

【図８】ＬＤＭ命令とＳＴＭ命令との命令フォーマット
を示した図である。

【図９】レジスタリストの各ビット位置と各レジスタと
の対応関係を示した図である。

【図１０】ＬＤＭ命令，ＳＴＭ命令におけるレジスタリ
ストの一例を示す図である。

【符号の説明】

１ａ 第１のプライオリティエンコーダ １ｂ 第２のプライオリティエンコーダ ２ マスク生成回路 ３ 比較回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ｎ（ｎは２以上の整数）ビット幅の入力
   データに対し、その一方端から第１の論理値である最初
   のビット位置を検索し、その検索結果を所定ビット数の
   オフセット値にエンコードして出力する第１のプライオ
   リティエンコーダ、 前記入力データの他方端から、前記第１のプライオリテ
   ィエンコーダの検索方向とは逆方向に前記入力データの
   第１の論理値である最初のビット位置を検索し、その検
   索結果を所定ビット数のオフセット値にエンコードして
   出力する第２のプライオリティエンコーダ、および前記
   第１のプライオリティエンコーダにより出力されたオフ
   セット値と、前記第２のプライオリティエンコーダによ
   り出力されたオフセット値とを比較し、その比較結果を
   出力する比較回路を備える、プライオリティエンコーダ
   装置。