JPH05100878A - 選択回路エラー検出方式 - Google Patents
選択回路エラー検出方式Info
- Publication number
- JPH05100878A JPH05100878A JP3257806A JP25780691A JPH05100878A JP H05100878 A JPH05100878 A JP H05100878A JP 3257806 A JP3257806 A JP 3257806A JP 25780691 A JP25780691 A JP 25780691A JP H05100878 A JPH05100878 A JP H05100878A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parity
- selection
- error
- selection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 title claims description 21
- 230000007257 malfunction Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【目的】 少ないハードウエア量の増加で、選択回路の
誤動作を検出可能にする。 【構成】 パリティを含むデータを保持する複数のデー
タ保持回路１，２と、選択回路６と、パリティチェック
回路７と、選択信号１０，１２のデコード回路３と、各
データ保持回路１，２のパリティ反転制御回路４，５
と、制御信号１１を入力し、パリティエラー検出後に選
択エラーを検出するエラー判別回路８とを有している。
更に上記デコード回路３はイネーブル端子を有してい
る。データパリティエラーと選択エラーを判別するエラ
ー判別回路を有している。
誤動作を検出可能にする。 【構成】 パリティを含むデータを保持する複数のデー
タ保持回路１，２と、選択回路６と、パリティチェック
回路７と、選択信号１０，１２のデコード回路３と、各
データ保持回路１，２のパリティ反転制御回路４，５
と、制御信号１１を入力し、パリティエラー検出後に選
択エラーを検出するエラー判別回路８とを有している。
更に上記デコード回路３はイネーブル端子を有してい
る。データパリティエラーと選択エラーを判別するエラ
ー判別回路を有している。
Description
【０００１】
【産業上の利用分野】本発明は、選択回路の誤動作を検
出する選択回路エラー検出方式に関する。
出する選択回路エラー検出方式に関する。
【０００２】
【従来の技術】従来、選択回路の誤動作を検出する方式
として、選択回路を二重化しそれぞれの選択回路の出力
値を比較して一致しているかどうかを調べる方式があ
る。
として、選択回路を二重化しそれぞれの選択回路の出力
値を比較して一致しているかどうかを調べる方式があ
る。
【０００３】また、公知例として特開昭６０−１４４８
３５号（選択回路エラー検出方式）のデコーダ回路の入
力信号パス値に対するパリティの偶数／奇数からエラー
を検出する方式、特開平０１−３０９１３７号（選択回
路誤動作検出方式）のデータ保持回路に固有の識別値を
保持させ選択回路の出力の識別値により誤動作を判別す
る方式等がある。
３５号（選択回路エラー検出方式）のデコーダ回路の入
力信号パス値に対するパリティの偶数／奇数からエラー
を検出する方式、特開平０１−３０９１３７号（選択回
路誤動作検出方式）のデータ保持回路に固有の識別値を
保持させ選択回路の出力の識別値により誤動作を判別す
る方式等がある。
【０００４】
【発明が解決しようとする課題】しかしながら、選択回
路の誤動作を検出する方式では、二重化によりハードウ
エア量が２倍必要とする。
路の誤動作を検出する方式では、二重化によりハードウ
エア量が２倍必要とする。
【０００５】それ故に本発明の課題は、ハードウエア物
量を増大させることなく選択回路の誤動作を検出する方
法を提供することにある。
量を増大させることなく選択回路の誤動作を検出する方
法を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、パリテ
ィを含むデータを保持するデータ保持回路群のうち、い
づれか１つのデータ保持回路の出力が選択回路で選択さ
れ、該選択回路の出力でパリティチェックを行う選択回
路エラー検出方式において、選択信号をデコードするデ
コード手段と、上記各データ保持回路の上記パリティを
反転する反転手段とを有し、選択されない上記データ保
持回路のパリティを反転して上記選択回路へ入力し、上
記選択回路が誤動作により不正な上記データ保持回路の
データを出力した場合、上記パリティチェックで選択エ
ラーを検出することを特徴とする選択回路エラー検出方
式が得られる。
ィを含むデータを保持するデータ保持回路群のうち、い
づれか１つのデータ保持回路の出力が選択回路で選択さ
れ、該選択回路の出力でパリティチェックを行う選択回
路エラー検出方式において、選択信号をデコードするデ
コード手段と、上記各データ保持回路の上記パリティを
反転する反転手段とを有し、選択されない上記データ保
持回路のパリティを反転して上記選択回路へ入力し、上
記選択回路が誤動作により不正な上記データ保持回路の
データを出力した場合、上記パリティチェックで選択エ
ラーを検出することを特徴とする選択回路エラー検出方
式が得られる。
【０００７】また、本発明によれば、上記デコード手段
において制御信号を入力するイネーブル端子を有するこ
とを特徴とする選択回路エラー検出方式が得られる。
において制御信号を入力するイネーブル端子を有するこ
とを特徴とする選択回路エラー検出方式が得られる。
【０００８】また、本発明によれば、上記パリティチェ
ック結果及び制御信号を入力し、データパリティエラー
と選択エラーを判別するエラー判別手段を有することを
特徴とする選択回路エラー検出方式が得られる。
ック結果及び制御信号を入力し、データパリティエラー
と選択エラーを判別するエラー判別手段を有することを
特徴とする選択回路エラー検出方式が得られる。
【０００９】
【作用】デコード回路は選択信号を入力し、デコード結
果をパリティ反転制御回路に出力する。パリティ反転制
御回路は、選択されていないデータ保持回路のパリティ
を反転させる。選択回路が誤動作し、選択されていない
データ保持回路の値を出力した場合、パリティチェック
回路でエラーとなる。データ保持回路のパリティエラー
と選択回路の選択エラーを区別するため、デコード回路
は制御信号を入力し、選択エラー判別時にのみパリティ
反転制御回路でパリティを反転させる。また、エラー判
別回路は制御信号を入力し、パリティエラー検出後に選
択エラーを検出する。
果をパリティ反転制御回路に出力する。パリティ反転制
御回路は、選択されていないデータ保持回路のパリティ
を反転させる。選択回路が誤動作し、選択されていない
データ保持回路の値を出力した場合、パリティチェック
回路でエラーとなる。データ保持回路のパリティエラー
と選択回路の選択エラーを区別するため、デコード回路
は制御信号を入力し、選択エラー判別時にのみパリティ
反転制御回路でパリティを反転させる。また、エラー判
別回路は制御信号を入力し、パリティエラー検出後に選
択エラーを検出する。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１は、本発明の選択回路エラー検出方式
の一実施例を示すブロック図である。図１を参照して、
選択回路エラー検出方式はパリティを含むデータを保持
する第１及び第２のデータ保持回路１，２と、選択回路
６と、パリティチェック回路７と、第１及び第２の選択
信号１０，１２のデコード回路３と、第１及び第２のパ
リティ反転制御回路４，５とを有している。第１及び第
２の選択信号１０，１２はまったく同じ信号であるが、
これらを出力する回路は異なっていた方が良い。なぜな
ら、もし同じ一つの回路からこれらの信号が出力される
ものとすると、この回路の故障により第１及び第２の選
択信号１０，１２は共に誤動作してしまい、その結果、
選択回路６の誤動作を検出できなくなるからである。
の一実施例を示すブロック図である。図１を参照して、
選択回路エラー検出方式はパリティを含むデータを保持
する第１及び第２のデータ保持回路１，２と、選択回路
６と、パリティチェック回路７と、第１及び第２の選択
信号１０，１２のデコード回路３と、第１及び第２のパ
リティ反転制御回路４，５とを有している。第１及び第
２の選択信号１０，１２はまったく同じ信号であるが、
これらを出力する回路は異なっていた方が良い。なぜな
ら、もし同じ一つの回路からこれらの信号が出力される
ものとすると、この回路の故障により第１及び第２の選
択信号１０，１２は共に誤動作してしまい、その結果、
選択回路６の誤動作を検出できなくなるからである。
【００１２】第１及び第２の選択信号１０，１２が
「０」の時、選択回路６は、パリティを含むデータを保
持する第１のデータ保持回路１を選択し、この第１のデ
ータ保持回路１のデータ及びパリティを出力する。デコ
ード回路３は、デコード出力１７を「０」にし、選択さ
れたデータ保持回路１のパリティを排他的論理和による
第１のパリティ反転制御回路４で反転させずにそのまま
選択回路６に入力する。また、デコード回路３は、デコ
ード出力１８を「１」にし、選択されない第２のデータ
保持回路２のパリティを第２のパリティ反転制御回路５
で反転させて選択回路６に入力させる。
「０」の時、選択回路６は、パリティを含むデータを保
持する第１のデータ保持回路１を選択し、この第１のデ
ータ保持回路１のデータ及びパリティを出力する。デコ
ード回路３は、デコード出力１７を「０」にし、選択さ
れたデータ保持回路１のパリティを排他的論理和による
第１のパリティ反転制御回路４で反転させずにそのまま
選択回路６に入力する。また、デコード回路３は、デコ
ード出力１８を「１」にし、選択されない第２のデータ
保持回路２のパリティを第２のパリティ反転制御回路５
で反転させて選択回路６に入力させる。
【００１３】第１及び第２の選択信号１０，１２が
「１」の時、選択回路６は、パリティを含むデータを保
持する第２のデータ保持回路２を選択し、第２のデータ
保持回路２のデータ及びパリティを出力する。デコード
回路３は、デコード出力１８を「０」にし、選択された
第２のデータ保持回路２のパリティを排他的論理和によ
る第２のパリティ反転制御回路５で反転させずにそのま
ま選択回路６に入力する。また、デコード回路３は、デ
コード出力１７を「１」にし、選択されない第１のデー
タ保持回路１のパリティを第１のパリティ反転制御回路
４で反転させて選択回路６に入力させる。
「１」の時、選択回路６は、パリティを含むデータを保
持する第２のデータ保持回路２を選択し、第２のデータ
保持回路２のデータ及びパリティを出力する。デコード
回路３は、デコード出力１８を「０」にし、選択された
第２のデータ保持回路２のパリティを排他的論理和によ
る第２のパリティ反転制御回路５で反転させずにそのま
ま選択回路６に入力する。また、デコード回路３は、デ
コード出力１７を「１」にし、選択されない第１のデー
タ保持回路１のパリティを第１のパリティ反転制御回路
４で反転させて選択回路６に入力させる。
【００１４】いま、選択回路６が誤動作した場合、選択
回路６のパリティ出力は選択されない第２のデータ保持
回路２の反転された不正のパリティとなるため、パリテ
ィチェック回路７でエラーを検出することができる。
回路６のパリティ出力は選択されない第２のデータ保持
回路２の反転された不正のパリティとなるため、パリテ
ィチェック回路７でエラーを検出することができる。
【００１５】ところが、このままではパリティチェック
回路７で検出したエラーが、選択された第１データ保持
回路１もしくは第２のデータ回路２の故障による本来の
パリティエラーなのか、または選択回路６の故障による
選択エラーかを区別できないという問題が残る。そこ
で、デコード回路３にイネーブル端子を設け、パリティ
エラー検出と選択エラー検出を分けておこなうようにす
る。
回路７で検出したエラーが、選択された第１データ保持
回路１もしくは第２のデータ回路２の故障による本来の
パリティエラーなのか、または選択回路６の故障による
選択エラーかを区別できないという問題が残る。そこ
で、デコード回路３にイネーブル端子を設け、パリティ
エラー検出と選択エラー検出を分けておこなうようにす
る。
【００１６】パリティエラー検出時には、制御信号１１
を「０」にし、デコード回路３の第１及び第２のパリテ
ィ制御信号１７，１８を全て「０」にする。第１及び第
２のパリティ反転制御回路４，５はパリティを反転せず
に選択回路６に出力する。選択回路６のパリティ出力は
反転していないため、パリティエラー検出回路８でのパ
リティエラー検出結果は、各データ保持回路１，２で保
持するデータのパリティエラーとなる。
を「０」にし、デコード回路３の第１及び第２のパリテ
ィ制御信号１７，１８を全て「０」にする。第１及び第
２のパリティ反転制御回路４，５はパリティを反転せず
に選択回路６に出力する。選択回路６のパリティ出力は
反転していないため、パリティエラー検出回路８でのパ
リティエラー検出結果は、各データ保持回路１，２で保
持するデータのパリティエラーとなる。
【００１７】選択エラー検出時には、制御信号１１を
「１」にし、デコード回路３の第１及び第２のパリティ
反転制御信号１７，１８を選択信号１０に従ってそれぞ
れ出力させる。第１及び第２のパリティ反転制御回路
４，５は選択された第１及び第２のデータ保持回路１，
２のパリティを反転せず、選択されない第１及び第２の
データ保持回数１，２のパリティを反転して、選択回路
６に出力する。選択回路６が誤動作し、選択されていな
い第１及び第２のデータ保持回路１，２のデータ及びパ
リティを出力した場合、パリティは反転している。パリ
ティチェック回路７でのパリティエラー検出結果は、選
択回路６の選択エラーとなる。
「１」にし、デコード回路３の第１及び第２のパリティ
反転制御信号１７，１８を選択信号１０に従ってそれぞ
れ出力させる。第１及び第２のパリティ反転制御回路
４，５は選択された第１及び第２のデータ保持回路１，
２のパリティを反転せず、選択されない第１及び第２の
データ保持回数１，２のパリティを反転して、選択回路
６に出力する。選択回路６が誤動作し、選択されていな
い第１及び第２のデータ保持回路１，２のデータ及びパ
リティを出力した場合、パリティは反転している。パリ
ティチェック回路７でのパリティエラー検出結果は、選
択回路６の選択エラーとなる。
【００１８】第１及び第２のデータ保持回路１，２が故
障している場合、パリティエラー検出時にパリティチェ
ック回路７はエラーを出力し、更に選択エラー検出時に
もエラーを出力してしまう。そこで、パリティエラー検
出後に選択エラーを検出することにする。パリティエラ
ー検出時エラーしていなければ選択エラーの検出を行
い、パリティエラー検出時エラーとしていれば選択エラ
ーの検出を行わない。
障している場合、パリティエラー検出時にパリティチェ
ック回路７はエラーを出力し、更に選択エラー検出時に
もエラーを出力してしまう。そこで、パリティエラー検
出後に選択エラーを検出することにする。パリティエラ
ー検出時エラーしていなければ選択エラーの検出を行
い、パリティエラー検出時エラーとしていれば選択エラ
ーの検出を行わない。
【００１９】上述のエラー判別を行うためエラー判別回
路８を設ける。エラー判別回路８は、パリティチェック
回路７のチェック結果に加え制御信号１１を入力して、
パリティエラー及び選択エラーを判別し出力する。
路８を設ける。エラー判別回路８は、パリティチェック
回路７のチェック結果に加え制御信号１１を入力して、
パリティエラー及び選択エラーを判別し出力する。
【００２０】
【発明の効果】以上説明したように本発明の選択回路エ
ラー検出方式によると、選択回路によって不正に選ばれ
たデータが選択回路から出力された場合、これを検出で
きるのでデータ化け等の事故を未然に防ぐことができ、
さらに、一般的によく用いられるパリティチェック回路
を利用するためハードウエア量の増加を少なくできる効
果がある。
ラー検出方式によると、選択回路によって不正に選ばれ
たデータが選択回路から出力された場合、これを検出で
きるのでデータ化け等の事故を未然に防ぐことができ、
さらに、一般的によく用いられるパリティチェック回路
を利用するためハードウエア量の増加を少なくできる効
果がある。
【図１】本発明の選択回路エラー検出方式の一実施例を
示すブロック図である。
示すブロック図である。
１，２ データ保持回路 ３ デコード回路 ４，５ パリティ反転制御回路 ６ 選択回路 ７ パリティチェック回路 ８ エラー判別回路 １０，１２ 選択信号 １１ 制御信号 １３ 選択データ出力 １４ 選択パリティ出力 １５ パリティエラー １６ 選択エラー １７，１８ パリティ反転制御信号
Claims (3)
- 【請求項１】 パリティを含むデータを保持するデータ
保持回路群のうち、いづれか１つのデータ保持回路の出
力が選択回路で選択され、該選択回路の出力でパリティ
チェックを行う選択回路エラー検出方式において、選択
信号をデコードするデコード手段と、上記各データ保持
回路の上記パリティを反転する反転手段とを有し、選択
されない上記データ保持回路の上記パリティを反転して
上記選択回路へ入力し、上記選択回路が誤動作により不
正な上記データ保持回路のデータを出力した場合、パリ
ティチェックで選択エラーを検出することを特徴とする
選択回路エラー検出方式。 - 【請求項２】 上記デコード手段において制御信号を入
力するイネーブル端子を有することを特徴とする請求範
囲第１項記載の選択回路エラー検出方式。 - 【請求項３】 上記パリティチェック結果及び制御信号
を入力し、データパリティエラーと選択エラーを判別す
るエラー判別手段を有することを特徴とする請求範囲１
又は２項記載の選択回路エラー検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3257806A JPH05100878A (ja) | 1991-10-04 | 1991-10-04 | 選択回路エラー検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3257806A JPH05100878A (ja) | 1991-10-04 | 1991-10-04 | 選択回路エラー検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100878A true JPH05100878A (ja) | 1993-04-23 |
Family
ID=17311374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3257806A Withdrawn JPH05100878A (ja) | 1991-10-04 | 1991-10-04 | 選択回路エラー検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100878A (ja) |
-
1991
- 1991-10-04 JP JP3257806A patent/JPH05100878A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05100878A (ja) | 選択回路エラー検出方式 | |
| US6027243A (en) | Parity check circuit | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH05108385A (ja) | エラー訂正回路診断方式 | |
| JP2752929B2 (ja) | プログラム暴走検出装置および暴走検出方法 | |
| JPS61224044A (ja) | エラ−・チエツク回路 | |
| JP2900550B2 (ja) | ビットエラー検出訂正回路 | |
| JP2976621B2 (ja) | 半導体集積回路 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| JPH08153013A (ja) | 誤り検出回路 | |
| JPH03189736A (ja) | 選択回路の障害検出方式 | |
| JPS62144250A (ja) | 誤り訂正回路を有する情報処理装置 | |
| JPH03113644A (ja) | 多数決誤り検出回路 | |
| JPH05300117A (ja) | フレーム変換エラー検出回路 | |
| JPH0336634A (ja) | レジスタフアイルを含む回路の故障検出方式 | |
| JPH01171031A (ja) | 故障検出回路 | |
| JPH04304541A (ja) | バスインタフェース回路 | |
| JPH04242835A (ja) | 故障検出システム | |
| JPS6155696B2 (ja) | ||
| JPH02278343A (ja) | 診断方式 | |
| JPS59178545A (ja) | エラ−検出方式 | |
| JPH01273450A (ja) | データ誤り検出回路試験方式 | |
| JPH06132938A (ja) | フレーム変換エラー補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |