JPH04242835A - 故障検出システム - Google Patents
故障検出システムInfo
- Publication number
- JPH04242835A JPH04242835A JP2416166A JP41616690A JPH04242835A JP H04242835 A JPH04242835 A JP H04242835A JP 2416166 A JP2416166 A JP 2416166A JP 41616690 A JP41616690 A JP 41616690A JP H04242835 A JPH04242835 A JP H04242835A
- Authority
- JP
- Japan
- Prior art keywords
- selection instruction
- signal
- registers
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は故障検出システムに関し
、特に、検査パリティビット付きの複数のデータの内の
１つを選択するマルチプレクサ回路の故障検出を行なう
故障検出システムに関する。
、特に、検査パリティビット付きの複数のデータの内の
１つを選択するマルチプレクサ回路の故障検出を行なう
故障検出システムに関する。
【０００２】
【従来の技術】近年、データ処理を行なうシステムの普
及に伴い、システムの高信頼性が要求されている。反面
、システム規模の拡大、ハードウェアの複雑化に伴い、
装置故障の割合は高くなっている。特に、未検出となっ
た故障部品から生じる処理データの不正によりシステム
故障が発生する場合があり、これを防止するため故障検
出率の向上の必要性が問われている。
及に伴い、システムの高信頼性が要求されている。反面
、システム規模の拡大、ハードウェアの複雑化に伴い、
装置故障の割合は高くなっている。特に、未検出となっ
た故障部品から生じる処理データの不正によりシステム
故障が発生する場合があり、これを防止するため故障検
出率の向上の必要性が問われている。
【０００３】図３はマルチプレクサ回路の故障に伴う処
理データ不正を検出するための従来の故障検出システム
の一例を示したブロック図である。同図に示すように、
従来のこの種の故障検出システムは、１ビットの検査パ
リティビットとＬビットの処理データとが格納されるＮ
個のレジスタ１０２−１〜１０２−Ｎと、レジスタ１０
２−１〜１０２−Ｎの出力データを入力とし、Ｍビット
構成（Ｍは２をＭ乗した時、Ｎとなる値）の選択指示信
号の指示により特定のレジスタの出力データを選択して
出力するマルチプレクサ回路（ＭＰＸ）１０７と、マル
チプレクサ回路１０７の出力データに含まれる検査パリ
ティビットに基づいて処理データのビット誤りを検出す
るパリティチェック回路（ＰＣ）１０９と、パリティチ
ェック回路１０９の誤り検出報告を保持するパリティエ
ラーインディケータ（ＰＥ）１１０と、マルチプレクサ
回路１０７の出力データをラッチするデータレジスタ（
ＤＲ）１１１と、マイクロプログラム制御方式のプロセ
ッサ（ＭＰＵ）１０１と、プロセッサ１０１から読み書
き可能でマルチプレクサ回路１０７に対する選択指示信
号を保持する選択指示レジスタ（ＳＥＬＲ）１０３とか
ら構成されていた。
理データ不正を検出するための従来の故障検出システム
の一例を示したブロック図である。同図に示すように、
従来のこの種の故障検出システムは、１ビットの検査パ
リティビットとＬビットの処理データとが格納されるＮ
個のレジスタ１０２−１〜１０２−Ｎと、レジスタ１０
２−１〜１０２−Ｎの出力データを入力とし、Ｍビット
構成（Ｍは２をＭ乗した時、Ｎとなる値）の選択指示信
号の指示により特定のレジスタの出力データを選択して
出力するマルチプレクサ回路（ＭＰＸ）１０７と、マル
チプレクサ回路１０７の出力データに含まれる検査パリ
ティビットに基づいて処理データのビット誤りを検出す
るパリティチェック回路（ＰＣ）１０９と、パリティチ
ェック回路１０９の誤り検出報告を保持するパリティエ
ラーインディケータ（ＰＥ）１１０と、マルチプレクサ
回路１０７の出力データをラッチするデータレジスタ（
ＤＲ）１１１と、マイクロプログラム制御方式のプロセ
ッサ（ＭＰＵ）１０１と、プロセッサ１０１から読み書
き可能でマルチプレクサ回路１０７に対する選択指示信
号を保持する選択指示レジスタ（ＳＥＬＲ）１０３とか
ら構成されていた。
【０００４】そして、レジスタ１０２−１〜１０２−Ｎ
からデータレジスタ１１１に至るまでの処理データの通
過パス及びマルチプレクサ回路１０７内部のデータ通過
部の故障を、検査パリティビットの付加された処理デー
タをパリティチェック回路１０９でチェックすることに
より検出するようにし、また、選択指示信号の誤りをプ
ロセッサ１０１で選択指示レジスタ１０３に選択指示信
号を書き込んだ後、その内容を読み出して書き込んだ内
容と比較することにより検出するようにしている。
からデータレジスタ１１１に至るまでの処理データの通
過パス及びマルチプレクサ回路１０７内部のデータ通過
部の故障を、検査パリティビットの付加された処理デー
タをパリティチェック回路１０９でチェックすることに
より検出するようにし、また、選択指示信号の誤りをプ
ロセッサ１０１で選択指示レジスタ１０３に選択指示信
号を書き込んだ後、その内容を読み出して書き込んだ内
容と比較することにより検出するようにしている。
【０００５】
【発明が解決しようとする課題】上述したように、従来
は、パリティチェック回路１０９でマルチプレクサ回路
１０７の故障を検出するようにしているが、マルチプレ
クサ回路１０７内部の選択指示信号に基づいて出力デー
タの選択を行なうデータ選択制御部に故障が発生した場
合は、マルチプレクサ回路１０７から出力されるデータ
は選択されていないレジスタのデータとなるが、検査パ
リティビットと処理データとは正しいので、パリティチ
ェック回路１０９では故障を検出できないという問題が
ある。また、従来は、プロセッサ１０１で選択指示レジ
スタ１０３に選択指示信号を書き込んだ後、それを読み
出して書き込んだ内容と比較することにより選択指示信
号の誤りを検出するようにしているが、選択指示レジス
タ１０３の出力部，出力パスの故障を検出できないとい
う問題があった。
は、パリティチェック回路１０９でマルチプレクサ回路
１０７の故障を検出するようにしているが、マルチプレ
クサ回路１０７内部の選択指示信号に基づいて出力デー
タの選択を行なうデータ選択制御部に故障が発生した場
合は、マルチプレクサ回路１０７から出力されるデータ
は選択されていないレジスタのデータとなるが、検査パ
リティビットと処理データとは正しいので、パリティチ
ェック回路１０９では故障を検出できないという問題が
ある。また、従来は、プロセッサ１０１で選択指示レジ
スタ１０３に選択指示信号を書き込んだ後、それを読み
出して書き込んだ内容と比較することにより選択指示信
号の誤りを検出するようにしているが、選択指示レジス
タ１０３の出力部，出力パスの故障を検出できないとい
う問題があった。
【０００６】本発明の目的はマルチプレクサ回路のデー
タ選択制御部の故障，選択指示レジスタの出力部，出力
パスの故障を検出できる故障検出システムを提供するこ
とにある。
タ選択制御部の故障，選択指示レジスタの出力部，出力
パスの故障を検出できる故障検出システムを提供するこ
とにある。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するため、検査パリティビットと処理データとが格納さ
れるＮ個のレジスタと、該Ｎ個のレジスタと対応するＮ
個のデータの内の１つを符号化された選択指示信号に従
って選択するマルチプレクサ回路と、前記Ｎ個のデータ
と対応するＮ本の信号線を有し、前記選択指示信号をデ
コードして前記選択指示信号が選択するデータと対応す
る信号線を有効にし、残りの信号線を無効とする復号化
回路と、前記Ｎ個のレジスタ対応に設けられ、対応する
レジスタの検査パリティビットを一方の入力とし、前記
復号化回路のＮ本の信号線の内の対応する信号線を他方
の入力とし、前記他方の入力である前記復号化回路の信
号線が有効の場合は前記一方の入力である検査パリティ
ビットを通過出力し、前記他方の入力である前記復号化
回路の信号が無効の場合は前記一方の入力である検査パ
リティビットを反転出力するＮ個のゲートと、前記マル
チプレクサ回路の出力データのパリティチェックを行な
うパリティチェック回路とを設け、前記Ｎ個のゲートの
出力と前記Ｎ個のレジスタの処理データとをそれぞれ前
記Ｎ個のレジスタに対応するデータとして前記マルチプ
レクサ回路に入力するようにしたものである。また、本
発明は上記目的を達成するため、マイクロプログラム制
御方式のプロセッサと、該プロセッサにより読み書き可
能で、前記マルチプレクサ回路に対する選択指示信号が
書込まれる第１の選択指示レジスタと、前記プロセッサ
により読み書き可能で、前記第１の選択指示レジスタと
同一の選択指示信号が書込まれる第２の選択指示レジス
タと、前記第１，第２の選択指示レジスタの出力を比較
する比較回路とを備え、前記プロセッサは前記第１，第
２の選択指示レジスタに対して同一の選択指示信号を書
き込んだ後、前記第２の選択指示レジスタの内容を読み
込み、書き込んだ選択指示信号と一致するか否かを判定
する。
するため、検査パリティビットと処理データとが格納さ
れるＮ個のレジスタと、該Ｎ個のレジスタと対応するＮ
個のデータの内の１つを符号化された選択指示信号に従
って選択するマルチプレクサ回路と、前記Ｎ個のデータ
と対応するＮ本の信号線を有し、前記選択指示信号をデ
コードして前記選択指示信号が選択するデータと対応す
る信号線を有効にし、残りの信号線を無効とする復号化
回路と、前記Ｎ個のレジスタ対応に設けられ、対応する
レジスタの検査パリティビットを一方の入力とし、前記
復号化回路のＮ本の信号線の内の対応する信号線を他方
の入力とし、前記他方の入力である前記復号化回路の信
号線が有効の場合は前記一方の入力である検査パリティ
ビットを通過出力し、前記他方の入力である前記復号化
回路の信号が無効の場合は前記一方の入力である検査パ
リティビットを反転出力するＮ個のゲートと、前記マル
チプレクサ回路の出力データのパリティチェックを行な
うパリティチェック回路とを設け、前記Ｎ個のゲートの
出力と前記Ｎ個のレジスタの処理データとをそれぞれ前
記Ｎ個のレジスタに対応するデータとして前記マルチプ
レクサ回路に入力するようにしたものである。また、本
発明は上記目的を達成するため、マイクロプログラム制
御方式のプロセッサと、該プロセッサにより読み書き可
能で、前記マルチプレクサ回路に対する選択指示信号が
書込まれる第１の選択指示レジスタと、前記プロセッサ
により読み書き可能で、前記第１の選択指示レジスタと
同一の選択指示信号が書込まれる第２の選択指示レジス
タと、前記第１，第２の選択指示レジスタの出力を比較
する比較回路とを備え、前記プロセッサは前記第１，第
２の選択指示レジスタに対して同一の選択指示信号を書
き込んだ後、前記第２の選択指示レジスタの内容を読み
込み、書き込んだ選択指示信号と一致するか否かを判定
する。
【０００８】
【作用】復号化回路はＮ個のレジスタの内の１つを選択
する選択指示信号をデコードし、Ｎ個のレジスタと対応
するＮ本の信号線の内の選択指示信号が示すレジスタと
対応する信号線のみを有効とし、他の信号線を無効にす
る。復号化回路のＮ本の信号線はそれぞれＮ個のレジス
タ対応に設けられたゲートの一方の入力となっている。 また、各ゲートの他方の入力には対応するレジスタの検
査パリティビットが加えられている。各ゲートは一方の
入力となっている復号化回路の信号線が有効になってい
る場合は他方の入力である検査パリティビットを通過出
力し、無効になっている場合は反転出力する。マルチプ
レクサ回路はＮ個のゲートの出力とＮ個のレジスタの処
理データとをそれぞれＮ個のレジスタに対応した入力デ
ータとし、それらの内の選択指示信号が示すレジスタ対
応のデータを出力する。従って、マルチプレクサ回路の
データ選択制御部に故障がある場合は、マルチプレクサ
回路からは処理データとゲートにより反転された反転検
査パリティビットとが出力されることになるので、パリ
ティチェック回路により故障が検出される。マイクロプ
ログラム制御方式のプロセッサは第１の選択指示レジス
タにマルチプレクサ回路に対する選択指示信号を書き込
むと共に、第２の選択指示レジスタに同一の内容を書き
込む。両者の内容は比較器により比較される。また、プ
ロセッサは第２の選択指示レジスタの内容を読み込み、
書き込んだ内容と一致するか否かを判断する。従って、
比較器の比較結果，プロセッサの判断結果により第１の
レジスタの出力部，出力パスに故障が発生したか否かを
判断することができる。
する選択指示信号をデコードし、Ｎ個のレジスタと対応
するＮ本の信号線の内の選択指示信号が示すレジスタと
対応する信号線のみを有効とし、他の信号線を無効にす
る。復号化回路のＮ本の信号線はそれぞれＮ個のレジス
タ対応に設けられたゲートの一方の入力となっている。 また、各ゲートの他方の入力には対応するレジスタの検
査パリティビットが加えられている。各ゲートは一方の
入力となっている復号化回路の信号線が有効になってい
る場合は他方の入力である検査パリティビットを通過出
力し、無効になっている場合は反転出力する。マルチプ
レクサ回路はＮ個のゲートの出力とＮ個のレジスタの処
理データとをそれぞれＮ個のレジスタに対応した入力デ
ータとし、それらの内の選択指示信号が示すレジスタ対
応のデータを出力する。従って、マルチプレクサ回路の
データ選択制御部に故障がある場合は、マルチプレクサ
回路からは処理データとゲートにより反転された反転検
査パリティビットとが出力されることになるので、パリ
ティチェック回路により故障が検出される。マイクロプ
ログラム制御方式のプロセッサは第１の選択指示レジス
タにマルチプレクサ回路に対する選択指示信号を書き込
むと共に、第２の選択指示レジスタに同一の内容を書き
込む。両者の内容は比較器により比較される。また、プ
ロセッサは第２の選択指示レジスタの内容を読み込み、
書き込んだ内容と一致するか否かを判断する。従って、
比較器の比較結果，プロセッサの判断結果により第１の
レジスタの出力部，出力パスに故障が発生したか否かを
判断することができる。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。図１は本発明の実施例のブロック図で
ある。同図を参照すると、本実施例の故障検出システム
は、１ビットの検査パリティビットとＬビットの処理デ
ータとが格納されるＮ個のレジスタ２−１〜２−Ｎと、
各レジスタ２−１〜２−Ｎ対応のＮ個の入力データの内
の１個をＭビット構成（Ｍは２をＭ乗した時にＮとなる
値）の選択指示信号（レジスタ２−１〜２−Ｎの内の１
つを選択指示する信号）に従って選択し、出力するマル
チプレクサ回路（ＭＰＸ）７と、マルチプレクサ回路７
の出力データを保持するデータレジスタ（ＤＲ）１１と
、マルチプレクサ回路７の出力データに含まれる検査パ
リティビットに基づいて処理データのビット誤りを検出
するパリティチェック回路（ＰＣ）９と、パリティチェ
ック回路９の誤り検出の報告信号を保持するパリティエ
ラーインディケータ１０と、マイクロプログラム制御方
式のプロセッサ（ＭＰＵ）１と、プロセッサ１により読
み書き可能で、マルチプレクサ回路７に対する選択指示
信号が格納される第１の選択指示レジスタ（ＳＥＬＲ）
３と、プロセッサ１により読み書き可能で、第１の選択
指示レジスタ３と同一の選択指示信号が書き込まれる第
２の選択指示レジスタ４と、第１，第２の選択指示レジ
スタ３，４の出力を比較する比較器８と、比較器８から
出力される不一致信号を保持する比較エラーインディケ
ータ１２と、第１の選択指示レジスタ３に格納されてい
る選択指示信号をデコードし、各レジスタ２−１〜２−
Ｎ対応のＮ本の信号線の内の選択指示信号によって示さ
れるレジスタと対応する信号線を１本だけ論理“０”（
有効）とし、他の信号線を論理“１”（無効）とする復
号化回路（ＤＥＣ）５と、各レジスタ２−１〜２−Ｎ対
応に設けられ、対応するレジスタ２−１〜２−Ｎから出
力される検査パリティビットと復号化回路５のＮ本の信
号線の内の対応する信号線とを入力とするＮ個の排他的
論理和ゲート６−１〜６−Ｎとから構成されている。
詳細に説明する。図１は本発明の実施例のブロック図で
ある。同図を参照すると、本実施例の故障検出システム
は、１ビットの検査パリティビットとＬビットの処理デ
ータとが格納されるＮ個のレジスタ２−１〜２−Ｎと、
各レジスタ２−１〜２−Ｎ対応のＮ個の入力データの内
の１個をＭビット構成（Ｍは２をＭ乗した時にＮとなる
値）の選択指示信号（レジスタ２−１〜２−Ｎの内の１
つを選択指示する信号）に従って選択し、出力するマル
チプレクサ回路（ＭＰＸ）７と、マルチプレクサ回路７
の出力データを保持するデータレジスタ（ＤＲ）１１と
、マルチプレクサ回路７の出力データに含まれる検査パ
リティビットに基づいて処理データのビット誤りを検出
するパリティチェック回路（ＰＣ）９と、パリティチェ
ック回路９の誤り検出の報告信号を保持するパリティエ
ラーインディケータ１０と、マイクロプログラム制御方
式のプロセッサ（ＭＰＵ）１と、プロセッサ１により読
み書き可能で、マルチプレクサ回路７に対する選択指示
信号が格納される第１の選択指示レジスタ（ＳＥＬＲ）
３と、プロセッサ１により読み書き可能で、第１の選択
指示レジスタ３と同一の選択指示信号が書き込まれる第
２の選択指示レジスタ４と、第１，第２の選択指示レジ
スタ３，４の出力を比較する比較器８と、比較器８から
出力される不一致信号を保持する比較エラーインディケ
ータ１２と、第１の選択指示レジスタ３に格納されてい
る選択指示信号をデコードし、各レジスタ２−１〜２−
Ｎ対応のＮ本の信号線の内の選択指示信号によって示さ
れるレジスタと対応する信号線を１本だけ論理“０”（
有効）とし、他の信号線を論理“１”（無効）とする復
号化回路（ＤＥＣ）５と、各レジスタ２−１〜２−Ｎ対
応に設けられ、対応するレジスタ２−１〜２−Ｎから出
力される検査パリティビットと復号化回路５のＮ本の信
号線の内の対応する信号線とを入力とするＮ個の排他的
論理和ゲート６−１〜６−Ｎとから構成されている。
【００１０】レジスタ２−１〜２−Ｎからデータレジス
タ１１に至るまでの通過パス及びマルチプレクサ回路７
のデータ通過部の故障は従来の故障検出システムと同様
に、検査パリティビットを処理データと共に持ち回るこ
とでパリティチェック回路９により検出される。
タ１１に至るまでの通過パス及びマルチプレクサ回路７
のデータ通過部の故障は従来の故障検出システムと同様
に、検査パリティビットを処理データと共に持ち回るこ
とでパリティチェック回路９により検出される。
【００１１】更に、復号化回路５と排他的論理和ゲート
６−１〜６−Ｎにより構成されたハードウェアにより、
マルチプレクサ回路７内部のデータ選択制御部の故障が
検出される。例えば、マルチプレクサ回路７に加えられ
る選択指示信号がレジスタ２−Ｐ（１≦Ｐ≦Ｎ）対応の
入力データを示しており、マルチプレクサ回路７内部の
データ選択制御部が故障してレジスタ２−Ｋ（１≦Ｋ≠
Ｐ≦Ｎ）のデータを選択出力した場合を考える。この場
合、復号化回路５はＮ本の信号線の内、選択指示信号が
示すレジスタ２−Ｐ対応の信号線のみを“０”とし、他
の信号線を“１”とする。この結果、レジスタ２−Ｋ対
応の排他的論理和ゲート６−Ｋはレジスタ２−Ｋから出
力された検査パリティビットを反転出力することになる
ので、マルチプレクサ回路７から出力されるデータはレ
ジスタ２−Ｋ対応の処理データと反転検査パリティビッ
トとを合わせたものとなり、パリティチェック回路９で
故障が検出され、パリティエラーインディケータ１０に
誤り検出の報告信号が保持される。尚、マルチプレクサ
回路７のデータ選択制御部が正常である場合は、マルチ
プレクサ回路７からはレジスタ２−Ｐ対応の処理データ
と排他的論理和ゲート６−Ｐの出力（レジスタ２−Ｐの
検査パリティビット）とを合わせたデータが出力される
ことになり、この時、復号化回路５のＮ本の信号線の内
、レジスタ２−Ｐ対応の信号線は“０”となっており、
排他的論理和ゲート６−Ｐはレジスタ２−Ｐ対応の検査
パリティビットを通過出力するので、マルチプレクサ回
路７から出力されるデータは正しいデータとなり、パリ
ティチェック回路９でエラーが検出されることはない。
６−１〜６−Ｎにより構成されたハードウェアにより、
マルチプレクサ回路７内部のデータ選択制御部の故障が
検出される。例えば、マルチプレクサ回路７に加えられ
る選択指示信号がレジスタ２−Ｐ（１≦Ｐ≦Ｎ）対応の
入力データを示しており、マルチプレクサ回路７内部の
データ選択制御部が故障してレジスタ２−Ｋ（１≦Ｋ≠
Ｐ≦Ｎ）のデータを選択出力した場合を考える。この場
合、復号化回路５はＮ本の信号線の内、選択指示信号が
示すレジスタ２−Ｐ対応の信号線のみを“０”とし、他
の信号線を“１”とする。この結果、レジスタ２−Ｋ対
応の排他的論理和ゲート６−Ｋはレジスタ２−Ｋから出
力された検査パリティビットを反転出力することになる
ので、マルチプレクサ回路７から出力されるデータはレ
ジスタ２−Ｋ対応の処理データと反転検査パリティビッ
トとを合わせたものとなり、パリティチェック回路９で
故障が検出され、パリティエラーインディケータ１０に
誤り検出の報告信号が保持される。尚、マルチプレクサ
回路７のデータ選択制御部が正常である場合は、マルチ
プレクサ回路７からはレジスタ２−Ｐ対応の処理データ
と排他的論理和ゲート６−Ｐの出力（レジスタ２−Ｐの
検査パリティビット）とを合わせたデータが出力される
ことになり、この時、復号化回路５のＮ本の信号線の内
、レジスタ２−Ｐ対応の信号線は“０”となっており、
排他的論理和ゲート６−Ｐはレジスタ２−Ｐ対応の検査
パリティビットを通過出力するので、マルチプレクサ回
路７から出力されるデータは正しいデータとなり、パリ
ティチェック回路９でエラーが検出されることはない。
【００１２】図２はマイクロプログラム制御方式のプロ
セッサ１の処理例を示す流れ図である。同図に示すよう
に、プロセッサ１はステップＳ１で選択指示レジスタ４
に選択指示信号をセットし、次のステップＳ２で選択指
示レジスタ３に選択指示レジスタ４にセットした選択指
示信号と同一の選択指示信号をセットする。その後、プ
ロセッサ１はステップＳ３で比較器８に対して一定期間
動作指示信号を送出する。この指示信号を受けた比較器
８は選択指示レジスタ３，４の内容を比較する。もし、
マルチプレクサ回路７に対する選択指示信号を保持して
いる選択指示レジスタ３の出力部或いは出力パスに故障
があれば、比較結果は不一致となり、比較エラーインデ
ィケータ１２に不一致信号が保持され、故障が検出され
る。その後、プロセッサ１は選択指示レジスタ４の内容
を読み込み （ステップＳ４）、書き込んだ内容と一致
しているか否かを判断すると共に比較エラーインディケ
ータ１２が“１”であるか否か、即ち不一致信号が保持
されているか否かを判断する（ステップＳ５）。そして
、選択指示レジスタ４から読み込んだ内容が書き込んだ
内容と同一であり、且つ比較エラーインディケータ１２
に不一致信号が保持されていない（“０”が保持されて
いる）と判断した場合は後処理を行ない （ステップＳ
６）、そうでないと判断した場合は不一致エラー処理を
行なう （ステップＳ７）。
セッサ１の処理例を示す流れ図である。同図に示すよう
に、プロセッサ１はステップＳ１で選択指示レジスタ４
に選択指示信号をセットし、次のステップＳ２で選択指
示レジスタ３に選択指示レジスタ４にセットした選択指
示信号と同一の選択指示信号をセットする。その後、プ
ロセッサ１はステップＳ３で比較器８に対して一定期間
動作指示信号を送出する。この指示信号を受けた比較器
８は選択指示レジスタ３，４の内容を比較する。もし、
マルチプレクサ回路７に対する選択指示信号を保持して
いる選択指示レジスタ３の出力部或いは出力パスに故障
があれば、比較結果は不一致となり、比較エラーインデ
ィケータ１２に不一致信号が保持され、故障が検出され
る。その後、プロセッサ１は選択指示レジスタ４の内容
を読み込み （ステップＳ４）、書き込んだ内容と一致
しているか否かを判断すると共に比較エラーインディケ
ータ１２が“１”であるか否か、即ち不一致信号が保持
されているか否かを判断する（ステップＳ５）。そして
、選択指示レジスタ４から読み込んだ内容が書き込んだ
内容と同一であり、且つ比較エラーインディケータ１２
に不一致信号が保持されていない（“０”が保持されて
いる）と判断した場合は後処理を行ない （ステップＳ
６）、そうでないと判断した場合は不一致エラー処理を
行なう （ステップＳ７）。
【００１３】
【発明の効果】以上説明したように、本発明は、選択指
示信号によって選択されたレジスタ対応の検査パリティ
ビットのみを通過出力し、それ以外のレジスタ対応の検
査パリティビットを反転出力するゲート群を設けたもの
であり、マルチプレクサ回路の入力データ選択制御部に
故障がある場合は、マルチプレクサ回路からは反転され
た検査パリティビットの付加された処理データが出力さ
れるので、マルチプレクサ回路の出力データに対してパ
リティチェック回路でパリティチェックを行なうことに
より、マルチプレクサ回路のデータ選択制御部の故障を
検出できる効果がある。また、更に、本発明はマルチプ
レクサ回路に対する選択指示信号がセットされる第１の
選択指示レジスタと、第１の選択指示レジスタと同一内
容がセットされる第２の選択指示レジスタとを設け、そ
の両者を比較器で比較するようにしたものであるので、
マルチプレクサ回路に選択指示信号を与える第１の選択
指示レジスタの出力部，出力パスの故障も検出できる効
果がある。
示信号によって選択されたレジスタ対応の検査パリティ
ビットのみを通過出力し、それ以外のレジスタ対応の検
査パリティビットを反転出力するゲート群を設けたもの
であり、マルチプレクサ回路の入力データ選択制御部に
故障がある場合は、マルチプレクサ回路からは反転され
た検査パリティビットの付加された処理データが出力さ
れるので、マルチプレクサ回路の出力データに対してパ
リティチェック回路でパリティチェックを行なうことに
より、マルチプレクサ回路のデータ選択制御部の故障を
検出できる効果がある。また、更に、本発明はマルチプ
レクサ回路に対する選択指示信号がセットされる第１の
選択指示レジスタと、第１の選択指示レジスタと同一内
容がセットされる第２の選択指示レジスタとを設け、そ
の両者を比較器で比較するようにしたものであるので、
マルチプレクサ回路に選択指示信号を与える第１の選択
指示レジスタの出力部，出力パスの故障も検出できる効
果がある。
【図１】本発明の実施例のブロック図である。
【図２】プロセッサの処理例を示す流れ図である。
【図３】従来例のブロック図である。
１…プロセッサ
２−１〜２−Ｎ…レジスタ
３，４…選択指示レジスタ
５…復号化回路
６−１〜６−Ｎ…排他的論理和ゲート
７…マルチプレクサ回路
８…比較器
９…パリティチェック回路
１０…パリティエラーインディケータ
１１…データレジスタ
１２…比較エラーインディケータ
Claims (3)
- 【請求項１】 検査パリティビットと処理データとが
格納されるＮ個のレジスタと、該Ｎ個のレジスタと対応
するＮ個のデータの内の１つを符号化された選択指示信
号に従って選択するマルチプレクサ回路と、前記Ｎ個の
データと対応するＮ本の信号線を有し、前記選択指示信
号をデコードして前記選択指示信号が選択するデータと
対応する信号線を有効にし、残りの信号線を無効とする
復号化回路と、前記Ｎ個のレジスタ対応に設けられ、対
応するレジスタの検査パリティビットを一方の入力とし
、前記復号化回路のＮ本の信号線の内の対応する信号線
を他方の入力とし、前記他方の入力である前記復号化回
路の信号線が有効の場合は前記一方の入力である検査パ
リティビットを通過出力し、前記他方の入力である前記
復号化回路の信号が無効の場合は前記一方の入力である
検査パリティビットを反転出力するＮ個のゲートと、前
記マルチプレクサ回路の出力データのパリティチェック
を行なうパリティチェック回路とを備え、前記Ｎ個のゲ
ートの出力と前記Ｎ個のレジスタの処理データとをそれ
ぞれ前記Ｎ個のレジスタに対応するデータとして前記マ
ルチプレクサ回路に入力することを特徴とする故障検出
システム。 - 【請求項２】 マイクロプログラム制御方式のプロセ
ッサと、該プロセッサにより読み書き可能で、前記マル
チプレクサ回路に対する選択指示信号が書込まれる第１
の選択指示レジスタと、前記プロセッサにより読み書き
可能で、前記第１の選択指示レジスタと同一の選択指示
信号が書込まれる第２の選択指示レジスタと、前記第１
，第２の選択指示レジスタの出力を比較する比較回路と
を備え、前記プロセッサは前記第１，第２の選択指示レ
ジスタに対して同一の選択指示信号を書き込んだ後、前
記第２の選択指示レジスタの内容を読み込み、書き込ん
だ選択指示信号と一致するか否かを判定することを特徴
とする請求項１記載の故障検出システム。 - 【請求項３】 前記ゲートは排他的論理和ゲートであ
ることを特徴とする請求項１または２記載の故障検出シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416166A JPH04242835A (ja) | 1990-12-29 | 1990-12-29 | 故障検出システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416166A JPH04242835A (ja) | 1990-12-29 | 1990-12-29 | 故障検出システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04242835A true JPH04242835A (ja) | 1992-08-31 |
Family
ID=18524407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2416166A Pending JPH04242835A (ja) | 1990-12-29 | 1990-12-29 | 故障検出システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04242835A (ja) |
-
1990
- 1990-12-29 JP JP2416166A patent/JPH04242835A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11335428B2 (en) | Methods, systems and apparatus for in-field testing for generic diagnostic components | |
| US6009548A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
| US3735105A (en) | Error correcting system and method for monolithic memories | |
| JP3039455B2 (ja) | 半導体メモリ装置テスト方法及び半導体メモリ装置 | |
| JPH0548502B2 (ja) | ||
| JPS63200249A (ja) | 情報処理装置 | |
| US4224681A (en) | Parity processing in arithmetic operations | |
| CN120821605A (zh) | 故障检测系统、方法、电子设备、存储介质和程序产品 | |
| US5835511A (en) | Method and mechanism for checking integrity of byte enable signals | |
| JPH04242835A (ja) | 故障検出システム | |
| JP4357373B2 (ja) | 高信頼性制御装置 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| GB2455212A (en) | Error detection in processor status register files | |
| US3938084A (en) | Error detection apparatus for verifying binary coded constants | |
| JPS61240335A (ja) | 擬以障害発生装置 | |
| KR840000246B1 (ko) | 에러(error) 처리장치를 갖춘 데이타 처리 시스템 | |
| JPH05127933A (ja) | 故障検出回路 | |
| JP2606160B2 (ja) | パリティチェック回路の故障検出方式 | |
| CN117687833A (zh) | 测试数据安全的方法、装置及存储介质 | |
| JPS63200250A (ja) | キヤツシユ記憶装置の擬似障害発生方式 | |
| JPH0331953A (ja) | 情報処理装置 | |
| JPS61224044A (ja) | エラ−・チエツク回路 | |
| JPH04109340A (ja) | 擬似障害発生回路 | |
| JPS58186851A (ja) | 誤り検査装置 | |
| JPS60101649A (ja) | 電子計算機の診断装置 |