JPH05100893A - マイクロプログラムのデバツグ方式 - Google Patents
マイクロプログラムのデバツグ方式Info
- Publication number
- JPH05100893A JPH05100893A JP3262224A JP26222491A JPH05100893A JP H05100893 A JPH05100893 A JP H05100893A JP 3262224 A JP3262224 A JP 3262224A JP 26222491 A JP26222491 A JP 26222491A JP H05100893 A JPH05100893 A JP H05100893A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- instruction
- memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 17
- 230000003213 activating effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 デバッグ時においてもプログラムの処理速度
が通常動作時と変わらないようなマイクロプログラムの
デバッグ方式を提供するものである。 【構成】 デバッグ時にアドレスストップ命令を行い得
るハードウェアを構成すべく、アドレスレジスタ６にス
トップアドレスを格納し、マイクロ命令格納レジスタ５
にブレーク命令又は、ジャンプ命令を格納し、モード決
定レジスタ２にデバッグモードを設定することにより、
ブロセッサ１による指定アドレスアクセス時にアドレス
デコード部３がマイクロ命令格納レジスタ５をアクセス
し、ブレーク命令乃至ジャンプ命令を実行できるように
している。これにより、デバッグルーチンが再起動され
る方式を得ている。
が通常動作時と変わらないようなマイクロプログラムの
デバッグ方式を提供するものである。 【構成】 デバッグ時にアドレスストップ命令を行い得
るハードウェアを構成すべく、アドレスレジスタ６にス
トップアドレスを格納し、マイクロ命令格納レジスタ５
にブレーク命令又は、ジャンプ命令を格納し、モード決
定レジスタ２にデバッグモードを設定することにより、
ブロセッサ１による指定アドレスアクセス時にアドレス
デコード部３がマイクロ命令格納レジスタ５をアクセス
し、ブレーク命令乃至ジャンプ命令を実行できるように
している。これにより、デバッグルーチンが再起動され
る方式を得ている。
Description
【０００１】
【産業上の利用分野】本発明は、読出専用メモリに書き
込まれたプログラムをデバッグするためのマイクロプロ
グラムのデバッグ方式に関する。
込まれたプログラムをデバッグするためのマイクロプロ
グラムのデバッグ方式に関する。
【０００２】
【従来の技術】従来、この種のデバッグ方式は、例えば
読出専用メモリに書き込まれたプログラムをデバッグす
る場合、アドレスストップ命令を実行するときに、命令
を実行する毎に割込みルーチンを起動し、そこでプログ
ラムカウンタの値とストップアドレスとを比較して、一
致すればプログラムの実行を停止し、一致しなければ次
の命令を実行する手段が採用されている。
読出専用メモリに書き込まれたプログラムをデバッグす
る場合、アドレスストップ命令を実行するときに、命令
を実行する毎に割込みルーチンを起動し、そこでプログ
ラムカウンタの値とストップアドレスとを比較して、一
致すればプログラムの実行を停止し、一致しなければ次
の命令を実行する手段が採用されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
デバッグ方式の場合、命令の実行の度にアドレスを比較
する動作処理を要するので、通常動作時に比べて命令の
実行時間が大幅に増えることになる。この為、入出力制
御、通信制御を行うプログラムのデバッグにおいては、
アドレスストップを行うときに処理速度が落ち、通常動
作時とプログラム実行の流れが異なってしまいうので、
デバッグを有効にできないという問題点がある。
デバッグ方式の場合、命令の実行の度にアドレスを比較
する動作処理を要するので、通常動作時に比べて命令の
実行時間が大幅に増えることになる。この為、入出力制
御、通信制御を行うプログラムのデバッグにおいては、
アドレスストップを行うときに処理速度が落ち、通常動
作時とプログラム実行の流れが異なってしまいうので、
デバッグを有効にできないという問題点がある。
【０００４】そこで、本発明の技術的課題は、上記欠点
に鑑み、プログラムカウンタの値とストップアドレスと
を比較する必要がなく、デバッグを迅速に行い得るマイ
クロプログラムのデバッグ方式を提供することにある。
に鑑み、プログラムカウンタの値とストップアドレスと
を比較する必要がなく、デバッグを迅速に行い得るマイ
クロプログラムのデバッグ方式を提供することにある。
【０００５】
【課題を解決するための手段】本発明によれば、デバッ
グの対象となる所定のプログラムを格納する読出専用メ
モリと、所定のマイクロ命令を格納するマイクロ命令格
納レジスタと、マイクロ命令が設定されるアドレスを書
込むアドレスレジスタと、デバッグモードか通常動作モ
ードかを区別するモード決定レジスタと、アドレスレジ
スタとモード決定レジスタとを参照して、デバッグモー
ド時に、アドレスレジスタに書込まれたアドレスと同一
のアドレスをプロセッサがアクセスする場合、読出専用
メモリをアクセスせずに、マイクロ命令格納レジスタを
アクセスし、通常動作モード時には、読出専用メモリを
アクセスするアドレスデコード部とを有するマイクロプ
ログラムのデバッグ方式が得られる。
グの対象となる所定のプログラムを格納する読出専用メ
モリと、所定のマイクロ命令を格納するマイクロ命令格
納レジスタと、マイクロ命令が設定されるアドレスを書
込むアドレスレジスタと、デバッグモードか通常動作モ
ードかを区別するモード決定レジスタと、アドレスレジ
スタとモード決定レジスタとを参照して、デバッグモー
ド時に、アドレスレジスタに書込まれたアドレスと同一
のアドレスをプロセッサがアクセスする場合、読出専用
メモリをアクセスせずに、マイクロ命令格納レジスタを
アクセスし、通常動作モード時には、読出専用メモリを
アクセスするアドレスデコード部とを有するマイクロプ
ログラムのデバッグ方式が得られる。
【０００６】又、本発明によれば、上記デバッグ方式に
おいて、アドレスレジスタには、デバッグ時にアドレス
ストップ命令を実行するためのストップアドレスが格納
され、マイクロ命令格納レジスタには、ジャンプ命令が
格納され、モード決定レジスタは、デバッグモードに設
定されるようにしたマイクロプログラムのデバッグ方式
が得られる。
おいて、アドレスレジスタには、デバッグ時にアドレス
ストップ命令を実行するためのストップアドレスが格納
され、マイクロ命令格納レジスタには、ジャンプ命令が
格納され、モード決定レジスタは、デバッグモードに設
定されるようにしたマイクロプログラムのデバッグ方式
が得られる。
【０００７】更に、本発明によれば、上記マイクロプロ
グラムのデバッグ方式において、読出専用メモリ内に格
納されたプログラムのパッチを実行する場合には、プロ
グラムの終了命令として、読出専用メモリ内のアドレス
へのジャンプ命令を書込むようにしたマイクロプログラ
ムのデバッグ方式が得られる。
グラムのデバッグ方式において、読出専用メモリ内に格
納されたプログラムのパッチを実行する場合には、プロ
グラムの終了命令として、読出専用メモリ内のアドレス
へのジャンプ命令を書込むようにしたマイクロプログラ
ムのデバッグ方式が得られる。
【０００８】
【作用】本発明のデバッグ方式は、任意のマイクロ命令
を有することのできるマイクロ命令格納レジスタと、外
部入力手段によりマイクロ命令が設定されるアドレスを
書き込むことのできるアドレスレジスタと、デバッグモ
ードか通常動作モードかを区別するモード決定レジスタ
と、アドレスレジスタ及びモード決定レジスタを参照
し、デバッグモード時にプロセッサがアドレスレジスタ
にあるアドレスと同じアドレスをアクセスした場合、メ
モリをアクセスせずにマイクロ命令格納レジスタをアク
セスし、通常動作モード時には、常時メモリをアクセス
するようにするアドレスデコード部を備えたハードウェ
アにより構成されるものである。
を有することのできるマイクロ命令格納レジスタと、外
部入力手段によりマイクロ命令が設定されるアドレスを
書き込むことのできるアドレスレジスタと、デバッグモ
ードか通常動作モードかを区別するモード決定レジスタ
と、アドレスレジスタ及びモード決定レジスタを参照
し、デバッグモード時にプロセッサがアドレスレジスタ
にあるアドレスと同じアドレスをアクセスした場合、メ
モリをアクセスせずにマイクロ命令格納レジスタをアク
セスし、通常動作モード時には、常時メモリをアクセス
するようにするアドレスデコード部を備えたハードウェ
アにより構成されるものである。
【０００９】
【実施例】以下に実施例を挙げ、本発明のマイクロプロ
グラムのデバッグ方式について図面を参照して詳細に説
明する。図１は、本発明の一実施例であるデバッグ方式
のハードウェア構成を示したものである。
グラムのデバッグ方式について図面を参照して詳細に説
明する。図１は、本発明の一実施例であるデバッグ方式
のハードウェア構成を示したものである。
【００１０】このハードウェア構成は、所定のプログラ
ムが格納された読出専用メモリ４と、該読出専用メモリ
４に格納されたプログラムをデバッグするときに、アド
レスストップ命令を実行したい場合にデバッグモードを
設定するためのモード決定レジスタ２と、ストップさせ
たいアドレスの値を格納したアドレスレジスタ６と、ブ
レーク命令又はジャンプ命令を格納したマイクロ命令格
納レジスタ５と、後述するアドレスデコード部３と、こ
れら各部に対する制御を行ってプログラムを実行するプ
ロセッサ１とを備えている。
ムが格納された読出専用メモリ４と、該読出専用メモリ
４に格納されたプログラムをデバッグするときに、アド
レスストップ命令を実行したい場合にデバッグモードを
設定するためのモード決定レジスタ２と、ストップさせ
たいアドレスの値を格納したアドレスレジスタ６と、ブ
レーク命令又はジャンプ命令を格納したマイクロ命令格
納レジスタ５と、後述するアドレスデコード部３と、こ
れら各部に対する制御を行ってプログラムを実行するプ
ロセッサ１とを備えている。
【００１１】このうち、アドレスデコード部３は、プロ
セッサ１のリードサイクル毎にモード決定レジスタ２と
アドレスレジスタ６とプロセッサ１の出力するアドレス
とを参照し、モード決定レジスタ２がデバッグモードで
プロセッサ１の出力するアドレスとアドレスレジスタ６
の示すアドレスとが一致した場合、読出専用メモリ４の
チップセレクトライン１１をアクティブにせず、マイク
ロ命令格納レジスタ５のチップセレクトライン１２をア
クティブにする機能を有する。
セッサ１のリードサイクル毎にモード決定レジスタ２と
アドレスレジスタ６とプロセッサ１の出力するアドレス
とを参照し、モード決定レジスタ２がデバッグモードで
プロセッサ１の出力するアドレスとアドレスレジスタ６
の示すアドレスとが一致した場合、読出専用メモリ４の
チップセレクトライン１１をアクティブにせず、マイク
ロ命令格納レジスタ５のチップセレクトライン１２をア
クティブにする機能を有する。
【００１２】このような構成によるハードウェアは、デ
バッグモード時にプロセッサ１がアドレスストップ命令
で指定されたアドレスをアクセスした時は、読出専用メ
モリ４の対応するアドレスの内容ではなく、マイクロ命
令格納レジスタ５のデータがデータバス１３上に出力さ
れる為、プロセッサ１が指定されたアドレスの命令を実
行する際に、ブレーク命令またはジャンプ命令が実行さ
れ、デバッグルーチンを起動することができる。
バッグモード時にプロセッサ１がアドレスストップ命令
で指定されたアドレスをアクセスした時は、読出専用メ
モリ４の対応するアドレスの内容ではなく、マイクロ命
令格納レジスタ５のデータがデータバス１３上に出力さ
れる為、プロセッサ１が指定されたアドレスの命令を実
行する際に、ブレーク命令またはジャンプ命令が実行さ
れ、デバッグルーチンを起動することができる。
【００１３】次に別の実施例として、読出専用メモリ４
に格納されているプログラムのパッチを行う場合を説明
する。この場合、図１に示すハードウェア構成におい
て、読出専用メモリ４中のＮ番地の命令を修正し、更に
プログラムの内容を変更できるように構成する必要があ
る。即ち、アドレスレジスタ６に値Ｎを格納し、モード
設定レジスタ２をデバッグモードに設定すると共に、プ
ロセッサ１がＲＡＭ領域を有するものとして、そのＲＡ
Ｍ領域に予め修正内容が盛込まれたプログラムを予め格
納し、マイクロ命令格納レジスタ５にＲＡＭ領域に対す
るジャンプ命令を格納しておけば良い。
に格納されているプログラムのパッチを行う場合を説明
する。この場合、図１に示すハードウェア構成におい
て、読出専用メモリ４中のＮ番地の命令を修正し、更に
プログラムの内容を変更できるように構成する必要があ
る。即ち、アドレスレジスタ６に値Ｎを格納し、モード
設定レジスタ２をデバッグモードに設定すると共に、プ
ロセッサ１がＲＡＭ領域を有するものとして、そのＲＡ
Ｍ領域に予め修正内容が盛込まれたプログラムを予め格
納し、マイクロ命令格納レジスタ５にＲＡＭ領域に対す
るジャンプ命令を格納しておけば良い。
【００１４】即ち、このデバッグ方式のハードウェアに
よれば、ジャンプ命令で指定されるＲＡＭ領域上に修正
内容が盛込まれたプログラムが格納されることになるの
で、プロセッサ１によるＮ番地の命令取出時に、ジャン
プ命令が取出され、Ｎ番地の命令実行時にジャンプ命令
が実行される。この後、修正されたプログラムが実行さ
れる。プログラムの終了命令は、ジャンプ命令の実行に
より読出専用メモリ４内の適切なアドレスが指定された
時点で、プロセッサ１により判定できるようにすれば良
く、かかる要件を得てパッチが可能となる。
よれば、ジャンプ命令で指定されるＲＡＭ領域上に修正
内容が盛込まれたプログラムが格納されることになるの
で、プロセッサ１によるＮ番地の命令取出時に、ジャン
プ命令が取出され、Ｎ番地の命令実行時にジャンプ命令
が実行される。この後、修正されたプログラムが実行さ
れる。プログラムの終了命令は、ジャンプ命令の実行に
より読出専用メモリ４内の適切なアドレスが指定された
時点で、プロセッサ１により判定できるようにすれば良
く、かかる要件を得てパッチが可能となる。
【００１５】
【発明の効果】以上に説明したように、本発明によれ
ば、読込専用メモリに対するデバッグ時にも、命令の実
行毎に比較命令によってプログラムカウンタの値とスト
ップアドレスの値とを比較する必要がないので、通常動
作時と同じ速度で迅速にプログラムが動作され、有効に
デバッグを実行できる。また、読込専用メモリのプログ
ラムのパッチを行う場合も読込専用メモリの交換を行う
ことなく行い得る。
ば、読込専用メモリに対するデバッグ時にも、命令の実
行毎に比較命令によってプログラムカウンタの値とスト
ップアドレスの値とを比較する必要がないので、通常動
作時と同じ速度で迅速にプログラムが動作され、有効に
デバッグを実行できる。また、読込専用メモリのプログ
ラムのパッチを行う場合も読込専用メモリの交換を行う
ことなく行い得る。
【図１】本発明のマイクロプログラムのデバッグ方式又
はパッチ方式に関するハードウェア構成の一例を示した
ものである。
はパッチ方式に関するハードウェア構成の一例を示した
ものである。
１ プロセッサ ２ モード決定レジスタ ３ アドレスデコード部 ４ 読込専用メモリ ５ マイクロ命令格納レジスタ ６ アドレスレジスタ １１，１２ チップセレクトライン １３ データバス
Claims (3)
- 【請求項１】 デバッグの対象となる所定のプログラム
を格納する読出専用メモリと、所定のマイクロ命令を格
納するマイクロ命令格納レジスタと、前記マイクロ命令
が設定されるアドレスを書込むアドレスレジスタと、デ
バッグモードか通常動作モードかを区別するモード決定
レジスタと、前記アドレスレジスタと前記モード決定レ
ジスタとを参照して、デバッグモード時に、前記アドレ
スレジスタに書込まれたアドレスと同一のアドレスをプ
ロセッサがアクセスする場合、前記読出専用メモリをア
クセスせずに、前記マイクロ命令格納レジスタをアクセ
スし、通常動作モード時には、前記読出専用メモリをア
クセスするアドレスデコード部とを有することを特徴と
するマイクロプログラムのデバッグ方式。 - 【請求項２】 請求項１記載のマイクロプログラムのデ
バッグ方式において、前記アドレスレジスタには、デバ
ッグ時にアドレスストップ命令を実行するためのストッ
プアドレスが格納され、前記マイクロ命令格納レジスタ
には、ジャンプ命令が格納され、前記モード決定レジス
タは、デバッグモードに設定されてなることを特徴とす
るマイクロプログラムのデバッグ方式。 - 【請求項３】 請求項２記載のマイクロプログラムのデ
バッグ方式において、前記読出専用メモリ内に格納され
たプログラムのパッチを実行する場合には、前記プログ
ラムの終了命令として、読出専用メモリ内のアドレスへ
のジャンプ命令を書込むことを特徴とするマイクロプロ
グラムのデバッグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262224A JPH05100893A (ja) | 1991-10-09 | 1991-10-09 | マイクロプログラムのデバツグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262224A JPH05100893A (ja) | 1991-10-09 | 1991-10-09 | マイクロプログラムのデバツグ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100893A true JPH05100893A (ja) | 1993-04-23 |
Family
ID=17372806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3262224A Withdrawn JPH05100893A (ja) | 1991-10-09 | 1991-10-09 | マイクロプログラムのデバツグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100893A (ja) |
-
1991
- 1991-10-09 JP JP3262224A patent/JPH05100893A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7752427B2 (en) | Stack underflow debug with sticky base | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| JPH05204709A (ja) | プロセッサ | |
| JPH1083305A (ja) | 自己整合スタック・ポインタを有するデータ処理システムおよびその方法 | |
| US20010052114A1 (en) | Data processing apparatus | |
| JPH05100893A (ja) | マイクロプログラムのデバツグ方式 | |
| US6766447B1 (en) | System and method of preventing speculative reading during memory initialization | |
| KR20210080398A (ko) | 메모리 내장 자체 테스트 컨트롤러를 이용한 판독 전용 메모리 테스트 | |
| JP2619425B2 (ja) | シーケンスコントローラ | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPS62130427A (ja) | メモリリ−ド／ライト方式 | |
| JP2859048B2 (ja) | マイクロコンピュータ | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JP3097602B2 (ja) | データ処理装置 | |
| JPH03103924A (ja) | データ処理装置 | |
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH01284938A (ja) | 実行命令アドレス検出方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPH0635694A (ja) | マイクロプログラム走行停止制御装置及び方法 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH0481939A (ja) | マイクロコンピュータの制御方式 | |
| JP2004185356A (ja) | デバッグ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |