JPH05101663A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPH05101663A JPH05101663A JP3260221A JP26022191A JPH05101663A JP H05101663 A JPH05101663 A JP H05101663A JP 3260221 A JP3260221 A JP 3260221A JP 26022191 A JP26022191 A JP 26022191A JP H05101663 A JPH05101663 A JP H05101663A
- Authority
- JP
- Japan
- Prior art keywords
- data register
- data
- transistor
- contacts
- voltage holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 230000000295 complement effect Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【目的】ビット線上にあるデータを、ビット線おのおの
にトランジスタスイッチを介して接続されているデータ
レジスタに転送する時に消費電流を低減させること。 【構成】相補型データレジスタの電圧保持接点ＬＢ・Ｌ
Ｂ（反転値）を互いにトランジスタ１６のスイッチを介
して、接続している。
にトランジスタスイッチを介して接続されているデータ
レジスタに転送する時に消費電流を低減させること。 【構成】相補型データレジスタの電圧保持接点ＬＢ・Ｌ
Ｂ（反転値）を互いにトランジスタ１６のスイッチを介
して、接続している。
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリに関し、特
にＤＴ動作（センス終了したビットのデータを各ビット
線にトランジスタスイッチを介して接続しているパワー
供給制御可能な相補型データレジスタに転送する）機能
を有しているメモリ回路に関する。
にＤＴ動作（センス終了したビットのデータを各ビット
線にトランジスタスイッチを介して接続しているパワー
供給制御可能な相補型データレジスタに転送する）機能
を有しているメモリ回路に関する。
【０００２】
【従来の技術】従来の回路では、相補型データレジスタ
の電圧保持接点間にトランジスタスイッチを介していな
かった。
の電圧保持接点間にトランジスタスイッチを介していな
かった。
【０００３】図３はこのような従来の回路図を示す。
【０００４】図３において、従来の半導体メモリは、セ
ンスアンプ１と、ビット線ＢＬ・ＢＬ（反転値）と、デ
ータレジスタパワ供給信号ＰＣ・ＰＣ（反転値）と、デ
ータレジスタ接点ＬＢ・ＬＢ（反転値）と、ＤＴ信号を
ゲート入力とするＮ型ＭＯＳトランジスタ２０，２１
と、信号ＰＣをゲート入力とするＰ型ＭＯＳトランジス
タ１１と、信号ＰＣ（反転値）をゲート入力とするＮ型
ＭＯＳトランジスタ１３と、Ｐ型ＭＯＳトランジスタ１
０，１２と、Ｎ型ＭＯＳトランジスタ１４，１５と、コ
ンデンサ３０，３１とを有する。
ンスアンプ１と、ビット線ＢＬ・ＢＬ（反転値）と、デ
ータレジスタパワ供給信号ＰＣ・ＰＣ（反転値）と、デ
ータレジスタ接点ＬＢ・ＬＢ（反転値）と、ＤＴ信号を
ゲート入力とするＮ型ＭＯＳトランジスタ２０，２１
と、信号ＰＣをゲート入力とするＰ型ＭＯＳトランジス
タ１１と、信号ＰＣ（反転値）をゲート入力とするＮ型
ＭＯＳトランジスタ１３と、Ｐ型ＭＯＳトランジスタ１
０，１２と、Ｎ型ＭＯＳトランジスタ１４，１５と、コ
ンデンサ３０，３１とを有する。
【０００５】図４において、図３の回路の各部は、電源
電圧ＶＣＣと接地（ＧＮＤ）との間で変位する。また図
４を用いて、図３のＤＴ動作を説明する。図３，図４に
おいて、ビット線ＢＬ・ＢＬ（反転値）のセンス動作が
完了した後、データレジスタパワ供給信号ＰＣ・ＰＣ
（反転値）をおのおの高・低（Ｈｉｇｈ・Ｌｏｗ）レベ
ルにする事により、データジスタへのパワ供給を止め
る。その後、ビット線ＢＬ・ＢＬ（反転値）とデータレ
ジスタの接点ＬＢ・ＬＢ（反転値）をおのおの接続させ
ているトランジスタスイッチを開ける。それにより、デ
ータレジスタの接点ＬＢ・ＬＢ（反転値）のレベルはビ
ット線ＢＬ・ＢＬ（反転値）のレベルに変化し、最後に
データレジスタにパワを与える事により、データレジス
タへのビット線ＢＬ・ＢＬ（反転値）のデータ転送を完
了する。
電圧ＶＣＣと接地（ＧＮＤ）との間で変位する。また図
４を用いて、図３のＤＴ動作を説明する。図３，図４に
おいて、ビット線ＢＬ・ＢＬ（反転値）のセンス動作が
完了した後、データレジスタパワ供給信号ＰＣ・ＰＣ
（反転値）をおのおの高・低（Ｈｉｇｈ・Ｌｏｗ）レベ
ルにする事により、データジスタへのパワ供給を止め
る。その後、ビット線ＢＬ・ＢＬ（反転値）とデータレ
ジスタの接点ＬＢ・ＬＢ（反転値）をおのおの接続させ
ているトランジスタスイッチを開ける。それにより、デ
ータレジスタの接点ＬＢ・ＬＢ（反転値）のレベルはビ
ット線ＢＬ・ＢＬ（反転値）のレベルに変化し、最後に
データレジスタにパワを与える事により、データレジス
タへのビット線ＢＬ・ＢＬ（反転値）のデータ転送を完
了する。
【０００６】
【発明が解決しようとする課題】このような従来の回路
では、ビット線ＢＬ・ＢＬ（反転値）とデータレジスタ
の接点ＬＢ・ＬＢ（反転値）をおのおの接続させている
トランジスタスイッチを開けた時（図４のｔ１時）、接
点ＬＢ・ＬＢ（反転値）にチャージしている電荷をセン
スアンプ１が抜くため、大きな電流を消費するという欠
点がある。
では、ビット線ＢＬ・ＢＬ（反転値）とデータレジスタ
の接点ＬＢ・ＬＢ（反転値）をおのおの接続させている
トランジスタスイッチを開けた時（図４のｔ１時）、接
点ＬＢ・ＬＢ（反転値）にチャージしている電荷をセン
スアンプ１が抜くため、大きな電流を消費するという欠
点がある。
【０００７】本発明の目的は、前記欠点を解決し、大き
な電流を消費することのないようにした半導体メモリを
提供することにある。
な電流を消費することのないようにした半導体メモリを
提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体メモリの
構成は、相補型データレジスタの電圧保持接点を、トラ
ンジスタスイッチで互いに接続していることを特徴とす
る。
構成は、相補型データレジスタの電圧保持接点を、トラ
ンジスタスイッチで互いに接続していることを特徴とす
る。
【０００９】
【実施例】図１は本発明の一実施例の半導体モリを示す
回路図、図２は図１の各部の動作波形を示すタイミング
図である。
回路図、図２は図１の各部の動作波形を示すタイミング
図である。
【００１０】図１において、本発明の一実施例は、図１
の回路にＢＡＬ信号線をゲート入力とするＮ型ＭＯＳト
ランジスタ１６が、コンデンサ３０，３１との間に付加
されており、その他の部分は図１と同様である。
の回路にＢＡＬ信号線をゲート入力とするＮ型ＭＯＳト
ランジスタ１６が、コンデンサ３０，３１との間に付加
されており、その他の部分は図１と同様である。
【００１１】図２も用いて、そのＤＴ動作を説明する。
【００１２】本実施例の回路動作においても、データレ
ジスタパワ供給を止める箇所までは、従来回路と同じ動
作である。
ジスタパワ供給を止める箇所までは、従来回路と同じ動
作である。
【００１３】その次に、ＢＡＬ信号をＨｉｇｈにする事
により、データレジスタ電圧保持接点間のトランジスタ
スイッチを開ける。
により、データレジスタ電圧保持接点間のトランジスタ
スイッチを開ける。
【００１４】それにより、データレジスタ電圧保持接点
を１／２Ｖｃｃにバランスさせる。その後、従来回路動
作と同様に、ビット線ＢＬ・ＢＬ（反転値）とデータレ
ジスタＬＢ・ＬＢ（反転値）をおのおの接続させている
トランジスタスイッチを開け、データレジスタの接点Ｌ
Ｂ・ＬＢ（反転値）のレベルはビット線ＢＬ・ＢＬ（反
転値）のレベルに変化し、最後にデータレジスタにパワ
を与える事により、データレジスタへのビット線ＢＬ・
ＢＬ（反転値）のデータ転送を完了する。
を１／２Ｖｃｃにバランスさせる。その後、従来回路動
作と同様に、ビット線ＢＬ・ＢＬ（反転値）とデータレ
ジスタＬＢ・ＬＢ（反転値）をおのおの接続させている
トランジスタスイッチを開け、データレジスタの接点Ｌ
Ｂ・ＬＢ（反転値）のレベルはビット線ＢＬ・ＢＬ（反
転値）のレベルに変化し、最後にデータレジスタにパワ
を与える事により、データレジスタへのビット線ＢＬ・
ＢＬ（反転値）のデータ転送を完了する。
【００１５】
【発明の効果】以上説明したように、本発明の回路で
は、例えばビット線ＢＬ・ＢＬ（反転値）とデータジス
タの接点ＬＢ・ＬＢ（反転値）とをおのおの接続させて
いるトランジスタスイッチを開けた時（ｔ１時）、接点
ＬＢ・ＬＢ（反転値）の接点が１／２Ｖｃｃからのレベ
ル変動で済むため、従来回路に対してセンスアンプ１が
抜くための電荷が半分になり、このため電流が少なくな
るという効果がある。
は、例えばビット線ＢＬ・ＢＬ（反転値）とデータジス
タの接点ＬＢ・ＬＢ（反転値）とをおのおの接続させて
いるトランジスタスイッチを開けた時（ｔ１時）、接点
ＬＢ・ＬＢ（反転値）の接点が１／２Ｖｃｃからのレベ
ル変動で済むため、従来回路に対してセンスアンプ１が
抜くための電荷が半分になり、このため電流が少なくな
るという効果がある。
【図１】本発明の一実施例の半導体メモリを示す回路図
である。
である。
【図２】図１の回路のＤＴ動作波形を示すタイミング図
である。
である。
【図３】従来の半導体メモリの回路図である。
【図４】図３の回路のＤＴ動作波形を示すタイミング図
である。
である。
１ センスアンプ １０，１１，１２ Ｐ型ＭＯＳトランジスタ １３，１４，１５，１６，２０，２１ Ｎ型ＭＯＳト
ランジスタ ＢＬ・ＢＬ（反転値） ビット線 ＬＢ．ＬＢ（反転値） データジスタ接点
ランジスタ ＢＬ・ＢＬ（反転値） ビット線 ＬＢ．ＬＢ（反転値） データジスタ接点
Claims (1)
- 【請求項１】 データレジスタの二つの電圧保持接点間
をトランジスタスイッチを介して互いに接続しているこ
とを特徴とする半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260221A JPH05101663A (ja) | 1991-10-08 | 1991-10-08 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260221A JPH05101663A (ja) | 1991-10-08 | 1991-10-08 | 半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05101663A true JPH05101663A (ja) | 1993-04-23 |
Family
ID=17345035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3260221A Pending JPH05101663A (ja) | 1991-10-08 | 1991-10-08 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05101663A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273079A (ja) * | 1998-04-28 | 2007-10-18 | Oki Electric Ind Co Ltd | 半導体集積回路 |
| US7865420B1 (en) | 2001-01-22 | 2011-01-04 | Voyager Technologies, Inc. | Real time electronic commerce telecommunication system and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01138689A (ja) * | 1987-11-25 | 1989-05-31 | Toshiba Corp | 半導体記憶装置 |
-
1991
- 1991-10-08 JP JP3260221A patent/JPH05101663A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01138689A (ja) * | 1987-11-25 | 1989-05-31 | Toshiba Corp | 半導体記憶装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273079A (ja) * | 1998-04-28 | 2007-10-18 | Oki Electric Ind Co Ltd | 半導体集積回路 |
| US7865420B1 (en) | 2001-01-22 | 2011-01-04 | Voyager Technologies, Inc. | Real time electronic commerce telecommunication system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0127220B1 (ko) | 메모리소자의 출력버퍼회로 | |
| EP0675601B1 (en) | Circuit for enhancing logic transitions appearing on a line | |
| JP2010161761A (ja) | クロックｄ型フリップ・フロップ回路 | |
| US4785206A (en) | Signal input circuit utilizing flip-flop circuit | |
| JPH0520840B2 (ja) | ||
| EP0085436B1 (en) | Buffer circuits | |
| US5841702A (en) | Output circuit for memory device | |
| US20040032776A1 (en) | Semiconductor memory device comprising circuit for precharging data line | |
| GB2300282A (en) | Substrate bias voltage control circuit | |
| JPH04150224A (ja) | 集積回路 | |
| JPH05101663A (ja) | 半導体メモリ | |
| JP2527050B2 (ja) | 半導体メモリ用センスアンプ回路 | |
| JP2566067B2 (ja) | 論理回路 | |
| US20030034830A1 (en) | Low leakage sleep mode for dynamic circuits | |
| US4952826A (en) | Signal input circuit utilizing flip-flop circuit | |
| JP2541244B2 (ja) | クロック発生回路 | |
| JPS61198813A (ja) | クロツクジエネレ−タ回路 | |
| JPH10276069A (ja) | データラッチ回路 | |
| KR940016234A (ko) | 데이타 전송회로 | |
| JPH0234022A (ja) | パルス出力回路 | |
| US6211700B1 (en) | Data transfer device with a post charge logic | |
| JPH0537380A (ja) | 電流セル回路 | |
| KR100609994B1 (ko) | 저 누설전류특성을 가지는 반도체 장치의 데이터 출력회로 | |
| JPH0414440B2 (ja) | ||
| JP2754552B2 (ja) | コンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971224 |