JPH05102155A - 銅配線構造体及びその製造方法 - Google Patents
銅配線構造体及びその製造方法Info
- Publication number
- JPH05102155A JPH05102155A JP3261631A JP26163191A JPH05102155A JP H05102155 A JPH05102155 A JP H05102155A JP 3261631 A JP3261631 A JP 3261631A JP 26163191 A JP26163191 A JP 26163191A JP H05102155 A JPH05102155 A JP H05102155A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- film
- aluminum
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
- H10W20/065—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by making at least a portion of the conductive part non-conductive, e.g. by oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
- H10W20/4424—Copper alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 耐酸化性の高い銅配線構造体を得ることによ
り、信頼性の高いデバイスを実現する。 【構成】 シリコン基板１１上に、順次、Ｔｉ膜１３，
ＴｉＮ膜１４，銅膜１５を形成した後、パターニングす
る。次に、銅膜１５の露出表面全体をＡｌ膜１６で覆
う。そして、４５０℃，６０秒間のランプアニールを行
ない、ＣｕとＡｌとを反応させてＣｕＡｌX層１７を形
成する。このＣｕＡｌX層１７は、例えばＳＯＧをスピ
ンコートし、４００℃のキャアリングを施した際に、Ａ
ｌが酸素と結合してＡｌ2Ｏ3層を表面に形成し、銅膜１
５の酸化を防止する。このため、信頼性の高い配線が得
られる。
り、信頼性の高いデバイスを実現する。 【構成】 シリコン基板１１上に、順次、Ｔｉ膜１３，
ＴｉＮ膜１４，銅膜１５を形成した後、パターニングす
る。次に、銅膜１５の露出表面全体をＡｌ膜１６で覆
う。そして、４５０℃，６０秒間のランプアニールを行
ない、ＣｕとＡｌとを反応させてＣｕＡｌX層１７を形
成する。このＣｕＡｌX層１７は、例えばＳＯＧをスピ
ンコートし、４００℃のキャアリングを施した際に、Ａ
ｌが酸素と結合してＡｌ2Ｏ3層を表面に形成し、銅膜１
５の酸化を防止する。このため、信頼性の高い配線が得
られる。
Description
【０００１】
【産業上の利用分野】この発明は、超ＬＳＩに用いられ
る銅配線構造体及びその製造方法に関する。
る銅配線構造体及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】ＬＳＩ
の高集積化に伴い、電極配線は微細化傾向にある。電極
配線材料としては、アルミニウムあるいはアルミニウム
合金が多用されるが線幅が、減少するにつれてエレクト
ロマイグレーションや、ストレスマイグレーションに対
する信頼性を保証することが難しくなってきている。こ
れまで用いられてきたアルミニウム合金配線は、０．３
μｍ以下の配線幅になると、上記の問題から信頼性を確
保することが非常に困難になると考えられている。そこ
で、アルミニウムに代わる配線材料としてモリブデン，
タングステンなどの高融点金属の導入が試されている
が、その抵抗は、バルクでアルミニウムの２倍以上と高
く、薄膜ではさらに高くなるため、デバイスの高速化に
は不利である。従って、エレクトロマイグレーションに
強く、低抵抗な材料が求められている。材料の面では、
アルミニウムに代わる配線材料として銅を用いることが
考えられている（月刊セミコンダクターワールド６月号
１９８８第８９頁〜第９３頁）。銅配線は、低抵抗でエ
レクトロマイグレーションに強く、微細デバイスを可能
にする。
の高集積化に伴い、電極配線は微細化傾向にある。電極
配線材料としては、アルミニウムあるいはアルミニウム
合金が多用されるが線幅が、減少するにつれてエレクト
ロマイグレーションや、ストレスマイグレーションに対
する信頼性を保証することが難しくなってきている。こ
れまで用いられてきたアルミニウム合金配線は、０．３
μｍ以下の配線幅になると、上記の問題から信頼性を確
保することが非常に困難になると考えられている。そこ
で、アルミニウムに代わる配線材料としてモリブデン，
タングステンなどの高融点金属の導入が試されている
が、その抵抗は、バルクでアルミニウムの２倍以上と高
く、薄膜ではさらに高くなるため、デバイスの高速化に
は不利である。従って、エレクトロマイグレーションに
強く、低抵抗な材料が求められている。材料の面では、
アルミニウムに代わる配線材料として銅を用いることが
考えられている（月刊セミコンダクターワールド６月号
１９８８第８９頁〜第９３頁）。銅配線は、低抵抗でエ
レクトロマイグレーションに強く、微細デバイスを可能
にする。
【０００３】しかしながら、銅配線がこれまでにデバイ
スに適用されなかった理由の一つは、銅が酸素を数％で
も含む雰囲気において、２００℃程度の温度で酸化され
るためであった。すなわち、ウェーハプロセスにおいて
は、ＣＶＤ法による絶縁膜形成，アニール等、銅膜が高
温で酸素雰囲気にさらされる工程を経るためそこで酸化
されてしまうという問題を生じていた。例えば、銅配線
形成後に、絶縁膜としてＣＶＤ法によりＳｉＯ2を形成
する場合には、ウェーハは、例えばＳｉＨ4＋Ｎ2Ｏガス
中で基板温度３００℃〜４００℃にさらされる。このと
き反応ガスに含まれる酸素によって銅は酸化される。ま
た、銅配線形成後にアニールを行う場合は、通常、電気
炉でＮ2を流して４００℃〜７００℃で行われるが、炉
内に存在する数％の酸素で銅は酸化されてしまう。銅
は、アルミニウムと違い表面に安定な酸化膜（アルミニ
ウムではＡｌ2Ｏ3）を作らないため、表面が酸素と反応
すると、膜中に酸素が拡散し酸化銅となり、電気抵抗は
急激に上昇し配線として実用に適さないものとなってし
まう。
スに適用されなかった理由の一つは、銅が酸素を数％で
も含む雰囲気において、２００℃程度の温度で酸化され
るためであった。すなわち、ウェーハプロセスにおいて
は、ＣＶＤ法による絶縁膜形成，アニール等、銅膜が高
温で酸素雰囲気にさらされる工程を経るためそこで酸化
されてしまうという問題を生じていた。例えば、銅配線
形成後に、絶縁膜としてＣＶＤ法によりＳｉＯ2を形成
する場合には、ウェーハは、例えばＳｉＨ4＋Ｎ2Ｏガス
中で基板温度３００℃〜４００℃にさらされる。このと
き反応ガスに含まれる酸素によって銅は酸化される。ま
た、銅配線形成後にアニールを行う場合は、通常、電気
炉でＮ2を流して４００℃〜７００℃で行われるが、炉
内に存在する数％の酸素で銅は酸化されてしまう。銅
は、アルミニウムと違い表面に安定な酸化膜（アルミニ
ウムではＡｌ2Ｏ3）を作らないため、表面が酸素と反応
すると、膜中に酸素が拡散し酸化銅となり、電気抵抗は
急激に上昇し配線として実用に適さないものとなってし
まう。
【０００４】本発明は、このような問題点に着目して創
案されたものであって、熱処理等を経ても銅配線が酸化
されない、酸化耐性の高い低抵抗な銅配線構造体を得ん
とするものである。
案されたものであって、熱処理等を経ても銅配線が酸化
されない、酸化耐性の高い低抵抗な銅配線構造体を得ん
とするものである。
【０００５】
【課題を解決するための手段】そこで、本発明は、銅配
線の露出表面全体にＡｌXＣｕ1-X合金膜（０．３≦Ｘ≦
０．６）が形成されていることを、その解決手段とする
と共に、銅配線の露出表面にＡｌ金属膜を形成する工程
と、熱処理を施して銅配線の表面にＡｌXＣｕ1-X合金膜
（０．３≦Ｘ≦０．６）を形成する工程とを備えたこと
を、その解決方法としている。
線の露出表面全体にＡｌXＣｕ1-X合金膜（０．３≦Ｘ≦
０．６）が形成されていることを、その解決手段とする
と共に、銅配線の露出表面にＡｌ金属膜を形成する工程
と、熱処理を施して銅配線の表面にＡｌXＣｕ1-X合金膜
（０．３≦Ｘ≦０．６）を形成する工程とを備えたこと
を、その解決方法としている。
【０００６】
【作用】銅配線の露出表面全体をＡｌXＣｕ1-X合金膜
（０．３≦Ｘ≦０．６）で覆ったことにより、配線外部
からの酸素は、アルミニウムと結合し銅の酸化を防止す
る。
（０．３≦Ｘ≦０．６）で覆ったことにより、配線外部
からの酸素は、アルミニウムと結合し銅の酸化を防止す
る。
【０００７】図１１は各種物質の酸化物生成自由エネル
ギーと温度の関係を示すグラフである。図において、縦
軸は酸化物生成自由エネルギーを表し、その値が低い程
（図の下方である程）酸化され易いと言える。銅酸化物
（ＣｕＯ，Ｃｕ2Ｏ）とアルミニウム酸化物（Ａｌ
2Ｏ3）の生成自由エネルギーを比べると明らかにアルミ
ニウム酸化物の方が同じ温度において形成され易いこと
がわかる。すなわち、銅とアルミニウムが膜中に存在
し、そこに酸素が侵入してくる酸素は銅と結合せず、ア
ルミニウムと結合するのである。
ギーと温度の関係を示すグラフである。図において、縦
軸は酸化物生成自由エネルギーを表し、その値が低い程
（図の下方である程）酸化され易いと言える。銅酸化物
（ＣｕＯ，Ｃｕ2Ｏ）とアルミニウム酸化物（Ａｌ
2Ｏ3）の生成自由エネルギーを比べると明らかにアルミ
ニウム酸化物の方が同じ温度において形成され易いこと
がわかる。すなわち、銅とアルミニウムが膜中に存在
し、そこに酸素が侵入してくる酸素は銅と結合せず、ア
ルミニウムと結合するのである。
【０００８】本発明では、この銅とアルミニウムの酸素
との結合性の違いを利用する。銅配線の表面に形成した
銅−アルミニウム層に、熱処理によって絶縁膜中の酸素
が拡散すると、酸素はアルミニウムと結合してアルミニ
ウム酸化物（Ａｌ2Ｏ3）を形成する。この反応によって
酸素は消費され、銅の酸化が生じないのである。
との結合性の違いを利用する。銅配線の表面に形成した
銅−アルミニウム層に、熱処理によって絶縁膜中の酸素
が拡散すると、酸素はアルミニウムと結合してアルミニ
ウム酸化物（Ａｌ2Ｏ3）を形成する。この反応によって
酸素は消費され、銅の酸化が生じないのである。
【０００９】図１２は銅−アルミニウムの平衡状態図で
ある。安定相としてはＣｕＡｌ2（４５．９重量％Ａ
ｌ）が存在する。銅配線の表面に形成する銅−アルミニ
ウム層のアルミニウム濃度が低いと、拡散してくる酸素
をアルミニウム酸化物の形で消費しきれなくなり、酸素
が銅と反応性を生じるようになる。すなわち、銅が酸化
され、配線の抵抗は上昇してしまう。逆にアルミニウム
濃度が必要以上に高いと酸素と反応していないアルミニ
ウム原子が銅配線に入り、抵抗上昇を引き起こす。以上
の問題から銅−アルミニウム層のアルミニウム濃度の制
御が必要になる。前述のＣｕＡｌ2（４５．９重量％Ａ
ｌ）層を銅配線の表面に形成すれば、 ２ＣｕＡｌ2＋３Ｏ2→２Ａｌ2Ｏ3＋２Ｃｕ の反応が生じ、銅は酸化されずに酸化アルミニウムが銅
配線の表面に形成される。
ある。安定相としてはＣｕＡｌ2（４５．９重量％Ａ
ｌ）が存在する。銅配線の表面に形成する銅−アルミニ
ウム層のアルミニウム濃度が低いと、拡散してくる酸素
をアルミニウム酸化物の形で消費しきれなくなり、酸素
が銅と反応性を生じるようになる。すなわち、銅が酸化
され、配線の抵抗は上昇してしまう。逆にアルミニウム
濃度が必要以上に高いと酸素と反応していないアルミニ
ウム原子が銅配線に入り、抵抗上昇を引き起こす。以上
の問題から銅−アルミニウム層のアルミニウム濃度の制
御が必要になる。前述のＣｕＡｌ2（４５．９重量％Ａ
ｌ）層を銅配線の表面に形成すれば、 ２ＣｕＡｌ2＋３Ｏ2→２Ａｌ2Ｏ3＋２Ｃｕ の反応が生じ、銅は酸化されずに酸化アルミニウムが銅
配線の表面に形成される。
【００１０】このように、合金相がＣｕＡｌ2（４５．
９重量％Ａｌ）になるような条件で銅配線上に銅−アル
ミニウム合金相を形成することが望ましいが、１０％程
度のアルミニウムの濃度差があっても、問題となる程度
の抵抗上昇（銅膜中に拡散するアルミニウムに起因する
ものと銅の酸化起因するものがある）を生じないことか
ら銅−アルミニウム中のアルミニウム濃度としては３０
〜６０％とすることにより、上記作用を奏する。
９重量％Ａｌ）になるような条件で銅配線上に銅−アル
ミニウム合金相を形成することが望ましいが、１０％程
度のアルミニウムの濃度差があっても、問題となる程度
の抵抗上昇（銅膜中に拡散するアルミニウムに起因する
ものと銅の酸化起因するものがある）を生じないことか
ら銅−アルミニウム中のアルミニウム濃度としては３０
〜６０％とすることにより、上記作用を奏する。
【００１１】
【実施例】以下、本発明に係る銅配線構造体の製造方法
の詳細を図面に示す実施例に基づいて説明する。
の詳細を図面に示す実施例に基づいて説明する。
【００１２】（実施例１）図１〜図６は、本発明の実施
例１の各工程を示している。本実施例においては、先
ず、所定の素子を形成したシリコン基板１１上に絶縁膜
１２を形成する。次に、所定の位置にコンタクトホール
（図示省略）を開孔したのち、ＤＣマグネトロンスパッ
タリング法でＴｉ膜１３（３００Å），ＴｉＮ膜１４
（１０００Å）をこの順で形成する。更に、銅膜１５を
ＤＣマグネトロンスパッタリング法で厚さ５０００Å形
成する（図１参照）。ここでＴｉ膜１３は基板とオーミ
ック接触を取るために用い、ＴｉＮ膜１４は銅と基板シ
リコンの反応を防止するバリア層として働く。
例１の各工程を示している。本実施例においては、先
ず、所定の素子を形成したシリコン基板１１上に絶縁膜
１２を形成する。次に、所定の位置にコンタクトホール
（図示省略）を開孔したのち、ＤＣマグネトロンスパッ
タリング法でＴｉ膜１３（３００Å），ＴｉＮ膜１４
（１０００Å）をこの順で形成する。更に、銅膜１５を
ＤＣマグネトロンスパッタリング法で厚さ５０００Å形
成する（図１参照）。ここでＴｉ膜１３は基板とオーミ
ック接触を取るために用い、ＴｉＮ膜１４は銅と基板シ
リコンの反応を防止するバリア層として働く。
【００１３】続いて、銅膜１５を例えば反応性イオンエ
ッチング法（ＲＩＥ）を用いてパターニングする。以下
に銅のエッチング条件の一例を示す。
ッチング法（ＲＩＥ）を用いてパターニングする。以下
に銅のエッチング条件の一例を示す。
【００１４】 （銅のエッチング条件） ○ガス…ＣＣｌ4−８０％Ｎ2 ○圧力…０．０２Ｔｏｒｒ ○基板温度…３５０℃ ○エッチングマスク…ＳｉＯ2 上記エッチング条件で、更に下地のＴｉ膜１３／ＴｉＮ
膜１４を一度にエッチングすることが出来る。このよう
なエッチングにより、図２のような断面形状を得る。
膜１４を一度にエッチングすることが出来る。このよう
なエッチングにより、図２のような断面形状を得る。
【００１５】次に、図３に示すようにＤＣマグネトロン
スパッタリング法でＡｌ膜１６をウェーハ全面に厚さ４
００Å形成する。その後、図４に示すように、４５０
℃，６０秒のランプアニールを行うと銅１５とＡｌ膜１
６が反応し、ＣｕＡｌX層１７を厚さ約３００Å形成す
る。ここで形成されるＣｕＡｌX層は、Ｘ線回析を行っ
た結果ＣｕＡｌ2相であった。
スパッタリング法でＡｌ膜１６をウェーハ全面に厚さ４
００Å形成する。その後、図４に示すように、４５０
℃，６０秒のランプアニールを行うと銅１５とＡｌ膜１
６が反応し、ＣｕＡｌX層１７を厚さ約３００Å形成す
る。ここで形成されるＣｕＡｌX層は、Ｘ線回析を行っ
た結果ＣｕＡｌ2相であった。
【００１６】さらに、リン酸で酸化膜上の未反応のＡｌ
膜を５０℃のリン酸水溶液を用いて除去すると、図５に
示すような構造になる。
膜を５０℃のリン酸水溶液を用いて除去すると、図５に
示すような構造になる。
【００１７】次に、絶縁膜としてＳＯＧ（例えば東京応
化製 ＯＣＤ−Ｔｉｐｅ７ １６０００Ｔ）をスピンコ
ートし、４００℃のキュアリングを施す。この際、従来
の銅配線では銅とＳＯＧの反応が生じるため銅が酸化さ
れ、抵抗が上昇し配線として実用に供さないものになっ
ていた。しかし、本発明を適用すれば、前述したアルミ
ニウムの酸化物形成作用によって銅配線は酸化されな
い。
化製 ＯＣＤ−Ｔｉｐｅ７ １６０００Ｔ）をスピンコ
ートし、４００℃のキュアリングを施す。この際、従来
の銅配線では銅とＳＯＧの反応が生じるため銅が酸化さ
れ、抵抗が上昇し配線として実用に供さないものになっ
ていた。しかし、本発明を適用すれば、前述したアルミ
ニウムの酸化物形成作用によって銅配線は酸化されな
い。
【００１８】すなわち、ＳＯＧ膜１８をスピンコート
し、４００℃のキュアリングを施すとＳＯＧに含まれて
いる酸素がＣｕＡｌX層１７のアルミニウムと反応して
酸化アルミニウム（Ａｌ2Ｏ3）層１９を銅配線表面に形
成する。なお、ＣｕＡｌX層１７のアルミニウムノ濃度
が高い場合には熱処理後、酸化アルミニウムと銅−アル
ミニウムの混合相を持った層が配線表面に形成される。
し、４００℃のキュアリングを施すとＳＯＧに含まれて
いる酸素がＣｕＡｌX層１７のアルミニウムと反応して
酸化アルミニウム（Ａｌ2Ｏ3）層１９を銅配線表面に形
成する。なお、ＣｕＡｌX層１７のアルミニウムノ濃度
が高い場合には熱処理後、酸化アルミニウムと銅−アル
ミニウムの混合相を持った層が配線表面に形成される。
【００１９】（実施例２）銅配線上部に絶縁膜としてプ
ラズマＣＶＤ法によって形成されたＳｉＯ2を用いた実
施例２を図７を用いて説明する。実施例１と同様の手順
で銅配線の表面に銅−アルミニウム合金膜を形成した
後、プラズマＣＶＤ法によってＳｉＯ2膜２１を例えば
７０００Å形成する。形成条件を以下に示す。
ラズマＣＶＤ法によって形成されたＳｉＯ2を用いた実
施例２を図７を用いて説明する。実施例１と同様の手順
で銅配線の表面に銅−アルミニウム合金膜を形成した
後、プラズマＣＶＤ法によってＳｉＯ2膜２１を例えば
７０００Å形成する。形成条件を以下に示す。
【００２０】 （ＳｉＯ2形成条件） ○形成温度…３８０℃ ○圧力…１．３Ｔｏｒｒ ○ＳｉＨ4…５００SCCM ○Ｏ2…１２０SCCM ○Ｈｅ…３８００SCCM ＳｉＯ2膜２１形成後、図７に示すような断面形状が得
られる。本実施例においても、実施例１で示したものと
同様の効果が得られる。
られる。本実施例においても、実施例１で示したものと
同様の効果が得られる。
【００２１】銅配線の表面に銅−アルミニウム合金膜を
形成することによって、ＳｉＯ2膜２１中の酸素はアル
ミニウムと結合し銅は酸化されない。すなわち、ＳｉＯ
2膜２１を形成するとＳｉＯ2に含まれている酸素がＣｕ
ＡｌX層１７のアルミニウムと反応して酸化アルミニウ
ム（Ａｌ2Ｏ3）層１９を銅配線表面に形成する。なお、
ＣｕＡｌX層１７のアルミニウム濃度が高い場合には熱
処理後、酸化アルミニウムと銅−アルミニウムの混合相
を持った層が配線表面に形成される。
形成することによって、ＳｉＯ2膜２１中の酸素はアル
ミニウムと結合し銅は酸化されない。すなわち、ＳｉＯ
2膜２１を形成するとＳｉＯ2に含まれている酸素がＣｕ
ＡｌX層１７のアルミニウムと反応して酸化アルミニウ
ム（Ａｌ2Ｏ3）層１９を銅配線表面に形成する。なお、
ＣｕＡｌX層１７のアルミニウム濃度が高い場合には熱
処理後、酸化アルミニウムと銅−アルミニウムの混合相
を持った層が配線表面に形成される。
【００２２】（実施例３）実施例１及び実施例２と異な
る方法で銅配線表面に銅−アルミニウム層を形成する実
施例３を説明する。図８に示すように、はじめに実施例
１と同様の手順で銅配線を形成する。この選択成長ＣＶ
Ｄ法を用いて銅配線の表面にアルミニウム層３１を４０
０Å形成する。この選択成長ＣＶＤ法によるＡｌ成長条
件を以下に示す。
る方法で銅配線表面に銅−アルミニウム層を形成する実
施例３を説明する。図８に示すように、はじめに実施例
１と同様の手順で銅配線を形成する。この選択成長ＣＶ
Ｄ法を用いて銅配線の表面にアルミニウム層３１を４０
０Å形成する。この選択成長ＣＶＤ法によるＡｌ成長条
件を以下に示す。
【００２３】 （Ａｌ成長条件：減圧ＣＶＤ法（コールドウォールタイ
プ）） ○反応ガス…ジメチルアルミニウムハイドライド ○分圧…３×１０-3Ｔｏｒｒ ○キャリアガス…水素（Ｈ2） ○全圧…２Ｔｏｒｒ ○温度…２７０℃ 次に、図９に示すように４５０℃，６０秒のランプアニ
ールを行うと銅膜１５とＡｌ膜３１が反応し、ＣｕＡｌ
X層３２を厚さ約３００Å形成する。次に、プラズマＣ
ＶＤ法によって、ＳｉＯ2膜３３を、例えば７００Å形
成する。形成条件は実施例２と同様である。実施例１，
２と同様に銅配線の表面にＣｕＡｌX層３２が形成され
ているため、上述した理由によってＳｉＯ2中の酸素は
アルミニウムと結合するために銅は酸化されることはな
い。
プ）） ○反応ガス…ジメチルアルミニウムハイドライド ○分圧…３×１０-3Ｔｏｒｒ ○キャリアガス…水素（Ｈ2） ○全圧…２Ｔｏｒｒ ○温度…２７０℃ 次に、図９に示すように４５０℃，６０秒のランプアニ
ールを行うと銅膜１５とＡｌ膜３１が反応し、ＣｕＡｌ
X層３２を厚さ約３００Å形成する。次に、プラズマＣ
ＶＤ法によって、ＳｉＯ2膜３３を、例えば７００Å形
成する。形成条件は実施例２と同様である。実施例１，
２と同様に銅配線の表面にＣｕＡｌX層３２が形成され
ているため、上述した理由によってＳｉＯ2中の酸素は
アルミニウムと結合するために銅は酸化されることはな
い。
【００２４】以上、実施例について説明したが、本発明
は、これらに限定されるものではなく、構成の要旨に付
随する各種の設計変更が可能であることは言うまでもな
い。
は、これらに限定されるものではなく、構成の要旨に付
随する各種の設計変更が可能であることは言うまでもな
い。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、銅配線の表面に銅−アルミニウム合金膜を存
在させることによって、熱処理による絶縁膜と銅の反応
を阻止することができる。
によれば、銅配線の表面に銅−アルミニウム合金膜を存
在させることによって、熱処理による絶縁膜と銅の反応
を阻止することができる。
【００２６】また、アルミニウムは銅よりも酸化物生成
エネルギーが低いので酸素と結合し易い。したがって、
絶縁膜から銅−アルミニウム膜に拡大する酸素はアルミ
ニウムと結合し酸化アルミニウムを形成する。この反応
によって酸素は消費され、銅の酸化が生じない。
エネルギーが低いので酸素と結合し易い。したがって、
絶縁膜から銅−アルミニウム膜に拡大する酸素はアルミ
ニウムと結合し酸化アルミニウムを形成する。この反応
によって酸素は消費され、銅の酸化が生じない。
【００２７】さらに、酸化アルミニウムは熱的に安定
で、形成されると絶縁膜と銅の酸化反応を防ぐ酸素のバ
リア層として作用するため、その後数回の熱処理がかか
っても銅は酸化されないという利点が有る。また、銅配
線は酸化されると電気抵抗が著しく上昇し配線として実
用に適さないものになってしまうが、本発明を適用する
ことによって熱処理による絶縁膜と銅の反応が生じず低
抵抗な配線が得られる。
で、形成されると絶縁膜と銅の酸化反応を防ぐ酸素のバ
リア層として作用するため、その後数回の熱処理がかか
っても銅は酸化されないという利点が有る。また、銅配
線は酸化されると電気抵抗が著しく上昇し配線として実
用に適さないものになってしまうが、本発明を適用する
ことによって熱処理による絶縁膜と銅の反応が生じず低
抵抗な配線が得られる。
【００２８】特に、０．３μｍ以下の配線幅を持つ高密
度デバイスに本発明を適用することによって従来の技術
では得られなかった酸化耐性の高い低抵抗・高信頼性配
線が得られ工業的に見て非常に有用である。
度デバイスに本発明を適用することによって従来の技術
では得られなかった酸化耐性の高い低抵抗・高信頼性配
線が得られ工業的に見て非常に有用である。
【図１】本発明の実施例１の製造工程を示す断面図。
【図２】本発明の実施例１の製造工程を示す断面図。
【図３】本発明の実施例１の製造工程を示す断面図。
【図４】本発明の実施例１の製造工程を示す断面図。
【図５】本発明の実施例１の製造工程を示す断面図。
【図６】本発明の実施例１の製造工程を示す断面図。
【図７】本発明の実施例２の製造工程を示す断面図。
【図８】本発明の実施例３の製造工程を示す断面図。
【図９】本発明の実施例３の製造工程を示す断面図。
【図１０】本発明の実施例３の製造工程を示す断面図。
【図１１】酸化物生成自由エネルギーと温度との関係を
示すグラフ。
示すグラフ。
【図１２】銅−アルミニウムの平衡状態図。
１１…シリコン基板、１２…絶縁膜、１３…Ｔｉ膜、１
４…ＴｉＮ膜、１５…銅膜、１６…Ａｌ膜、１７…Ｃｕ
ＡｌX層、１８…ＳＯＧ膜、１９…Ａｌ2Ｏ3層。
４…ＴｉＮ膜、１５…銅膜、１６…Ａｌ膜、１７…Ｃｕ
ＡｌX層、１８…ＳＯＧ膜、１９…Ａｌ2Ｏ3層。
Claims (2)
- 【請求項１】 銅配線の露出表面全体にＡｌXＣｕ1-X合
金膜（０．３≦Ｘ≦０．６）が形成されていることを特
徴とする銅配線構造体。 - 【請求項２】 銅配線の露出表面にＡｌ金属膜を形成す
る工程と、熱処理を施して銅配線の表面にＡｌXＣｕ1-X
合金膜（０．３≦Ｘ≦０．６）を形成する工程とを備え
たことを特徴とする銅配線構造体の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261631A JPH05102155A (ja) | 1991-10-09 | 1991-10-09 | 銅配線構造体及びその製造方法 |
| US08/208,783 US5430258A (en) | 1991-10-09 | 1994-03-11 | Copper interconnection structure and method of preparing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261631A JPH05102155A (ja) | 1991-10-09 | 1991-10-09 | 銅配線構造体及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05102155A true JPH05102155A (ja) | 1993-04-23 |
Family
ID=17364580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3261631A Pending JPH05102155A (ja) | 1991-10-09 | 1991-10-09 | 銅配線構造体及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5430258A (ja) |
| JP (1) | JPH05102155A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5547901A (en) * | 1994-05-24 | 1996-08-20 | Lg Semicon Co., Ltd. | Method for forming a copper metal wiring with aluminum containing oxidation barrier |
| US5789797A (en) * | 1995-07-28 | 1998-08-04 | Nippondenso Co., Ltd. | Semiconductor device that suppresses electromagnetic noise |
| US5891802A (en) * | 1997-07-23 | 1999-04-06 | Advanced Micro Devices, Inc. | Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects |
| US8217274B2 (en) | 2009-06-04 | 2012-07-10 | Hitachi, Ltd. | Wiring member, method of manufacturing the wiring member and electronic element |
| JP2013179265A (ja) * | 2012-01-31 | 2013-09-09 | Hitachi Metals Ltd | 電子部品用積層配線膜 |
| WO2014196408A1 (ja) * | 2013-06-05 | 2014-12-11 | 株式会社神戸製鋼所 | タッチパネルセンサー用配線膜、およびタッチパネルセンサー |
| JP2016213467A (ja) * | 2015-05-11 | 2016-12-15 | エルジー イノテック カンパニー リミテッド | 発光素子および発光素子パッケージ |
| WO2018123955A1 (ja) * | 2016-12-28 | 2018-07-05 | 三井金属鉱業株式会社 | 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066560A (en) * | 1998-05-05 | 2000-05-23 | Lsi Logic Corporation | Non-linear circuit elements on integrated circuits |
| DE19926499C2 (de) * | 1999-06-10 | 2001-07-05 | Infineon Technologies Ag | Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung |
| DE10159949C1 (de) * | 2001-12-06 | 2003-05-22 | Wieland Werke Ag | Verwendung einer Kupfer-Aluminium-Legierung mit definierten Deckschichten als Lagerwerkstoff zur Herstellung von verschleißfesten Gleitlagern |
| US9113583B2 (en) * | 2012-07-31 | 2015-08-18 | General Electric Company | Electronic circuit board, assembly and a related method thereof |
| US20140110838A1 (en) * | 2012-10-22 | 2014-04-24 | Infineon Technologies Ag | Semiconductor devices and processing methods |
| KR102777131B1 (ko) * | 2016-12-14 | 2025-03-05 | 삼성전자주식회사 | 반도체 장치 |
| CN112635496A (zh) * | 2021-01-07 | 2021-04-09 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL268834A (ja) * | 1960-09-02 | |||
| US3306716A (en) * | 1963-02-14 | 1967-02-28 | Nat Standard Co | Aluminum clad electric conductor wire |
| US4109372A (en) * | 1977-05-02 | 1978-08-29 | International Business Machines Corporation | Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias |
| US4500898A (en) * | 1982-07-06 | 1985-02-19 | General Electric Company | Semiconductor devices utilizing eutectic masks |
| JPS5933894A (ja) * | 1982-08-19 | 1984-02-23 | 電気化学工業株式会社 | 混成集積用回路基板の製造法 |
| JPS62253781A (ja) * | 1986-04-26 | 1987-11-05 | Kobe Steel Ltd | 耐摩耗性アルミニウム製品 |
| EP0261846B1 (en) * | 1986-09-17 | 1992-12-02 | Fujitsu Limited | Method of forming a metallization film containing copper on the surface of a semiconductor device |
| JPS6373660A (ja) * | 1986-09-17 | 1988-04-04 | Fujitsu Ltd | 半導体装置 |
| JPS6388843A (ja) * | 1986-10-02 | 1988-04-19 | Fujitsu Ltd | 半導体装置 |
| JPS63261733A (ja) * | 1987-04-17 | 1988-10-28 | Hitachi Cable Ltd | メタル基板 |
| US4917963A (en) * | 1988-10-28 | 1990-04-17 | Andus Corporation | Graded composition primer layer |
| JPH02206122A (ja) * | 1989-02-06 | 1990-08-15 | Matsushita Electron Corp | 半導体装置 |
| JPH02206123A (ja) * | 1989-02-06 | 1990-08-15 | Matsushita Electron Corp | 半導体装置 |
-
1991
- 1991-10-09 JP JP3261631A patent/JPH05102155A/ja active Pending
-
1994
- 1994-03-11 US US08/208,783 patent/US5430258A/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5547901A (en) * | 1994-05-24 | 1996-08-20 | Lg Semicon Co., Ltd. | Method for forming a copper metal wiring with aluminum containing oxidation barrier |
| US5789797A (en) * | 1995-07-28 | 1998-08-04 | Nippondenso Co., Ltd. | Semiconductor device that suppresses electromagnetic noise |
| US5891802A (en) * | 1997-07-23 | 1999-04-06 | Advanced Micro Devices, Inc. | Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects |
| US8217274B2 (en) | 2009-06-04 | 2012-07-10 | Hitachi, Ltd. | Wiring member, method of manufacturing the wiring member and electronic element |
| JP2013179265A (ja) * | 2012-01-31 | 2013-09-09 | Hitachi Metals Ltd | 電子部品用積層配線膜 |
| WO2014196408A1 (ja) * | 2013-06-05 | 2014-12-11 | 株式会社神戸製鋼所 | タッチパネルセンサー用配線膜、およびタッチパネルセンサー |
| JP2014235724A (ja) * | 2013-06-05 | 2014-12-15 | 株式会社神戸製鋼所 | タッチパネルセンサー用配線膜、およびタッチパネルセンサー |
| JP2016213467A (ja) * | 2015-05-11 | 2016-12-15 | エルジー イノテック カンパニー リミテッド | 発光素子および発光素子パッケージ |
| WO2018123955A1 (ja) * | 2016-12-28 | 2018-07-05 | 三井金属鉱業株式会社 | 配線構造及びその製造方法、スパッタリングターゲット材、並びに酸化防止方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5430258A (en) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915828B2 (ja) | 半導体の配線構造およびその製造方法 | |
| US5308796A (en) | Fabrication of electronic devices by electroless plating of copper onto a metal silicide | |
| US5312772A (en) | Method of manufacturing interconnect metallization comprising metal nitride and silicide | |
| US5760475A (en) | Refractory metal-titanium nitride conductive structures | |
| US5763953A (en) | Semiconductor device and method of manufacturing the same | |
| US5539256A (en) | Semiconductor device having an interconnection of a laminate structure and a method for manufacturing the same | |
| JP2700103B2 (ja) | 改良された集積回路構造および改良された集積回路構造を形成する方法 | |
| JP3179212B2 (ja) | 半導体装置の製造方法 | |
| JPH05102155A (ja) | 銅配線構造体及びその製造方法 | |
| JPS62101049A (ja) | シリサイド層の形成方法 | |
| US4745089A (en) | Self-aligned barrier metal and oxidation mask method | |
| JPH04354133A (ja) | 銅配線の形成方法 | |
| JPH08264538A (ja) | 配線の形成方法 | |
| JP3120471B2 (ja) | 半導体装置の製造方法 | |
| JPH08255764A (ja) | 微細トレンチの埋め込み方法、微細電極の製造方法、微細ホールの埋め込み方法、及び微細金属配線の製造方法 | |
| JPH05102152A (ja) | 半導体装置 | |
| JP3321896B2 (ja) | Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置 | |
| JP3278877B2 (ja) | 配線の形成方法 | |
| KR100606245B1 (ko) | Ｔｉ 접착층을 이용한 ＴＦＴ-ＬＣＤ의 건식 식각 배선 형성방법 | |
| JP2714847B2 (ja) | 半導体装置の製造方法 | |
| TW388107B (en) | Diffusion barrier Cu metal layer process and diffusion barrier layer thereof | |
| JPH05136137A (ja) | 半導体装置の製造方法 | |
| JPS61135156A (ja) | 半導体装置およびその製造方法 | |
| JPH03131032A (ja) | 半導体装置およびその製造方法 | |
| JP3190094B2 (ja) | 半導体装置の製造方法 |