JPS5933894A - 混成集積用回路基板の製造法 - Google Patents

混成集積用回路基板の製造法

Info

Publication number
JPS5933894A
JPS5933894A JP57142726A JP14272682A JPS5933894A JP S5933894 A JPS5933894 A JP S5933894A JP 57142726 A JP57142726 A JP 57142726A JP 14272682 A JP14272682 A JP 14272682A JP S5933894 A JPS5933894 A JP S5933894A
Authority
JP
Japan
Prior art keywords
aluminum
circuit
copper
metal
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57142726A
Other languages
English (en)
Inventor
新一郎 浅井
和男 加藤
辰夫 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denki Kagaku Kogyo KK filed Critical Denki Kagaku Kogyo KK
Priority to JP57142726A priority Critical patent/JPS5933894A/ja
Priority to US06/506,589 priority patent/US4521476A/en
Priority to GB08317006A priority patent/GB2125618B/en
Priority to NL8302539A priority patent/NL188720C/xx
Priority to IT2216483A priority patent/IT1163829B/it
Priority to DE19833330068 priority patent/DE3330068A1/de
Publication of JPS5933894A publication Critical patent/JPS5933894A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/1275—Next to Group VIII or IB metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、共通の基板上に異種の第−及び第二の導電金
属例えばアルミニウムおよげ銅の両方の金属表面が露出
した回路を選択エツチングによシ形成させ、アルミニウ
ム線もしくは金線による半導体と回路との結線と半田付
による外部リード端子、半導体その他の回路素子との固
着の両方を可能ならしめた混成集積用回路基板の製法に
関する。
従来、混成集積用回路基板は、セラミックやガラス基板
上に印刷もしくは蒸着により回路を形成した基板、ある
いはアルミニウムや鉄基板上に絶縁層と銅箔を積層し悟
り合せた鋼張基板をエツチングして回路を形成した基板
が用いられており、これら基板上には、半田付による回
路部品の接合例えば半導体のダイボンディング、外部リ
ード線の接合、チップコンデンサー、チップ抵抗等のチ
ップ部品の取付、および金線又はアルミニウム線による
半導体と回路との接続がなされていた。
このような基板においては金線おまびアルミニウム線の
接続部については、金や銀などの貴金属メッキによる処
理、ニッケルメッキ（％公昭５２−３４６１号）、アル
ミニウム蒸着メッキ（特開昭５１−２８６６２号）及び
金属ペレットの接着（特公昭４５−３７１１０号）等各
種の提案がある。しかしながらメッキによる場合は、メ
ッキ設備を必要とする他にメッキ表面のＦ＃度および層
厚みを管理することが必要になる。また金属ベレットの
接着の場合は、接着個数が半導体のダイボンディング数
より多く、これらの作業は、きわめて煩雑な作業である
。
またアルミニウム線の超音波振動ワイヤーボンディング
においては高分子樹脂絶縁層を有する銅回路では絶縁層
が低ヤング率であるため、超音波振動によりワイヤーボ
ンディングを行うといわゆる超音波かにける現象があり
、十分なボンディングが不可能である。一方、貴金属メ
ッキやニッケルメッキ法では、ボンディング部分の表面
精度が厳密に要求されると共に、その超音波振動ボンデ
ィング条件も狭い範囲で操作しなければならな力λつた
。
本発明は、カ・かる欠点を解決したものであり、絶縁物
層上にアルミニウムー銅クラツド箔を［Ｆした積層物の
アルミニウムー銅クラツド箔のアルミニウムおよび銅を
それぞれ選択エツチングするエツチング剤でエツチング
することにより、アルミニウム又は銅の両方の金属表面
が露出した回路を自由に形成はせ、アルミニウム回路に
は半導体をアルミニウム線もしくは金線等で接続し、銅
回路には回路部品を半田付で固着させることができる混
成集積用回路基板を製造する方法を提供するものである
。
本発明は、基板の一部である絶縁物層（１）の上にアル
ミニウム（２）と銅（３）の如き異種の導電金属層（９
）を重層して形成し、上面金属のみを溶解するエツチン
グ剤と下面金属のみを溶解するエツチング剤とによって
上記各金属Ｊ１１を所望のパターンで露出形成させた混
成集積用回路基板を製造するものであり、アルミニウム
導電路に対してはアルミニウム線又は金線に↓つで半導
体を接続し、銅回路には半田付により回路部品を接続す
るようにしたものである。
本発明における絶縁物層は、それ自体が支持板となるも
のでもよいし、第６図の如く金属製支持板上に形成され
た薄層であってもよい。
本発明における絶縁物層としては、エポキシ樹脂、フェ
ノール樹脂、シリコン樹脂、ポリイミド樹脂等の有機系
高分子、無機物およびガラスエポキシ等の有機系高分子
と無機物との複合材料が用いられる。この他特にベリリ
ア、ボロンナイトライド、アルミナ、マグネシア、シリ
カ等の熱伝導性の無機粉体を有機系高分子に高充填した
複合材は熱伝導性が高く、超音波が逃げる現象も少なく
本発明の絶縁物層材として好適である。特にこの複合材
から成る絶縁物層を金属基板上に形成した基板は熱伝導
性が良くハイパワー用の混成集積用回路基板として最適
である。
また、重合異種金属層は、アルミニウム層及び銅層の夫
々厚さが０．１μ〜１ｏｏμのアルミニウムー鋼クラッ
ド箔又はアルミニウム箔上に銅をメッキして形成したも
の、或はアルミニウム箔に亜鉛、銅を順次メッキしたも
のでもよい。
次に本発明の混成集積用回路基板の回路形成工程につい
て説明する。まず、積層物のアルミニウムー銅クラツド
箔（９）の上にレジストをスクリーン印刷し、乾燥した
後、該クラツド箔の上面の第一金属のみをエツチングす
る選択エツチング剤で所望のパターン状にエツチングし
、回路形成を行なう。その後レジストを除去する。なお
、このレジストは、必要に応じて次の段階まで除去せず
におくこともできる。
再びレジストをスクリーン印刷し、乾燥した後下面の第
二金属のみを選択的にエツチングするエツチング剤で所
望のパターン状にエツチングし、最終的な回路形成を行
なう。（第３図及び第７図）この基板においては銅回路
（由′は半田付による回路部品の接合に用いられ、アル
ミニウム回路（２）′はアルミニウム線もしくは金、ｆ
ｉｌ（６）による結線に用いられる。第４図および第８
図には回路基板に半導体（５）および外部リード端子（
７）を実装した図を示した。半導体（５）および外部リ
ード端子（７）は半田（４）により銅回路（３）′と接
合され、半導体（５）はアルミニウム線もしくは金ｍ　
（６）によシアルミニウム回路（２）′に接続されてい
る。なお半導体（７）は半田（４）の代シに導電性接着
剤を用いて銅回路（３）′に接合し或は銅板等のヒート
シンクを介して半田付で銅回路（３）′に接合してもよ
い。
なお本発明回路基板においては半田付の必要なｍ分とア
ルミニウム線もしくは金線（６）のワイヤーボンディン
グに必要な部分以外の回路部分はアルミニウム面が露出
していても、銅面が露出していても良い。
本発明において銅をエツチングし、アルミニウムをエツ
チングしない銅の選択エツチング剤としては、硫酸−過
酸化水素系エツチング剤（例えば荏原電産銖のパーマエ
ッチ）もしくは過硫酸アンモニウムや過硫酸ソーダ等の
過硫酸塩の水溶液が用いられる。これらのエツチング剤
は第５ＩＡの金属支持板にアルミニウムを用いた場合に
は裏面保護用フィルムを用いる必要がなく好都合である
。
また、アルミニウムをエツチングし、銅をエツチングし
ないアルミニウムの選択エツチング剤と硝酸塩を溶解し
たものが水素発生が少なくエツチングが良好である。こ
の他にクリンカー防止剤、アルミのキレート化剤等を添
加しても良い。
以下に本発明の実施例を示す。
実施例１ 第１１菌において（１）は厚さ１．６藺のガラスエポキ
シ絶縁性支持板であってこの上にアルミニウム層（２）
の厚さが１５μ、銅層（３）の厚さが３５μのアルミニ
ウムー銅クラツド箔（９）を銅面を上にして張合せた。
この銅面にスクリーン印刷によりエラチンブレジス】・
（サンフ化学社製アルカリ除去型インキＤＡ−２００Ｂ
）を形成し、８０°Ｃ５１０分間乾燥した。その後、銅
の選択エツチング剤であるパーマエッチ（荏原電産社製
）で５４°０．２分間スプレーエツチングし、苛性ソー
ダ２％水溶液でエツチングレジストを除去し銅回路（３
）′を形成した・ 次に強アルカリに耐性のあるエツチングレジスト（アサ
ヒ化研社製ＭＲ−５’００）をこの基板にスクリーン印
刷に↓り印刷し、１０００Ｃ１１０分間乾燥した後苛性
ソーダ１００　ｇ／ｌ！、硝酸ソーダ２ｇ々から成る強
アルカリ性水溶液を５０°０３分間スプレーした。
これにより第３図で示したタイプの銅回路とアルミニウ
ム回路（２）′を有する回路基板（１０）が得られた。
実施例２ 実施例１と同じアルミニウムー銅クラツド箔（９）の銅
面上にラムダイト（電気化学工業■装面品名）無機充填
エポキシ樹脂を１００μの厚さに塗布し、２１ＮＩ板厚
のアルミニウム支持板（８）を張合せ、室温で加圧上硬
化はせ絶縁層（１）を有する支持基板を得た。
次に、この支持基板の裏面に塩ビ製保護フィルムをラミ
ネートシ、実施例１のアルミニウムエツチングと同様の
条件でエツチングし、第６図のアルミニウム回路を形成
した。
次に過硫酸アンモニウムの１５０ｇ／ｚ水溶液にエツチ
ング促進剤であるチックＨ（東海電化製）を少量添加し
た銅の選択エツチング剤で４０°０１２分間このアルミ
ニウム基板をエツチングし、第７図に示すようなアルミ
ニウム回路（２）′と銅回路（３）′を有する回路基板
ＧＯ）を得た。
比較例 実施例２で得た回路基板αＱと実施例２のアルミニウム
ー銅クラツド箔の代りに３５μの銅箔を張合せた基板に
金メッキ１μしたものおよびニッケルメッキ５μしたも
のについて３０μのアルミニウム線の超音波ワイヤーボ
ンディング性を調べた結果を第９図に示す。（ワイヤー
ボンディングは超音波工業ワイヤボンダＵＳＷ−５ｚ６
０Ｓによる）縦軸はアルミニウム線の引張強度を横軸は
超音波出力を示すが本発明によるアルミニウム箔１５μ
のポンディングパッドを形成させた実施例ではメッキし
たものよりも引張強度が高く、かつばらつきも少ないこ
とがわかる。この↓うにメッキした場合に引張強度のば
らつきが大きいことは、メッキ面の状態カワイヤーボン
ディング性に著しい影響を与えるということであり、メ
ッキによってポンディングパッドを形成する場合には避
けられない欠点である。
更に上記比較例で用いた金メッキしたアルミニ−ラム基
板と実施例２のアルミニウム基板の金線２５μによるワ
イヤーボンディング性をテストした。
ワイヤーボン、ダーは海上電機ＮＴＣマニアルボンダー
ＷＡ１４７２を用い熱圧着／超音波併用にて２’　５０
００で行なったところＵ１張強度はどちら毛約５ｇであ
リ、ワイヤー９Ｊれであった。このことから本発明によ
るアルミニウム箔１５μのポンディングパッドを形成さ
せた場合でも金線によるワイヤーボンディング性は充分
あることがわかる。
以上説明した通り本発明によれば、絶縁物層上にアルミ
ニウムー鋼クラッド箔を積層した積層物の選択エツチン
グを２度行なうことにより、銅およびアルミニウムの両
方の金属表面を必要な部分のみ自由に露出させた回路を
形成はせることができ、アルミニウム線もしくは金線に
よる回路との結線と半田付による回路部品の固着を同時
に行なうことのできる今までにない新しい混成集積用回
路基板が得られるのである。
を説明する回路基板の模型的拡大断面図、第４図及び第
８図は回路素子が実装された回路基板の拡大断面図、第
９図は超音波振動によるワイヤーボンディング時の出力
と引張強度との関係図である。
（１）・・・絶縁層、（２）・・・アルミニウム箔、（
２）’・・・アルミ（５）・・・半導体、（６）・・・
アルミニウム線もしくは金線、（７）・・外部リード端
子、（８）・・・金属支持基板、（９）・・・アルミニ
ウムー銅クラツド箔。
出　　願　　人　　電気化学工業株式会社と）オよ東Ｗ
ノ 手続補正書 昭和　５１　１０１２５ＸＩ 特許庁長官若杉和夫殿 １　事件の表示 昭和５７年特　許　間第１４２７２６す２　　発ＡＡ（
０名ｍ　　混成集積用回路基板の製造法３、　補正をす
る者 事件との関係　　特許出願人 住　所　東京都千代田区有楽町１丁目４番１号氏　名（
名称）　（８２９）電気化学工業株式会社５、　補正命
令の日付　　自　　発 ６、　補正により増加する発明の数　　す　　シフ、補
正の対象 明細書中、％１ＰＦｑ−求の範囲及び発明の詳細な説明
◎　　・２５、ｊゾｌ　；ｊ、：／　、”ｌ−／・・・
　　。
補　　　　　正　　　　　書 特願昭５７−１４２７２６ （１）　　明細簀中、２、特許請求の範囲を、下記の通
り補正する＠ ２、特許請求の範囲 （１）絶縁層上に、異種の第−及び第二の導電金属層を
重ね合して形成し、前記第一金属のみを溶解する選択エ
ツチング剤により前記第一金属層に所望のパターンの回
路を構成し、更に前記第二金属のみを溶解する選択エツ
チング剤で第二金属層に所望パターンの回路を構成する
ことを％徴とする混成集積用回路基板の製造法。
全８重ね合せ層がアルミニウム箔と銅箔る特許請求の範
囲第１項記載の混成集積基板の製造法。
誓第５頁、第１１行中「重合異極金属層」とあるを「息
ね合せ異梶金属層」と補正する。
（３）　　明細書第８頁、第１０行中「パーマエッチ」
とあるを「硫酸−パーマエッチ系」と補正する。
以　　上 ・ｆ−井売ネ市−、ｔ、Ｆ−書 １．４１件の表示 ＋１？（和５７年　特許間第　１４２７２６　　号２、
発明の名称 源晟擢袷鵠ム、）赫Ｍ屏 ３、補正をする者 小ヂ１−との関係　　　　　　特許出願人任　所　　　
東京都千代田区有楽町１丁目４番１号名　称　　　電気
化学下業株式会社 代表者　　篠　　原　　晃 ４、代理人 ５、補正命令の１１伺け　　　　　（自効６、補ｒＥに
より増加する発明の数　　　　ナシ７、補止の対象 明細書中の、発明の名称、特許請求の範囲、発明の詳細
な説明、図面の簡単な説明の各欄、及び図面（第３図、
第７図）。
８、補正の内容 別紙記載の通り。
ネ甫　１−１巳　−） １、明細書の発明の名称を、「混成集積回路の製造法」
と補止する。
２、明細書の特許請求の範囲を次の通り補止する。
部活と　半［Ｈｔで２．″することを特徴とする混成集
積回路の製造法。」 ３、明細書の第１頁第１６〜１７行目に「第−及び第二
の導電金属例えば」どあるのを、「導電金属として」と
補ＩＦする。
４、明細書の第２頁第２行目及び同頁第３行目及び第４
頁第４行目及び同頁第１１行目に［混成集積用回路基板
」とあるのを、夫々「混成集積回路」と補正する。
５、明細書の第４頁第１８〜１８行目に［絶縁物層は、
・・・金属製支持板」とあるのを、「絶縁物層（１）は
、第１図乃至第４図に示すようにそれ自体が支持板とな
るものでもよいし、第５図乃至第８図に示すように金属
基板（８）」と補正する。
６、明細書の第４頁最下行１］に「ポリイミド」とある
のを、「ポリアミド」と補正する。
？、明細書の第５頁第１６行［１から第６頁第１４行目
にかけて［次に本発明の・・・図を示した。」とあるの
を、次の通り補正する。
［次に本発明の混成集積回路の回路形成工程について第
１図乃至第４図（又は第５図乃至第８図）で説明する。
まず、積層物のアルミニウムー銅クラツド箔（８）の］
二にレジストをスクリーン印刷し、乾燥した後、該クラ
ツド箔の１−面金属層即ち銅箔（３）（又はアルミニウ
ム箔（２））のみを選択エツチングするエツチング剤で
所望のパターン状にエツチングし、銅回路（３′）（又
はアルミニウム回路（２′））の形成を行なう（第２図
（又は第６図）参照）。その後レジストを除去する。な
お、このレジストは、必要に応じて次の段階まで除去せ
ずにおくこともできる。
再びレジストをスクリーン印刷し、乾燥した後、下面の
金属層即ちアルミニウム箔（２）（又は銅箔（３））の
みを選択的にエツチングするエツチング剤で所望のパタ
ーン状にエツチングし、最終的なアルミニウム回路（２
′）（又は銅回路（３′）の形成を行なう（第３図（又
は第７図）参照）。
この銅回路（３′）は半田（＝ｔ（４）による回路部品
（５）　（７）の接合に用いられ、アルミニウム回路（
２′）はアルミニウム線もしくは金線（６）による半導
体（５）との結線に用いられる。第４図（又は第８図）
には半導体（５）および外部リード端子（７）を銅回路
（３′）に実装した図を示した。」８、明細書の第７頁
第１１〜１２行目に［第５図の金属支持板」とあるのを
、「第５図乃至第８図に於て金属基板（８）」と補正す
る。
９、明細ノ）の第８頁第４行［Ｉに「絶縁性支持板」と
あるのを、「絶縁物層」と補正する。
１０　　明細書の第８頁第１３行目から第８頁第１６行
目にかけて「を除去し・・・回路基板（１０）を得た。
」とあるのを、次の通り補正する。
［を除去し銅回路（３′）を形成した。
次にアルミニウム面に強アルカリに耐性のあるエツチン
グｌ／シスト（アサヒ化研社製ＭＲ−５００）をスクリ
ーン印刷により印刷し、＋００°Ｃ１１０分間乾燥した
後、アルミニウムの選択エツチング剤である苛性ソーダ
１００ｇ／　ｕ、硝酸ソーダ２ｇ／文から成る強アルカ
リ性水溶液を５０°Ｃ１３分間スプレーした。これによ
り第３図でパしたタイプの銅回路（３′）とアルミニウ
ム回路（２′）を有する回路基盤（１０）が得られた。
実施例２ 実施例１と−に下を逆にしたアルミニウムー銅クラツド
箔（８）の銅箔（３）下面にラムダイｌ−（電気化学工
業■装面品名）無機充填エポキシ樹脂よりなる絶縁物層
（１）を１００Ａ　　の厚さに塗布し、これの下面に２
［１１ｍ板厚のアルミニラムノ１（板（８）を張合せ、
室温で加圧上硬化させ２桔層体を得た。次に、このノ、
（板（８）の裏面に塩ビ製保護フィルムをラミネートし
、実施例１のアルミニウムエンチングと同様の条件でア
ルミニウム面をエツチングし、第６図のアルミニウム回
路（２′）を形成した。
次に過硫酸アンモニウムの１５０ｇ／　ｎ水溶液にエツ
チング促進剤であるチックＨ（東海電化製）を少措添加
した銅の選択エツチング剤で４０°Ｃ１２分間銅面を、
エツチングし、第７図に示すようなアルミニウム回路（
２′）と銅回路（３′）を有する回路基板（１０）を得
た。」 １１、明細書の第１１頁第１２〜１３行目に「混成集積
用回路基板」とあるのを、「混成集積回路」と補正する
。
１２、明細書の第１１頁最下行目から第１２頁第４行目
にかけて記載された符号の説明を次の通り補正する。
［（１）・・・絶縁物層、（２）・・・アルミニウム箔
、（２′）・・・アルミニウム回路、（３）・・・銅箔
、（３′）・・・銅回路、（４）・・・半田、（５）・
・・半導体、（６）アルミニウム線もしくは金線、（７
）・・・外部リード端子、（８）・・・金属基板、（９
）・・・アルミニウムー銅クラツド箔。」 １３、図面の第３図及び第７図中−に−１・１本−図＝
ｐ乗１ｆ、Ｙ４５へ９」１ソ１；稀正Ａ°う。
以」ニ

Claims (2)

    【特許請求の範囲】
  1. （１）絶縁層上に、異種の第−及び第二の導電金属層を
    重合して形成し、前記第一金属のみを溶解する選択エツ
    チング剤により前記第一金属層に所望のパターンの回路
    を構成し、更に前記第二金属のみを溶解する選択エツチ
    ング剤で第二金属層に所望パターンの回路を構成するこ
    とを特徴とする混成集積用回路基板の製造法。
  2. （２）　　導電金属重合層がアルミニウム箔と銅箔力λ
    らなる特許請求の範囲第１項記載の混成集積用回路基板
    の製造法。
JP57142726A 1982-08-19 1982-08-19 混成集積用回路基板の製造法 Pending JPS5933894A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP57142726A JPS5933894A (ja) 1982-08-19 1982-08-19 混成集積用回路基板の製造法
US06/506,589 US4521476A (en) 1982-08-19 1983-06-22 Hybrid integrated circuit and preparation thereof
GB08317006A GB2125618B (en) 1982-08-19 1983-06-22 Hybrid integrated circuit and preparation thereof
NL8302539A NL188720C (nl) 1982-08-19 1983-07-15 Werkwijze voor het vervaardigen van een hybride geintegreerde schakeling.
IT2216483A IT1163829B (it) 1982-08-19 1983-07-21 Procedimento per la fabbricazione di un circuito integrato ibrido e circuito ottenuto
DE19833330068 DE3330068A1 (de) 1982-08-19 1983-08-19 Hybrid-integrierte schaltung und verfahren zur herstellung derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57142726A JPS5933894A (ja) 1982-08-19 1982-08-19 混成集積用回路基板の製造法

Publications (1)

Publication Number Publication Date
JPS5933894A true JPS5933894A (ja) 1984-02-23

Family

ID=15322152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57142726A Pending JPS5933894A (ja) 1982-08-19 1982-08-19 混成集積用回路基板の製造法

Country Status (6)

Country Link
US (1) US4521476A (ja)
JP (1) JPS5933894A (ja)
DE (1) DE3330068A1 (ja)
GB (1) GB2125618B (ja)
IT (1) IT1163829B (ja)
NL (1) NL188720C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61284991A (ja) * 1985-06-11 1986-12-15 電気化学工業株式会社 アルミニウム／銅複合箔張基板の回路形成法
JPS6239090A (ja) * 1985-08-14 1987-02-20 松下電工株式会社 アルミニウムワイヤ−ボンデイング用プリント配線板の製造方法
JPS6331193A (ja) * 1986-07-24 1988-02-09 三井金属鉱業株式会社 プリント配線板の導体パタ−ン形成法
JPH01282884A (ja) * 1988-05-10 1989-11-14 Denki Kagaku Kogyo Kk プリント配線板の製造方法
JPH04119696A (ja) * 1990-09-11 1992-04-21 Denki Kagaku Kogyo Kk 金属板ベース多層回路基板

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2560437B1 (fr) * 1984-02-28 1987-05-29 Citroen Sa Procede de report a plat d'elements de puissance sur un reseau conducteur par brasage de leurs connexions
JPS6121983A (ja) * 1984-07-07 1986-01-30 工業技術院長 非酸化物系セラミックス―金属複合材料の製造方法
FR2574222B1 (fr) * 1984-12-04 1987-05-29 Sintra Procede de fabrication d'un substrat pour circuit hybride comportant des connexions faiblement resistives
JPS61176142A (ja) * 1985-01-31 1986-08-07 Toshiba Corp 基板構造体
DE3517965A1 (de) * 1985-05-18 1986-11-20 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur herstellung einer elektrischen schaltung in hybridtechnik
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
JPS6318697A (ja) * 1986-07-11 1988-01-26 日本電気株式会社 多層配線基板
JPS6383256A (ja) * 1986-09-26 1988-04-13 Futaba Corp アルミニウム蒸着膜付銅部材
JPS6390890A (ja) * 1986-10-03 1988-04-21 株式会社　潤工社 プリント基板
GB8803519D0 (en) * 1988-02-16 1988-03-16 Emi Plc Thorn Electrical connectors
JP2755594B2 (ja) * 1988-03-30 1998-05-20 株式会社 東芝 セラミックス回路基板
KR920005459B1 (ko) * 1988-08-30 1992-07-04 가부시기가이샤 히다찌세이사꾸쇼 금속의 균질화방법 및 회로기판
JPH0390872A (ja) * 1989-09-01 1991-04-16 Toshiba Corp 半導体装置
JP2500523B2 (ja) * 1990-12-28 1996-05-29 日本電装株式会社 基板および基板の製造方法
DE69233801D1 (de) * 1991-07-24 2011-02-17 Denki Kagaku Kogyo Kk Verfahren zur Herstellung eines Schaltungssubstrates mit einem montierten Halbleiterelement
JPH05102155A (ja) * 1991-10-09 1993-04-23 Sony Corp 銅配線構造体及びその製造方法
GB2273257B (en) * 1992-06-30 1996-03-27 Hughes Aircraft Co Electrical interconnection substrate with both wire bond and solder contacts
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
JPH07231015A (ja) * 1994-02-17 1995-08-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP3225854B2 (ja) * 1996-10-02 2001-11-05 株式会社デンソー 厚膜回路基板及びそのワイヤボンディング電極形成方法
US6194127B1 (en) * 1998-05-27 2001-02-27 Mcdonnell Douglas Corporation Resistive sheet patterning process and product thereof
DE10066482B3 (de) * 1999-10-13 2014-04-10 Murata Manufacturing Co., Ltd. Verfahren zum Herstellen von elektronischen Bauteilen
US6506062B1 (en) 2001-08-01 2003-01-14 Visteon Global Technologies, Inc. Circuit board having an integrated circuit board connector and method of making the same
DE10230712B4 (de) * 2002-07-08 2006-03-23 Siemens Ag Elektronikeinheit mit einem niedrigschmelzenden metallischen Träger
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
KR101227228B1 (ko) 2004-11-12 2013-01-28 스태츠 칩팩, 엘티디. 와이어 본드 배선
US7868468B2 (en) * 2004-11-12 2011-01-11 Stats Chippac Ltd. Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
US8519517B2 (en) 2004-11-13 2013-08-27 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers and method of manufacturing thereof
US7731078B2 (en) * 2004-11-13 2010-06-08 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers
DE102004058016B4 (de) * 2004-12-01 2014-10-09 Epcos Ag Mit akustischen Oberflächenwellen arbeitendes Bauelement mit hoher Bandbreite
JP4595665B2 (ja) * 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法
IL182371A0 (en) * 2006-04-04 2007-07-24 Hanita Coatings R C A Ltd Patterns of conductive objects on a substrate and method of producing thereof
US7972710B2 (en) * 2006-08-31 2011-07-05 Antaya Technologies Corporation Clad aluminum connector
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
US7701049B2 (en) * 2007-08-03 2010-04-20 Stats Chippac Ltd. Integrated circuit packaging system for fine pitch substrates
TWI338562B (en) * 2007-12-27 2011-03-01 Unimicron Technology Corp Circuit board and process thereof
US20090273907A1 (en) * 2008-04-30 2009-11-05 Unimicron Technology Corp. Circuit board and process thereof
EP2315242A1 (en) * 2009-10-23 2011-04-27 ABB Technology AG Circuit arrangement and manufacturing method thereof
DE102011050424B4 (de) * 2011-05-17 2017-09-28 Ksg Leiterplatten Gmbh Verfahren zum Herstellen eines Halbzeuges für eine ein- oder mehrlagige Leiterplatte
DE102014217186A1 (de) * 2014-08-28 2016-03-03 Continental Automotive Gmbh Verfahren zum Herstellen eines Schaltungsträgers und Schaltungsträger für elektronische Bauelemente
CN104219875A (zh) * 2014-09-15 2014-12-17 景旺电子科技(龙川)有限公司 一种线路金属基板的制造方法及线路金属基板
DE102015111667B4 (de) 2015-07-17 2025-11-06 Rogers Germany Gmbh Substrat für elektrische Schaltkreise und Verfahren zur Herstellung eines derartigen Substrates
EP3592241B1 (en) * 2017-03-07 2021-04-14 Koninklijke Philips N.V. Ultrasound imaging device with thermally conductive plate
DE102024101271A1 (de) * 2024-01-17 2025-07-17 Plasma Innovations GmbH Verbundmaterial zur Herstellung von Leiterplatten und Herstellungsverfahren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317747A (en) * 1976-08-02 1978-02-18 Sasaki Mooru Kk Natural light inlet tube

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3377259A (en) * 1965-03-15 1968-04-09 Gen Dynamics Corp Method for preventing oxidation degradation of copper by interposing barrier betweencopper and polypropylene
US3469148A (en) * 1967-11-08 1969-09-23 Gen Motors Corp Protectively covered hybrid microcircuits
US3607379A (en) * 1968-01-22 1971-09-21 Us Navy Microelectronic interconnection substrate
US3967371A (en) * 1970-01-06 1976-07-06 Sescosem- Societe Europeenne Des Semi-Conducteurs Et De Microelectronique Methods of manufacturing multilayer interconnections for integrated circuits and to integrated circuits utilizing said method
US3997380A (en) * 1970-04-17 1976-12-14 Compagnie Internationale Pour L'informatique Method of engraving a conductive layer
JPS5146904B2 (ja) * 1971-09-30 1976-12-11
US3791858A (en) * 1971-12-13 1974-02-12 Ibm Method of forming multi-layer circuit panels
US3983284A (en) * 1972-06-02 1976-09-28 Thomson-Csf Flat connection for a semiconductor multilayer structure
US4072516A (en) * 1975-09-15 1978-02-07 Fiber Materials, Inc. Graphite fiber/metal composites
US4190474A (en) * 1977-12-22 1980-02-26 Gould Inc. Method of making a printed circuit board having mutually etchable copper and nickel layers
FR2435883A1 (fr) * 1978-06-29 1980-04-04 Materiel Telephonique Circuit integre hybride et son procede de fabrication
JPS57122592A (en) * 1981-01-23 1982-07-30 Tokyo Shibaura Electric Co Method of producing hybrid integrated circuit
US4404059A (en) * 1982-05-26 1983-09-13 Livshits Vladimir I Process for manufacturing panels to be used in microelectronic systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317747A (en) * 1976-08-02 1978-02-18 Sasaki Mooru Kk Natural light inlet tube

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61284991A (ja) * 1985-06-11 1986-12-15 電気化学工業株式会社 アルミニウム／銅複合箔張基板の回路形成法
JPS6239090A (ja) * 1985-08-14 1987-02-20 松下電工株式会社 アルミニウムワイヤ−ボンデイング用プリント配線板の製造方法
JPS6331193A (ja) * 1986-07-24 1988-02-09 三井金属鉱業株式会社 プリント配線板の導体パタ−ン形成法
JPH01282884A (ja) * 1988-05-10 1989-11-14 Denki Kagaku Kogyo Kk プリント配線板の製造方法
JPH04119696A (ja) * 1990-09-11 1992-04-21 Denki Kagaku Kogyo Kk 金属板ベース多層回路基板

Also Published As

Publication number Publication date
IT8322164A0 (it) 1983-07-21
GB2125618A (en) 1984-03-07
US4521476A (en) 1985-06-04
DE3330068A1 (de) 1984-02-23
NL188720C (nl) 1992-09-01
GB2125618B (en) 1986-07-02
IT8322164A1 (it) 1985-01-21
DE3330068C2 (ja) 1988-12-01
NL8302539A (nl) 1984-03-16
GB8317006D0 (en) 1983-07-27
IT1163829B (it) 1987-04-08
NL188720B (nl) 1992-04-01

Similar Documents

Publication Publication Date Title
US4521476A (en) Hybrid integrated circuit and preparation thereof
US20060231290A1 (en) Multilayer printed wiring board
JP2002198462A (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JPS63229897A (ja) リジツド型多層プリント回路板の製造方法
KR19990030122A (ko) 다층 배선 기판 및 이의 제조 방법
TW480681B (en) Multilayer printed wiring board and electronic equipment
JP2000100987A (ja) 半導体チップモジュール用多層回路基板およびその製造方法
WO2003056889A1 (fr) Substrat de connexion, tableau de connexions multicouche dans lequel ledit substrat est integre, substrat pour boitier a semiconducteurs, boitier a semiconducteurs et procedes de fabrication
JPH0115153B2 (ja)
CN100521881C (zh) 可挠刚性印刷线路板的制造方法
JPH0529490A (ja) 半導体搭載用回路基板
JPH11140659A (ja) 半導体搭載用基板とその製造方法
JPH02914Y2 (ja)
JPH0613723A (ja) 混成集積回路
JP2608980B2 (ja) 金属板ベース多層回路基板
JPH11140658A (ja) 半導体搭載用基板とその製造方法
JPS622591A (ja) 金属ベ−ス混成集積回路基板の製法
JP3170005B2 (ja) セラミック回路基板
JPS62271442A (ja) 混成集積回路
JP4187082B2 (ja) 金属ベース回路基板とその製造方法
JPH1187401A (ja) 半導体装置
JP3167360B2 (ja) 混成集積回路用基板の製造方法
JPH04186869A (ja) 金属板ベース回路基板
JPH08148781A (ja) 金属ベース多層回路基板
JPH08293579A (ja) マルチチップモジュール