JPH05102728A - 逓倍器 - Google Patents
逓倍器Info
- Publication number
- JPH05102728A JPH05102728A JP26017191A JP26017191A JPH05102728A JP H05102728 A JPH05102728 A JP H05102728A JP 26017191 A JP26017191 A JP 26017191A JP 26017191 A JP26017191 A JP 26017191A JP H05102728 A JPH05102728 A JP H05102728A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- component
- bandpass filter
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 15
- 238000005513 bias potential Methods 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 6
- 230000001939 inductive effect Effects 0.000 abstract 2
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 241000981595 Zoysia japonica Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】帯域フィルタの実装面積を小さくし、集積化，
モノリシック化を容易にする。 【構成】帯域フィルタ１を集中定数型の容量素子Ｃ１，
Ｃ２，及びインダクタンス素子Ｌ２で形成する。
モノリシック化を容易にする。 【構成】帯域フィルタ１を集中定数型の容量素子Ｃ１，
Ｃ２，及びインダクタンス素子Ｌ２で形成する。
Description
【０００１】
【産業上の利用分野】本発明は逓倍器に関し、特にマイ
クロ波用の逓倍器に関する。
クロ波用の逓倍器に関する。
【０００２】
【従来の技術】従来の逓倍器は、図４に示すように、第
１の周波数ｆ１を持つ入力信号Ｖｉｎを入力し、第１の
周波数ｆ１を逓倍した第２の周波数ｆ２成分を含む信号
を出力するソース接地の型の電界効果トランジスタＱ１
と、この電界効果トランジスタＱ１の出力信号に含まれ
る第２の周波数ｆ２成分のみを通過させる分布定数型の
帯域フィルタ１Ａとを有する構成となっている。
１の周波数ｆ１を持つ入力信号Ｖｉｎを入力し、第１の
周波数ｆ１を逓倍した第２の周波数ｆ２成分を含む信号
を出力するソース接地の型の電界効果トランジスタＱ１
と、この電界効果トランジスタＱ１の出力信号に含まれ
る第２の周波数ｆ２成分のみを通過させる分布定数型の
帯域フィルタ１Ａとを有する構成となっている。
【０００３】第１の周波数ｆ１を持つ入力信号Ｖｉｎ
は、電界効果トランジスタＱ１により非線形に増幅さ
れ、その結果、歪成分として第１の周波数ｆ１の逓倍の
周波数を含む信号が出力される。この出力信号が後続の
帯域フィルタ１Ａにより所望の逓倍波である第２の周波
数ｆ２成分のみが出力される。
は、電界効果トランジスタＱ１により非線形に増幅さ
れ、その結果、歪成分として第１の周波数ｆ１の逓倍の
周波数を含む信号が出力される。この出力信号が後続の
帯域フィルタ１Ａにより所望の逓倍波である第２の周波
数ｆ２成分のみが出力される。
【０００４】マイクロ波の分野では、この帯域フィルタ
１Ａは分布定数回路により構成されているため、所望の
信号の波長程度以上の実装寸法を必要としていた。
１Ａは分布定数回路により構成されているため、所望の
信号の波長程度以上の実装寸法を必要としていた。
【０００５】なお、図４において、抵抗素子Ｒ１，イン
ダクタンス素子Ｌ１は、電界効果トランジスタＱ１のゲ
ート及びドレインにバイアス電位を供給するためのバイ
アス回路である。
ダクタンス素子Ｌ１は、電界効果トランジスタＱ１のゲ
ート及びドレインにバイアス電位を供給するためのバイ
アス回路である。
【０００６】
【発明が解決しようとする課題】この従来の逓倍器で
は、帯域フィルタ１Ａが分布定数回路型となっているの
で、その実装寸法が取扱う信号の波長程度或はそれ以上
となり広い面積を必要として、集積化，モノリシック化
が困難であるという問題点があった。
は、帯域フィルタ１Ａが分布定数回路型となっているの
で、その実装寸法が取扱う信号の波長程度或はそれ以上
となり広い面積を必要として、集積化，モノリシック化
が困難であるという問題点があった。
【０００７】本発明の目的は、帯域フィルタの実装寸法
を小さくし、集積化，モノリシック化が容易となる逓倍
器を提供することにある。
を小さくし、集積化，モノリシック化が容易となる逓倍
器を提供することにある。
【０００８】
【課題を解決するための手段】本発明の逓倍器は、ソー
スを接地電位点と接続しドレイン及びゲートにそれぞれ
所定のバイアス電位が供給されて前記ゲートに伝達され
る入力信号の第１の周波数を逓倍して第２の周波数成分
を含む信号を出力する電界効果トランジスタと、集中定
数型の容量素子及びインダクタンス素子で形成され前記
電界効果トランジスタの出力信号のうち少なくとも前記
第１の周波数成分を除去し前記第２の周波数成分を抽出
して出力する帯域フィルタとを有している。
スを接地電位点と接続しドレイン及びゲートにそれぞれ
所定のバイアス電位が供給されて前記ゲートに伝達され
る入力信号の第１の周波数を逓倍して第２の周波数成分
を含む信号を出力する電界効果トランジスタと、集中定
数型の容量素子及びインダクタンス素子で形成され前記
電界効果トランジスタの出力信号のうち少なくとも前記
第１の周波数成分を除去し前記第２の周波数成分を抽出
して出力する帯域フィルタとを有している。
【０００９】また、所定の値の入力容量をもつバッファ
回路を設け、前記入力容量を１つの容量素子として帯域
フィルタを形成しこの帯域フィルタの出力信号を前記バ
ッファ回路の入力端へ供給するようにした構成を有して
いる。
回路を設け、前記入力容量を１つの容量素子として帯域
フィルタを形成しこの帯域フィルタの出力信号を前記バ
ッファ回路の入力端へ供給するようにした構成を有して
いる。
【００１０】また、電界効果トランジスタのドレインへ
のバイアス電位が、集中定数型の直流阻止用の容量素子
と直流供給用のインダクタンス素子とを含むバイアス回
路により供給させ、帯域フィルタが、前記直流阻止用の
容量素子と前記直流供給用のインダクタンス素子とを含
んで構成される。
のバイアス電位が、集中定数型の直流阻止用の容量素子
と直流供給用のインダクタンス素子とを含むバイアス回
路により供給させ、帯域フィルタが、前記直流阻止用の
容量素子と前記直流供給用のインダクタンス素子とを含
んで構成される。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１２】図１は本発明の第１の実施例を示す回路図
である。
である。
【００１３】この実施例が図４に示された従来の逓倍器
と相違する点は、帯域フィルタ１を、電界効果トランジ
スタＱ１のドレインと接地電位点との間に直列接続さ
れ、入力信号Ｖｉｎの第１の周波数ｆ１で直列共振する
集中定数型のインダクタンス素子Ｌ２及び容量素子Ｃ２
と、電界効果トランジスタＱ１のドレインと接地電位点
との間に接続され、電界効果トランジスタ素子Ｌ２，容
量素子Ｃ２と共に並列共振する容量素子Ｃ１とを備えた
構成とした点にある。
と相違する点は、帯域フィルタ１を、電界効果トランジ
スタＱ１のドレインと接地電位点との間に直列接続さ
れ、入力信号Ｖｉｎの第１の周波数ｆ１で直列共振する
集中定数型のインダクタンス素子Ｌ２及び容量素子Ｃ２
と、電界効果トランジスタＱ１のドレインと接地電位点
との間に接続され、電界効果トランジスタ素子Ｌ２，容
量素子Ｃ２と共に並列共振する容量素子Ｃ１とを備えた
構成とした点にある。
【００１４】電界効果トランジスタＱ１の出力信号に
は、第１の周波数ｆ１成分と、これを逓倍した第２の周
波数ｆ２成分が含まれている。
は、第１の周波数ｆ１成分と、これを逓倍した第２の周
波数ｆ２成分が含まれている。
【００１５】帯域フィルタ１において、第１の周波数ｆ
１成分に対しては、インダクタンス素子Ｌ２及び容量素
子Ｃ２により接地電位点との間のインピーダンスが零と
なるので、第１の周波数ｆ１成分は出力端子には現われ
ない。一方、第２の周波数ｆ２成分に対しては、インダ
クタンス素子Ｌ２及び容量素子Ｃ２と容量素子Ｃ１とが
並列共振して接地電位点との間インピーダンスが無限大
となるので、第２の周波数ｆ２成分はそのまま出力端子
に現れる。こうして出力端子には所望の第２の周波数ｆ
２成分のみの信号（Ｖｏｕｔ）が得られる。
１成分に対しては、インダクタンス素子Ｌ２及び容量素
子Ｃ２により接地電位点との間のインピーダンスが零と
なるので、第１の周波数ｆ１成分は出力端子には現われ
ない。一方、第２の周波数ｆ２成分に対しては、インダ
クタンス素子Ｌ２及び容量素子Ｃ２と容量素子Ｃ１とが
並列共振して接地電位点との間インピーダンスが無限大
となるので、第２の周波数ｆ２成分はそのまま出力端子
に現れる。こうして出力端子には所望の第２の周波数ｆ
２成分のみの信号（Ｖｏｕｔ）が得られる。
【００１６】この実施例では、帯域フィルタ１をインダ
ンクタンス素子Ｌ２，容量素子Ｃ１，Ｃ２の３個の集中
定数素子により形成しているので、従来の分布定数回路
型に比べその実装面積を小さくすることができる。
ンクタンス素子Ｌ２，容量素子Ｃ１，Ｃ２の３個の集中
定数素子により形成しているので、従来の分布定数回路
型に比べその実装面積を小さくすることができる。
【００１７】図２は本発明の第２の実施例を示す回路図
である。
である。
【００１８】この実施例は、所望の周波数を増幅して出
力するバッファ回路２が設けられており、帯域フィルタ
１ａは、このバッファ回路２の入力容量Ｃｓを１つの容
量素子として含んだ構成となっている。従って、第１の
実施例のように独立した容量素子Ｃ１を設ける必要がな
く、帯域フィルタとして独立して設けられる素子の実装
面積を更に小さくすることができる。
力するバッファ回路２が設けられており、帯域フィルタ
１ａは、このバッファ回路２の入力容量Ｃｓを１つの容
量素子として含んだ構成となっている。従って、第１の
実施例のように独立した容量素子Ｃ１を設ける必要がな
く、帯域フィルタとして独立して設けられる素子の実装
面積を更に小さくすることができる。
【００１９】図３は本発明の第３の実施例を示す回路図
である。
である。
【００２０】この実施例は、第２の実施例に加え、電界
効果トランジスタＱ１のドレインへのバイアス電位を、
直流供給用の抵抗素子Ｒ２及びインダクタンス素子Ｌ３
と、一端を接地電位点と接続する直流素子用の容量素子
Ｃ３とで形成したバイアス回路３により供給し、インダ
クタンス素子Ｌ３及び容量素子Ｃ３を第１の周波数ｆ１
に直列共振するようにし、これらインダクタンス素子Ｌ
３及び容量素子Ｃ３とバッファ回路２の入力容量Ｃｓと
で帯域フィルタとして独立して設けられた素子は１つも
なく全て他の回路との兼用の素子となっている。
効果トランジスタＱ１のドレインへのバイアス電位を、
直流供給用の抵抗素子Ｒ２及びインダクタンス素子Ｌ３
と、一端を接地電位点と接続する直流素子用の容量素子
Ｃ３とで形成したバイアス回路３により供給し、インダ
クタンス素子Ｌ３及び容量素子Ｃ３を第１の周波数ｆ１
に直列共振するようにし、これらインダクタンス素子Ｌ
３及び容量素子Ｃ３とバッファ回路２の入力容量Ｃｓと
で帯域フィルタとして独立して設けられた素子は１つも
なく全て他の回路との兼用の素子となっている。
【００２１】従って、第２の実施例より更に全体の実装
面積を小さくすることができる。
面積を小さくすることができる。
【００２２】
【発明の効果】以上説明したように本発明は、帯域フィ
ルタを集中定数型のインダクタンス素子及び容量素子に
より形成する構成とすることにより、帯域フィルタの実
装面積を従来の分布定数型のものより小さくすることが
できるので、集積化，モノリシック化が容易になるとい
う効果がある。また、インダクタンス素子，容量素子を
他の回路と兼用することにより、全体の実装面積を更に
小さくすることができ、集積化，モノリシック化が更に
容易になる。
ルタを集中定数型のインダクタンス素子及び容量素子に
より形成する構成とすることにより、帯域フィルタの実
装面積を従来の分布定数型のものより小さくすることが
できるので、集積化，モノリシック化が容易になるとい
う効果がある。また、インダクタンス素子，容量素子を
他の回路と兼用することにより、全体の実装面積を更に
小さくすることができ、集積化，モノリシック化が更に
容易になる。
【図１】本発明の第１の実施例を示す回路図である。
【図２】本発明の第２の実施例を示す回路図である。
【図３】本発明の第３の実施例を示す回路図である。
【図４】従来の逓倍器の一例を示す回路図である。
１，１ａ，１ｂ，１Ａ 帯域フィルタ ２ バッファ回路 ３ バイアス回路 Ｃ１〜Ｃ３ 容量素子 Ｃｓ バッファ回路の入力容量 Ｌ１〜Ｌ３ インダクタンス素子 Ｑ１〜Ｑ３ 電界効果トランジスタ Ｒ１，Ｒ２ 抵抗素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮 龍也 東京都港区芝五丁目７番１号日本電気株式 会社内
Claims (3)
- 【請求項１】 ソースを接地電位点と接続しドレイン及
びゲートにそれぞれ所定のバイアス電位が供給されて前
記ゲートに伝達される入力信号の第１の周波数を逓倍し
て第２の周波数成分を含む信号を出力する電界効果トラ
ンジスタと、集中定数型の容量素子及びインダクタンス
素子で形成され前記電界効果トランジスタの出力信号の
うち少なくとも前記第１の周波数成分を除去し前記第２
の周波数成分を抽出して出力する帯域フィルタとを有す
ることを特徴とする逓倍器。 - 【請求項２】 所定の値の入力容量をもつバッファ回路
を設け、前記入力容量を１つの容量素子として帯域フィ
ルタを形成しこの帯域フィルタの出力信号を前記バッフ
ァ回路の入力端へ供給するようにした請求項１記載の逓
倍器。 - 【請求項３】 電界効果トランジスタのドレインへのバ
イアス電位が、集中定数型の直流阻止用の容量素子と直
流供給用のインダクタンス素子とを含むバイアス回路に
より供給させ、帯域フィルタが、前記直流阻止用の容量
素子と前記直流供給用のインダクタンス素子とを含んで
構成された請求項２記載の逓倍器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260171A JP3030977B2 (ja) | 1991-10-08 | 1991-10-08 | 逓倍器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260171A JP3030977B2 (ja) | 1991-10-08 | 1991-10-08 | 逓倍器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102728A true JPH05102728A (ja) | 1993-04-23 |
| JP3030977B2 JP3030977B2 (ja) | 2000-04-10 |
Family
ID=17344311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3260171A Expired - Fee Related JP3030977B2 (ja) | 1991-10-08 | 1991-10-08 | 逓倍器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3030977B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012119819A (ja) * | 2010-11-30 | 2012-06-21 | Waseda Univ | 周波数逓倍器 |
| US9473131B2 (en) | 2014-07-23 | 2016-10-18 | Seiko Epson Corporation | Signal output circuit, electronic device and moving object |
-
1991
- 1991-10-08 JP JP3260171A patent/JP3030977B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012119819A (ja) * | 2010-11-30 | 2012-06-21 | Waseda Univ | 周波数逓倍器 |
| US9473131B2 (en) | 2014-07-23 | 2016-10-18 | Seiko Epson Corporation | Signal output circuit, electronic device and moving object |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3030977B2 (ja) | 2000-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051706A (en) | High frequency power amplifier circuit | |
| US4025873A (en) | Broadband, microwave, two-stage, stagger-tuned, field effect transistor amplifier | |
| JPH11127040A (ja) | 複数周波数帯域高効率線形電力増幅器 | |
| JPH06103810B2 (ja) | 電界効果トランジスタ増幅器 | |
| JP3442208B2 (ja) | 高周波用電子回路 | |
| JPH05102728A (ja) | 逓倍器 | |
| KR0171652B1 (ko) | 자기 바이어스용 네거티브 피드백 루프를 갖는 증폭기 회로 | |
| KR960027250A (ko) | 초고주파 모노리식 저잡음 증폭기 | |
| US4087762A (en) | Cable equalization resonant amplifier circuit | |
| JP2841724B2 (ja) | 半導体装置 | |
| JP2523937B2 (ja) | 高周波信号分配回路 | |
| JPH05275930A (ja) | 逓倍器 | |
| JPH0645849A (ja) | マイクロ波増幅器 | |
| JPH104319A (ja) | マイクロ波逓倍器 | |
| JP3318149B2 (ja) | リミッタ増幅器 | |
| JPS58201432A (ja) | ラジオ受信機 | |
| JPS63185211A (ja) | モノリシツクマイクロ波増幅器 | |
| KR100333340B1 (ko) | 피이드백 회로가 있는 능동 인버터를 이용한 고주파용 여파기 회로 | |
| JPS6354005A (ja) | テレビジヨンチユ−ナの中間周波数増幅装置 | |
| JPH06104642A (ja) | 逓倍器 | |
| JPH04145708A (ja) | マイクロ波発振器 | |
| JPS6218835A (ja) | テレビジヨンチユ−ナ | |
| JPH02215206A (ja) | 高次逓倍器 | |
| JPH08330864A (ja) | 高周波増幅器 | |
| JPH05327371A (ja) | Ｆｅｔ増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |