JPH08330864A - 高周波増幅器 - Google Patents
高周波増幅器Info
- Publication number
- JPH08330864A JPH08330864A JP13517295A JP13517295A JPH08330864A JP H08330864 A JPH08330864 A JP H08330864A JP 13517295 A JP13517295 A JP 13517295A JP 13517295 A JP13517295 A JP 13517295A JP H08330864 A JPH08330864 A JP H08330864A
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- matching circuit
- frequency amplifier
- pattern
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 230000003247 decreasing effect Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 abstract description 7
- 230000003321 amplification Effects 0.000 description 11
- 238000003199 nucleic acid amplification method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 段間整合回路におけるインダクタンスやキャ
パシタンスを容易に増減することにより所望の特性に容
易に調整できる高周波増幅器を提供することを目的とす
る。 【構成】 ２段以上の増幅素子を備え、これらの増幅素
子の間に、誘電体基板上に形成されたインダクタンスパ
ターンおよびコンデンサパターンで構成されたＬＣ素子
からなる段間整合回路を配置した高周波増幅器におい
て、前記段間整合回路のインダクタンスパターンおよび
／またはコンデンサパターンが、必要に応じてインダク
タンス値を増減できるインダクタンスパターンおよび／
または必要に応じてキャパシタンス値を増減できるコン
デンサパターンで構成されていることを特徴とする。
パシタンスを容易に増減することにより所望の特性に容
易に調整できる高周波増幅器を提供することを目的とす
る。 【構成】 ２段以上の増幅素子を備え、これらの増幅素
子の間に、誘電体基板上に形成されたインダクタンスパ
ターンおよびコンデンサパターンで構成されたＬＣ素子
からなる段間整合回路を配置した高周波増幅器におい
て、前記段間整合回路のインダクタンスパターンおよび
／またはコンデンサパターンが、必要に応じてインダク
タンス値を増減できるインダクタンスパターンおよび／
または必要に応じてキャパシタンス値を増減できるコン
デンサパターンで構成されていることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波帯の高周波
信号の増幅に使用される高周波増幅器に関する。
信号の増幅に使用される高周波増幅器に関する。
【０００２】
【従来の技術】マイクロ波帯の高周波信号の増幅には、
増幅素子として電界効果トランジスタを用いた高周波増
幅器が広く利用されている。また、数ＧＨｚ以上の高周
波回路においては、伝送路であるマイクロストリップ線
路の幅を狭めてインダクタを形成したり、その幅を広げ
てキャパシタを形成することが行われており、マイクロ
波帯用の多段増幅器においても、前段整合回路や段間整
合回路あるいは後段整合回路などに、マイクロストリッ
プ線路を用いたインダクタやキャパシタが使用されてい
る。この種の整合回路は、例えば特開平５−２０６７６
２号公報に開示されている。
増幅素子として電界効果トランジスタを用いた高周波増
幅器が広く利用されている。また、数ＧＨｚ以上の高周
波回路においては、伝送路であるマイクロストリップ線
路の幅を狭めてインダクタを形成したり、その幅を広げ
てキャパシタを形成することが行われており、マイクロ
波帯用の多段増幅器においても、前段整合回路や段間整
合回路あるいは後段整合回路などに、マイクロストリッ
プ線路を用いたインダクタやキャパシタが使用されてい
る。この種の整合回路は、例えば特開平５−２０６７６
２号公報に開示されている。
【０００３】図３は、増幅素子として２個の電界効果ト
ランジスタＦＥＴ１，ＦＥＴ２を用いた多段高周波増幅
器の一例を示すもので、前段の増幅素子ＦＥＴ１と後段
の増幅素子ＦＥＴ２との間には段間整合回路３が配置さ
れ、前段の増幅素子ＦＥＴ１と入力端子４の間には前段
整合回路５が配置され、また後段の増幅素子ＦＥＴ２と
出力端子６との間には後段整合回路７が配置されてい
る。これらの整合回路は、それぞれ段間あるいは入出力
端子間におけるインピーダンスやフィルタ特性の整合を
図るもので、接続用のリボンやマイクロストリップ線路
などから構成されている。
ランジスタＦＥＴ１，ＦＥＴ２を用いた多段高周波増幅
器の一例を示すもので、前段の増幅素子ＦＥＴ１と後段
の増幅素子ＦＥＴ２との間には段間整合回路３が配置さ
れ、前段の増幅素子ＦＥＴ１と入力端子４の間には前段
整合回路５が配置され、また後段の増幅素子ＦＥＴ２と
出力端子６との間には後段整合回路７が配置されてい
る。これらの整合回路は、それぞれ段間あるいは入出力
端子間におけるインピーダンスやフィルタ特性の整合を
図るもので、接続用のリボンやマイクロストリップ線路
などから構成されている。
【０００４】すなわち、段間整合回路３は、前段増幅素
子ＦＥＴ１のドレイン端子と、後段増幅素子ＦＥＴ２の
ゲート端子との間を接続するドレインリボン３１、マイ
クロストリップ線路３２、およびゲートリボン３３の直
列体から構成されている。マイクロストリップ線路３２
はインダクタとして機能する小幅部分３２ａと、キャパ
シタとして機能する広幅部分３２ｂとから構成されてい
る。前段整合回路５は、前段増幅素子ＦＥＴ１のゲート
端子と入力端子４との間を接続するゲートリボン５１お
よびマイクロストリップ線路５２の直列体と、マイクロ
ストリップ線路５２の入力側に付加した容量性スタブ５
３とから構成されている。また、後段整合回路７は、後
段増幅素子ＦＥＴ２のドレイン端子と出力端子６との間
を接続するドレインリボン７１およびマイクロストリッ
プ線路７２の直列体と、マイクロストリップ線路７２の
出力側に付加した容量性スタブ７３とから構成されてい
る。なお、前段増幅素子ＦＥＴ１および後段増幅素子Ｆ
ＥＴ２の各ソース端子は直接接地されている。
子ＦＥＴ１のドレイン端子と、後段増幅素子ＦＥＴ２の
ゲート端子との間を接続するドレインリボン３１、マイ
クロストリップ線路３２、およびゲートリボン３３の直
列体から構成されている。マイクロストリップ線路３２
はインダクタとして機能する小幅部分３２ａと、キャパ
シタとして機能する広幅部分３２ｂとから構成されてい
る。前段整合回路５は、前段増幅素子ＦＥＴ１のゲート
端子と入力端子４との間を接続するゲートリボン５１お
よびマイクロストリップ線路５２の直列体と、マイクロ
ストリップ線路５２の入力側に付加した容量性スタブ５
３とから構成されている。また、後段整合回路７は、後
段増幅素子ＦＥＴ２のドレイン端子と出力端子６との間
を接続するドレインリボン７１およびマイクロストリッ
プ線路７２の直列体と、マイクロストリップ線路７２の
出力側に付加した容量性スタブ７３とから構成されてい
る。なお、前段増幅素子ＦＥＴ１および後段増幅素子Ｆ
ＥＴ２の各ソース端子は直接接地されている。
【０００５】このようなマイクロ波帯用の高周波増幅器
は、使用する増幅素子ＦＥＴ１，ＦＥＴ２の諸特性を考
慮し、理論値にしたがって回路定数を定め、設計を進め
るのであるが、増幅素子自身に特性のバラツキがある
上、リード線やマイクロストリップ線路にも設計誤差を
伴うため、実際に出来上がった回路では、段間整合回路
などのインダクタンスやキャパシタンスを調整する必要
がある。
は、使用する増幅素子ＦＥＴ１，ＦＥＴ２の諸特性を考
慮し、理論値にしたがって回路定数を定め、設計を進め
るのであるが、増幅素子自身に特性のバラツキがある
上、リード線やマイクロストリップ線路にも設計誤差を
伴うため、実際に出来上がった回路では、段間整合回路
などのインダクタンスやキャパシタンスを調整する必要
がある。
【０００６】
【発明が解決しようとする課題】従来の高周波増幅器に
おいては、マイクロストリップ線路は誘電体基板上に回
路パターンを蒸着などにより形成されているが、そのイ
ンダクタンスやキャパシタンスを調整することに関して
は、配慮が払われていなかったため、調整は非常に困難
または不可能であった。すなわち、例えば上記マイクロ
ストリップ線路において、誘電体基板上の回路パターン
の一部を切除すればインピーダンスの値を変化させるこ
とはできるが、マイクロ波帯の高周波信号の場合、調整
単位は数μＨ、数ｐＦ程度の小さな値であるため、蒸着
などにより形成された回路パターンの切除範囲を正確に
定めることが難しく、また仮にインダクタンスやキャパ
シタンスを減らすことができたとしても、増加させるこ
とはできない。そこで本発明は、段間整合回路における
インダクタンスやキャパシタンスを容易に増減すること
により所望の特性に容易に調整できる高周波増幅器を提
供することを目的とするものである。
おいては、マイクロストリップ線路は誘電体基板上に回
路パターンを蒸着などにより形成されているが、そのイ
ンダクタンスやキャパシタンスを調整することに関して
は、配慮が払われていなかったため、調整は非常に困難
または不可能であった。すなわち、例えば上記マイクロ
ストリップ線路において、誘電体基板上の回路パターン
の一部を切除すればインピーダンスの値を変化させるこ
とはできるが、マイクロ波帯の高周波信号の場合、調整
単位は数μＨ、数ｐＦ程度の小さな値であるため、蒸着
などにより形成された回路パターンの切除範囲を正確に
定めることが難しく、また仮にインダクタンスやキャパ
シタンスを減らすことができたとしても、増加させるこ
とはできない。そこで本発明は、段間整合回路における
インダクタンスやキャパシタンスを容易に増減すること
により所望の特性に容易に調整できる高周波増幅器を提
供することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の高周波増幅器
は、２段以上の増幅素子を備え、これらの増幅素子の間
に、誘電体基板上に形成されたインダクタンスパターン
およびコンデンサパターンで構成されたＬＣ素子からな
る段間整合回路を配置した高周波増幅器において、前記
段間整合回路のインダクタンスパターンおよび／または
コンデンサパターンが、必要に応じてインダクタンス値
を増減できるインダクタンスパターンおよび／または必
要に応じてキャパシタンス値を増減できるコンデンサパ
ターンで構成されていることを特徴とする。
は、２段以上の増幅素子を備え、これらの増幅素子の間
に、誘電体基板上に形成されたインダクタンスパターン
およびコンデンサパターンで構成されたＬＣ素子からな
る段間整合回路を配置した高周波増幅器において、前記
段間整合回路のインダクタンスパターンおよび／または
コンデンサパターンが、必要に応じてインダクタンス値
を増減できるインダクタンスパターンおよび／または必
要に応じてキャパシタンス値を増減できるコンデンサパ
ターンで構成されていることを特徴とする。
【０００８】
【作用】このような構成の本発明の高周波増幅器におい
ては、回路素子の実装後、回路特性を測定しながら、段
間整合回路のインダクタンスパターンおよび／またはコ
ンデンサパターンを、必要に応じて切除したり接続する
ことにより所望の特性の高周波増幅器を容易に得ること
ができる。
ては、回路素子の実装後、回路特性を測定しながら、段
間整合回路のインダクタンスパターンおよび／またはコ
ンデンサパターンを、必要に応じて切除したり接続する
ことにより所望の特性の高周波増幅器を容易に得ること
ができる。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。なお、これらの図において図３におけると同一部
分には同一の符号を付してある。図１は、本発明の高周
波増幅器の実施例を示すもので、段間整合回路８は、前
段増幅素子ＦＥＴ１のドレイン端子と後段増幅素子ＦＥ
Ｔ２のゲート端子の間に直列接続したドレインリボン３
１と、インダクタンス調整用の階段状インダクタを備え
たインダクタンス素子８０と、コンデンサ３４と、キャ
パシタンス調整用の島状キャパシタを備えたキャパシタ
ンス素子９０と、ゲートリボン３３とからなる。
する。なお、これらの図において図３におけると同一部
分には同一の符号を付してある。図１は、本発明の高周
波増幅器の実施例を示すもので、段間整合回路８は、前
段増幅素子ＦＥＴ１のドレイン端子と後段増幅素子ＦＥ
Ｔ２のゲート端子の間に直列接続したドレインリボン３
１と、インダクタンス調整用の階段状インダクタを備え
たインダクタンス素子８０と、コンデンサ３４と、キャ
パシタンス調整用の島状キャパシタを備えたキャパシタ
ンス素子９０と、ゲートリボン３３とからなる。
【００１０】インダクタンス素子８０と、キャパシタン
ス素子９０は、誘電体基板の表面に回路パターンを、裏
面にはグランドパターンをそれぞれスクリーン印刷の手
法を用いて導電性塗料で描き、熱処理によって固定化さ
せたものである。インダクタンス素子８０の階段状イン
ダクタの回路パターンは、平行に配置した一対のマイク
ロストリップ線路８０ａ，８０ｂと、これらの間に平行
に配置した複数枚の橋絡片８０ｃとからなる。各橋絡片
８０ｃの内の何枚かは、両端近傍を、切除が容易なよう
に細幅とされた連結部８０ｄを介してマイクロストリッ
プ線路８０ａ，８０ｂと連結されており、残りの橋絡片
８０ｃは、両端近傍に連結部８０ｄを備えておらず、マ
イクロストリップ線路８０ａ，８０ｂから分離してい
る。また、キャパシタンス素子９０の回路パターンは、
１枚のマイクロストリップ線路９０ａと、その近傍に離
間して配置した複数個の島状片９０ｂとからなる。島状
片９０ｂの内の何枚かは切除が容易なように細幅とされ
た連結部９０ｃを介してマイクロストリップ線路９０ａ
に予め連結されているが、残りの島状片９０ｂは連結部
９０ｃを備えておらず、マイクロストリップ線路９０ａ
から分離している。
ス素子９０は、誘電体基板の表面に回路パターンを、裏
面にはグランドパターンをそれぞれスクリーン印刷の手
法を用いて導電性塗料で描き、熱処理によって固定化さ
せたものである。インダクタンス素子８０の階段状イン
ダクタの回路パターンは、平行に配置した一対のマイク
ロストリップ線路８０ａ，８０ｂと、これらの間に平行
に配置した複数枚の橋絡片８０ｃとからなる。各橋絡片
８０ｃの内の何枚かは、両端近傍を、切除が容易なよう
に細幅とされた連結部８０ｄを介してマイクロストリッ
プ線路８０ａ，８０ｂと連結されており、残りの橋絡片
８０ｃは、両端近傍に連結部８０ｄを備えておらず、マ
イクロストリップ線路８０ａ，８０ｂから分離してい
る。また、キャパシタンス素子９０の回路パターンは、
１枚のマイクロストリップ線路９０ａと、その近傍に離
間して配置した複数個の島状片９０ｂとからなる。島状
片９０ｂの内の何枚かは切除が容易なように細幅とされ
た連結部９０ｃを介してマイクロストリップ線路９０ａ
に予め連結されているが、残りの島状片９０ｂは連結部
９０ｃを備えておらず、マイクロストリップ線路９０ａ
から分離している。
【００１１】このような構成の本発明の高周波増幅器に
おいては、回路素子の実装後、各部の測定を行い、必要
な調整を行うが、段間整合回路８には、インダクタンス
調整用の階段状インダクタを備えたインダクタンス素子
８０と、キャパシタンス調整用の島状キャパシタを備え
たキャパシタンス素子９０とが設けられているので、調
整は容易である。すなわち、予め連結部で一対のマイク
ロストリップ線路８０ａ，８０ｂに接続された複数枚の
橋絡片８０ｃの内の１枚または複数枚の連結部８０ｄを
取り除けばインダクタンス素子８０のインダクタンスは
大きくなり、反対に分離している橋絡片８０ｃの内の１
枚または複数枚の両端部をハンダ付けなどによりマイク
ロストリップ線路８０ａ，８０ｂに接続すればインダク
タンスは小さくなる。また、マイクロストリップ線路９
０ａと、複数個の島状片９０ｂとの間を接続している連
結部９０ｃの内の１枚または複数枚を切除すればキャパ
シタンス素子９０のキャパシタンスは小さくなり、反対
に、離間して配置した複数個の島状片９０ｂの内の１個
または複数個とマイクロストリップ線路９０ａとをハン
ダ付けなどにより接続すれば、キャパシタンス素子９０
のキャパシタンスは大きくなる。したがって、取り除く
連結部８０ｄ，９０ｃ、またはハンダ付けする橋絡片８
０ｃと島状片９０ｂの枚数を適宜選択することにより段
間整合回路８のインダクタンスとキャパシタンスを任意
に調整することができ、そのフィルタ特性を所望の値に
することができる。
おいては、回路素子の実装後、各部の測定を行い、必要
な調整を行うが、段間整合回路８には、インダクタンス
調整用の階段状インダクタを備えたインダクタンス素子
８０と、キャパシタンス調整用の島状キャパシタを備え
たキャパシタンス素子９０とが設けられているので、調
整は容易である。すなわち、予め連結部で一対のマイク
ロストリップ線路８０ａ，８０ｂに接続された複数枚の
橋絡片８０ｃの内の１枚または複数枚の連結部８０ｄを
取り除けばインダクタンス素子８０のインダクタンスは
大きくなり、反対に分離している橋絡片８０ｃの内の１
枚または複数枚の両端部をハンダ付けなどによりマイク
ロストリップ線路８０ａ，８０ｂに接続すればインダク
タンスは小さくなる。また、マイクロストリップ線路９
０ａと、複数個の島状片９０ｂとの間を接続している連
結部９０ｃの内の１枚または複数枚を切除すればキャパ
シタンス素子９０のキャパシタンスは小さくなり、反対
に、離間して配置した複数個の島状片９０ｂの内の１個
または複数個とマイクロストリップ線路９０ａとをハン
ダ付けなどにより接続すれば、キャパシタンス素子９０
のキャパシタンスは大きくなる。したがって、取り除く
連結部８０ｄ，９０ｃ、またはハンダ付けする橋絡片８
０ｃと島状片９０ｂの枚数を適宜選択することにより段
間整合回路８のインダクタンスとキャパシタンスを任意
に調整することができ、そのフィルタ特性を所望の値に
することができる。
【００１２】なお、図示はしていないが、橋絡片８０ｃ
と島状片９０ｂとして種々の大きさのものを組合わせて
設けておけば、調整時に接続される橋絡片と島状片、お
よび切離される橋絡片と島状片の大きさを選択すること
により、調整単位をより細かくすることもできる。図２
は、図１の高周波増幅器における段間整合回路８付近の
等価回路を示す。この図において、可変インダクタＶL
はインダクタンス素子８０のインダクタンスの値を示
し、可変キャパシタＶC はキャパシタンス素子９０のキ
ャパシタンスの値を示す。
と島状片９０ｂとして種々の大きさのものを組合わせて
設けておけば、調整時に接続される橋絡片と島状片、お
よび切離される橋絡片と島状片の大きさを選択すること
により、調整単位をより細かくすることもできる。図２
は、図１の高周波増幅器における段間整合回路８付近の
等価回路を示す。この図において、可変インダクタＶL
はインダクタンス素子８０のインダクタンスの値を示
し、可変キャパシタＶC はキャパシタンス素子９０のキ
ャパシタンスの値を示す。
【００１３】
【発明の効果】以上のように、本発明によれば、段間整
合回路におけるインダクタンスおよびキャパシタンスの
値を容易に調整することができるので、性能の優れた高
周波増幅器を容易に得ることができる。
合回路におけるインダクタンスおよびキャパシタンスの
値を容易に調整することができるので、性能の優れた高
周波増幅器を容易に得ることができる。
【図１】 本発明の高周波増幅器の実施例を示す回路図
である。
である。
【図２】 本発明の高周波増幅器における段間整合回路
の等価回路図である。
の等価回路図である。
【図３】 従来の高周波増幅器を例示する回路図であ
る。
る。
３，８……段間整合回路 ５……前段整合回路 ７……後段整合回路 ３１，７１……ドレインリボン ３２，５２，７２……マイクロストリップ線路 ３３，５１……ゲートリボン ５３，７３……容量性スタブ ８０……インダクタンス素子 ８０ａ，８０ｂ，９０ａ……マイクロストリップ線路 ８０ｃ……橋絡片 ８０ｄ，９０ｃ……連結部 ９０……キャパシタンス素子 ９０ｂ……島状片 ＦＥＴ１……前段ＦＥＴ ＦＥＴ２……後段ＦＥＴ
Claims (5)
- 【請求項１】 ２段以上の増幅素子を備え、これらの増
幅素子の間に、誘電体基板上に形成されたインダクタン
スパターンおよびコンデンサパターンで構成されたＬＣ
素子からなる段間整合回路を配置した高周波増幅器にお
いて、前記段間整合回路のインダクタンスパターンが必
要に応じてインダクタンス値を増減できるインダクタン
スパターンで構成されていることを特徴とする高周波増
幅器。 - 【請求項２】 ２段以上の増幅素子を備え、これらの増
幅素子の間に、誘電体基板上に形成されたインダクタン
スパターンおよびコンデンサパターンで構成されたＬＣ
素子からなる段間整合回路を配置した高周波増幅器にお
いて、前記段間整合回路のコンデンサパターンが必要に
応じてキャパシタンス値を増減できるコンデンサパター
ンで構成されていることを特徴とする高周波増幅器。 - 【請求項３】 ２段以上の増幅素子を備え、これらの増
幅素子の間に、誘電体基板上に形成されたインダクタン
スパターンおよびコンデンサパターンで構成されたＬＣ
素子からなる段間整合回路を配置した高周波増幅器にお
いて、前記段間整合回路のインダクタンスパターンが必
要に応じてインダクタンス値を増減できるインダクタン
スパターンで構成され、前記段間整合回路のコンデンサ
パターンが必要に応じてキャパシタンス値を増減できる
コンデンサパターンで構成されていることを特徴とする
高周波増幅器。 - 【請求項４】 必要に応じてインダクタンス値を増減で
きるインダクタンスパターンが、インダクタンス調整用
の階段状インダクタからなることを特徴とする請求項１
および３のいずれか一項に記載の高周波増幅器。 - 【請求項５】 必要に応じてキャパシタンス値を増減で
きるコンデンサパターンが、キャパシタンス調整用の島
状キャパシタからなることを特徴とする請求項２および
３のいずれか一項に記載の高周波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13517295A JPH08330864A (ja) | 1995-06-01 | 1995-06-01 | 高周波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13517295A JPH08330864A (ja) | 1995-06-01 | 1995-06-01 | 高周波増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330864A true JPH08330864A (ja) | 1996-12-13 |
Family
ID=15145524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13517295A Pending JPH08330864A (ja) | 1995-06-01 | 1995-06-01 | 高周波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330864A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812794B1 (en) * | 2000-02-08 | 2004-11-02 | Mitsubishi Denki Kabushiki Kaisha | Multistage amplifier |
| JP2010213043A (ja) * | 2009-03-11 | 2010-09-24 | Renesas Electronics Corp | トラックアンドホールド回路及びａ／ｄコンバータ |
-
1995
- 1995-06-01 JP JP13517295A patent/JPH08330864A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812794B1 (en) * | 2000-02-08 | 2004-11-02 | Mitsubishi Denki Kabushiki Kaisha | Multistage amplifier |
| JP2010213043A (ja) * | 2009-03-11 | 2010-09-24 | Renesas Electronics Corp | トラックアンドホールド回路及びａ／ｄコンバータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835499A (en) | Voltage tunable bandpass filter | |
| DE68913574T2 (de) | An der Oberfläche angebrachtes Filter mit integralem Übertragungsleitunsanschluss. | |
| KR100396607B1 (ko) | 통과대역 평탄도 보상회로 | |
| US4409557A (en) | Bandpass filter with an active element | |
| US5089790A (en) | Field effect transistor amplifier | |
| CN113839623B (zh) | 滤波低噪声放大器和接收机 | |
| US4320353A (en) | Solid-state amplifier circuit for high-frequency signals | |
| JPS63171011A (ja) | バンドパスフイルタ | |
| US5202655A (en) | Microwave active filter circuit using pseudo gyrator | |
| JPH08330864A (ja) | 高周波増幅器 | |
| US5363069A (en) | Electronically tunable gain equalizer | |
| CN111817685A (zh) | 一种电调微波有源滤波器 | |
| JPH0575357A (ja) | 低雑音増幅器 | |
| JPH08204472A (ja) | 高周波増幅回路 | |
| JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
| JPH0645810A (ja) | マイクロ波増幅器及びその製造方法 | |
| JPH0432309A (ja) | 半導体装置 | |
| JP2001016053A (ja) | 高周波用電力増幅器 | |
| JP2003174338A (ja) | 分布増幅器および分布差動増幅器 | |
| KR100396608B1 (ko) | 통과대역 평탄도 보상기능을 갖는 통신 시스템 | |
| JPS611104A (ja) | モノリシツク集積回路多段増幅器 | |
| JPH0821803B2 (ja) | 高周波トランジスタの整合回路 | |
| JPH11340747A (ja) | Ｍｍｉｃ低雑音増幅器 | |
| JPH06310916A (ja) | マイクロ波集積回路 | |
| WO2018116345A1 (ja) | 高周波回路及び高周波電力増幅器 |