JPH05102729A - 発振回路及びその発振周波数調整回路 - Google Patents

Abstract

(57)【要約】 【目的】 発振周波数のばらつきをなくした電圧制御発
振器を内蔵した発振回路と、発振周波数の設定を容易に
行なえる発振周波数調整回路を提供する。 【構成】 発振周波数に対応したディジタル信号を記憶
させるメモリ３と、該メモリ３に記憶されているディジ
タル信号をアナログ信号に変換するＡ／Ｄ変換器と、該
変換器で変換されたアナログ信号を制御電圧として入力
する電圧制御発振器１と、メモリ３とＤ／Ａ変換器２と
の間に介在させたスイッチ９とで発振回路を構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電圧制御発振器を内
蔵した発振回路、及びその発振周波数の調整回路に関す
る。

【０００２】

【従来の技術】従来、電圧制御発振器には種々の構成の
ものが知られているが、その一例を図６に示す。この回
路はエミッタ結合マルチバイブレータと呼ばれる回路
で、Ｑ１〜Ｑ８はトランジスタ、61，62は抵抗、63，64
は電流源、65はコンデンサである。この回路ではトラン
ジスタＱ７，Ｑ８のベース電圧に応じてコンデンサ65の
充電電流が変化し、その結果トランジスタＱ３のベース
である出力の発振周波数が変化する。

【０００３】ところで、このような構成の電圧制御発振
器では、ある電圧をトランジスタＱ７，Ｑ８のベースに
印加しても、個々の電圧制御発振器の内部素子がばらつ
けば、充電電流の値が変化するため、発振周波数もばら
つくという問題がある。電圧制御発振器におけるこのよ
うな特性のばらつきは、一般には回路内のコンデンサ65
の容量値を変化させて調整を行っていた。

【０００４】

【発明が解決しようとする課題】図６に示したような電
圧制御発振器は、上記のように、ある制御電圧を入力し
ても出力信号の発振周波数がばらつきをもっているとい
う問題があった。そのため、ある制御電圧に対して希望
の発振周波数の出力信号を発生させるためには、１個１
個について調整しなければならない。一般的に、このよ
うな個別の調整は、電圧制御発振器に所定の制御電圧を
印加し、出力の発振周波数をモニターしながら、コンデ
ンサ65の容量値を調整する方法がとられている。しかし
ながらこのような調整は、人手に頼ることが多く、１個
１個の電圧制御発振器について行うために、調整に時間
がかかるという問題があった。しかも、調整にはある程
度の誤差を含んでしまうという問題もあった。

【０００５】また、ある発振周波数で調整した電圧制御
発振器において、異なる発振周波数の出力を得ようとす
る場合、電圧制御発振器への入力電圧を再び調整する必
要が生じる。

【０００６】本発明は、従来の電圧制御発振器の上記問
題点を解消するためになされたもので、発振周波数のば
らつきを除去した発振回路と、その発振回路の発振周波
数の設定を簡単に行なえる発振周波数調整回路を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明に係る発振回路は、図１の概念図に
示すように、発振周波数に対応したディジタル信号を記
憶させるメモリ３と、該メモリ３に記憶されているディ
ジタル信号をアナログ信号に変換するＤ／Ａ変換器２
と、該変換器２で変換されたアナログ信号を制御電圧と
して入力する電圧制御発振器とで構成するものである。

【０００８】このように構成された発振回路において
は、メモリ３に記憶されているディジタル信号をＤ／Ａ
変換器２でアナログ信号に変換し、このアナログ信号を
制御電圧として電圧制御発振器１に入力することによ
り、メモリ３に記憶されているディジタル信号に対応し
た発振周波数が出力される。したがってメモリ３に記憶
させるディジタル信号を、電圧制御発振器１がもってい
るばらつきを補正した値に設定しておくことにより、ば
らつきのない所定の周波数の発振出力を得ることができ
る。

【０００９】また本発明に係る発振周波数調整回路は、
図２の概念図に示すように、基準信号を発生する基準信
号発振器４と、前記基準信号と前記発振回路の電圧制御
発振器１の出力信号とを入力してそれらの位相差を検出
する位相比較器５と、該位相比較器５の出力信号の低周
波成分を通過させるループフィルタ６と、該ループフィ
ルタ６の出力信号をディジタル信号に変換するＡ／Ｄ変
換器７とを備え、該Ａ／Ｄ変換器７の出力信号を前記発
振回路のＤ／Ａ変換器２へ入力して、前記位相比較器
５，ループフィルタ６，Ａ／Ｄ変換器７，Ｄ／Ａ変換器
２及び電圧制御発振器１で位相同期ループ部を形成し、
該位相同期ループ部内の位相比較器５の出力信号である
位相差が零のロック状態となったときのＡ／Ｄ変換器７
の出力ディジタル信号を前記発振回路のメモリ３に記憶
させるように構成するものである。

【００１０】このように構成した発振周波数調整回路で
は、電圧制御発振器１の出力信号の位相が基準信号と同
じになる制御電圧値に対応するディジタル信号が発振回
路内のメモリ３に記憶される。このために発振回路内の
メモリ３は、発振回路を構成する電圧制御発振器１の発
振周波数のばらつきを補正した制御電圧値に対応したデ
ィジタル信号が記憶されることになる。これにより電圧
制御発振器１それ自体を調整する必要がなくなり、発振
回路の発振周波数の調整がより簡単に短時間でできる。

【００１１】

【実施例】次に実施例について説明する。図３は、本発
明に係る発振回路の実施例を示すブロック図である。図
３において、１は電圧制御発振器、２はＤ／Ａ変換器、
３はメモリ、９はＤ／Ａ変換器２とメモリ３との接続を
オン／オフするためのスイッチである。

【００１２】このように構成した発振回路において、ス
イッチ９をオンすることにより、メモリ３に記憶されて
いるディジタル信号が、Ｄ／Ａ変換器２に入力され、ア
ナログ信号に変換される。このアナログ信号が電圧制御
発振器１の制御電圧として入力され、ある周波数の信号
が出力される。このときメモリ３に記憶されている信号
が希望する発振周波数を出力させる制御信号であれば、
発振回路はスイッチ９をオンすることにより希望の周波
数を出力することができる。

【００１３】図４は、本発明に係る発振周波数調整回路
の実施例を示すブロック図であり、図３に示した発振回
路の発振周波数を調整するため、該発振回路と組み合わ
せた態様を示している。図４において、４は基準信号を
発生する基準信号発振器、５は前記基準信号と発振回路
内の電圧制御発振器１の出力信号とを入力して、それら
の位相差を検出する位相比較器、６は位相比較器５の出
力信号の低周波数成分を通過させるループフィルタ、７
はＡ／Ｄ変換器、８はループフィルタ６とＡ／Ｄ変換器
７との間に介在させた判断器である。前記Ａ／Ｄ変換器
７の出力ディジタル信号は、発振回路のメモリ３と、切
換スイッチ９を介してＤ／Ａ変換器２へそれぞれ入力さ
れるようになっている。そして前記位相比較器５，ルー
プフィルタ６，判断器８，Ａ／Ｄ変換器７，Ｄ／Ａ変換
器２及び電圧制御発振器１とで位相同期ループ部を形成
し、該位相同期ループ部内の位相比較器５の出力信号で
ある位相差が零のロック状態となったとき、前記判断器
８が発振回路内のメモリ３に書き込み信号を出力するよ
うに構成されている。

【００１４】このように構成された発振周波数調整回路
を用いて、発振回路の発振周波数を調整するには、まず
スイッチ９をＡ／Ｄ変換器７側にし、Ａ／Ｄ変換器７と
Ｄ／Ａ変換器２が直結するようにする。この状態で基準
信号発振器４から発生される基準信号が位相比較器５に
加えられ、位相比較器５で電圧制御発振器１の出力信号
との位相差が検出される。位相比較器５の出力信号は、
ループフィルタ６によって低周波成分のみ通過する。ル
ープフィルタ６の出力信号はＡ／Ｄ変換器７に入力さ
れ、ディジタル信号に変換される。このディジタル信号
はＤ／Ａ変換器２に入力され、再びアナログ信号に変換
され、電圧制御発振器１に制御電圧として入力される。
これにより、電圧制御発振器１よりある周波数の信号が
出力され、位相比較器５によって再び基準信号との位相
差が検出される。

【００１５】その後、上記と同様の動作が繰り返され、
最終的に、基準信号発振器４から発生する基準信号と電
圧制御発振器１からの出力信号の位相差が零になるロッ
ク状態となる。ロック状態になると、判断器８が発振回
路内蔵のメモリ３に書き込み信号を出力し、ロック状態
でのＡ／Ｄ変換器７のディジタル出力信号をメモリ３に
記憶させる。これで発振回路の発振周波数の調整は終了
する。

【００１６】発振周波数の調整が終了すると、電圧制御
発振器１とＤ／Ａ変換器２とメモリ３からなる発振回路
のみでも、スイッチ９をオンすれば、メモリ３に記憶さ
れたロック状態のディジタル信号がＤ／Ａ変換器２でア
ナログ信号に変換され、電圧制御発振器１に入力される
ため、基準信号と同じ周波数の信号が出力される。

【００１７】したがって上記構成の発振回路に対して、
上記の発振周波数調整回路を組み合わせて調整を行え
ば、発振回路中の電圧制御発振器１が発振周波数にばら
つきをもっていたとしても、内部のコンデンサの容量値
を調整することなく、簡単に、短時間で基準信号と等し
い周波数の出力信号が発振回路で得られる。

【００１８】更に、基準信号発振器４から発生される基
準信号の周波数を変化させて、同様の調整を行えば、複
数の発振周波数に対応した電圧制御発振器１のそれぞれ
の入力電圧がメモリ３に記憶される。そこで図５に示す
ように、発振回路に信号選択回路10を組み込んで、メモ
リ３に記憶されている信号を任意に選択して取り出し、
Ｄ／Ａ変換器２に入力するように構成することにより、
任意の制御電圧が電圧制御発振器１に入力できるため、
複数の発振周波数を出力信号として取り出すことができ
る。

【００１９】このように、メモリ３に複数の電圧値を記
憶させ、信号選択回路10で任意の電圧値を読み出すよう
にすれば、１つの電圧制御発振器を内蔵した発振回路で
あっても、簡単に複数の発振周波数を出力することがで
きる。

【００２０】

【発明の効果】以上実施例に基づいて説明したように、
本発明に係る発振回路によれば、メモリに記憶させるデ
ィジタル信号を調整して設定しておくことにより、ばら
つきのない所定の発振周波数の出力を得ることができ、
また複数の発振周波数を選択して出力させることも簡単
に行なえる。また本発明に係る発振周波数調整回路によ
れば、発振回路の発振周波数を簡単に短時間で設定する
ことができる。

【図面の簡単な説明】

【図１】本発明に係る発振回路を説明するための概念図
である。

【図２】本発明に係る発振周波数調整回路を説明するた
めの概念図である。

【図３】本発明に係る発振回路の実施例を示すブロック
図である。

【図４】本発明に係る発振周波数調整回路の実施例を示
すブロック図である。

【図５】本発明に係る発振回路の他の実施例を示すブロ
ック図である。

【図６】従来の電圧制御発振器の構成例を示す回路構成
図である。

【符号の説明】

１ 電圧制御発振器 ２ Ｄ／Ａ変換器 ３ メモリ ４ 基準信号発振器 ５ 位相比較器 ６ ループフィルタ ７ Ａ／Ｄ変換器 ８ 判断器 ９ スイッチ 10 信号選択回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 発振周波数に対応したディジタル信号を
   記憶させるメモリと、該メモリに記憶されているディジ
   タル信号をアナログ信号に変換するＤ／Ａ変換器と、該
   変換器で変換されたアナログ信号を制御電圧として入力
   する電圧制御発振器とで構成したことを特徴とする発振
   回路。
2. 【請求項２】 前記請求項１記載の発振回路の発振周波
   数を調整するために用いる発振周波数調整回路におい
   て、基準信号を発生する基準信号発振器と、前記基準信
   号と前記発振回路の電圧制御発振器の出力信号とを入力
   してそれらの位相差を検出する位相比較器と、該位相比
   較器の出力信号の低周波成分を通過させるループフィル
   タと、該ループフィルタの出力信号をディジタル信号に
   変換するＡ／Ｄ変換器とを備え、該Ａ／Ｄ変換器の出力
   信号を前記発振回路のＤ／Ａ変換器へ入力して、前記位
   相比較器，ループフィルタ，Ａ／Ｄ変換器，Ｄ／Ａ変換
   器及び電圧制御発振器で位相同期ループ部を形成し、該
   位相同期ループ部内の位相比較器の出力信号である位相
   差が零のロック状態となったときのＡ／Ｄ変換器の出力
   ディジタル信号を前記発振回路のメモリに記憶させるよ
   うに構成したことを特徴とする発振周波数調整回路。