JPH05102772A - 非線型増幅器 - Google Patents

非線型増幅器

Info

Publication number
JPH05102772A
JPH05102772A JP26017391A JP26017391A JPH05102772A JP H05102772 A JPH05102772 A JP H05102772A JP 26017391 A JP26017391 A JP 26017391A JP 26017391 A JP26017391 A JP 26017391A JP H05102772 A JPH05102772 A JP H05102772A
Authority
JP
Japan
Prior art keywords
voltage
collector
npn transistor
source
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26017391A
Other languages
English (en)
Other versions
JP2901397B2 (ja
Inventor
Shinji Nozawa
眞二 野澤
Norio Terada
典生 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP26017391A priority Critical patent/JP2901397B2/ja
Publication of JPH05102772A publication Critical patent/JPH05102772A/ja
Application granted granted Critical
Publication of JP2901397B2 publication Critical patent/JP2901397B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

(57)【要約】 【目的】 ニー・ポイントが明確に設定される非線形増
幅器を実現する。 【構成】 本発明は、エミッタ抵抗6により相互のエミ
ッタが連結されるNPNトランジスタ2および3を含
み、NPNトランジスタ3のコレクタを出力端子51と
して形成される差動増幅器1と、直流電源とNPNトラ
ンジスタ2のコレクタとの間に接続される定電流源14
と、直流電源とNPNトランジスタ3のコレクタとの間
に直列接続され負荷抵抗として機能する抵抗15と、ベ
ースが定電圧源11に共通接続され、エミッタが共にN
PNトランジスタ2のコレクタに共通接続されるととも
に、コレクタがそれぞれ直流電源および出力端子51に
個別に接続されるNPNトランジスタ8および9と、エ
ミッタがNPNトランジスタ2のコレクタに接続され、
ベースが前記NPNトランジスタ8および9のベースに
接続されるとともに、コレクタが接地電位に接続される
PNPトランジスタ10とを備えて構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は非線型増幅器に関し、特
に、ビデオカメラ等の映像信号処理回路において使用さ
れているニー(KNEE)回路に適用される非線型増幅
器に関する。
【従来の技術】一般に、この種の非線型増幅器は、ビデ
オカメラ等における映像信号処理回路において、入力電
圧に対して、特定の折れ曲り出力特性を有するニー回路
として用いられている。
【0002】従来の、この種の非線型増幅器は、その一
例が図3に示されるように、入力信号源26に対応し
て、NPNトランジスタ17および18、定電流源19
および20、そして抵抗21および22とにより形成さ
れる差動増幅器16と、抵抗23、ダイオード24、定
電圧源25および26とを備えて構成される。ここにお
いて、定電圧源27は、線型増幅器において、入力電圧
に対応するニー・ポイント(折れ曲り点電圧)を設定す
るための定電圧源である。また、図4(a)および
(b)に示されるのは、本従来例における動作特性を示
す図である。
【0003】図3において、抵抗21、22および23
の抵抗値をそれぞれR21、R22およびR23とし、ダイオ
ード24のインピーダンスをRD24 とすると、出力負荷
抵抗RL は次式にて表わされる。
【0004】 RL =R21−(R212 /(R21+R23+RD24 )………(1) ダイオード24に流れる電流をID24 とすると、ダイオ
ード24のインピーダンスRD24 は次式にて表わされ
る。
【0005】 RD24 =kT/qID24 ……………………………………(2) 上記(2)式において、kはポルツマン定数、Tは絶対
温度、qは電子の電荷である。
【0006】図4(b)を参照して、入力信号源27の
入力電圧Vi が、0≦Vi <V1 のレベル範囲にあり、
出力電圧がVo より低いレベル状態にある場合において
は、ダイオード24は遮断状態にある。即ちID24 =0
であり、上記(2)式より、ダイオード24のインピー
ダンスRD24 は無限大となる。従って、この場合には、
(1)式より、RL =R21となり、この間における電圧
利得はR21/R22となる。
【0007】次に、図4(b)を参照して、入力電圧V
i が、Vi >V2 のレベル範囲にある時には、ダイオー
ド24は導通状態にあり、電流ID24 としては、数百μ
A程度流れることになる。これにより、ダイオード24
のインピーダンスRD24 は、(2)式により明らかなよ
うに、RD24 の値は、R21およびR23の値に比較して極
めて小さい値となる。従って、合成出力負荷抵抗は、上
記(1)式において、近似的にRD24 =0とすることが
可能となり、RL =R21・R23/(R21+R23)となっ
て、この間における電圧利得としては、RL /R22=R
21・R23/R22(R21+R23)となる。
【0008】次に、図4(b)を参照して、入力電圧V
i が、V1 <Vi ≦V2 のレベル範囲にある時には、ダ
イオード24が遮断状態より導通状態に変化する領域に
あり、ダイオード24のインピーダンスRD24 が、R21
およびR23に対して無視することができない値となるた
め、合成出力負荷抵抗は、図4(a)に示されるように
変化することになる。従って、この間における電圧利得
L /R22は、図4(b)に示されるように緩かに変化
してゆき、出力電圧におけるニー・ポイント(折れ曲り
点)が明確には現われない。
【発明が解決しようとする課題】上述した従来の非線形
増幅器においては、図4(a)に示されるように、出力
負荷抵抗を変化させることによって電圧利得を変化さ
せ、所望の出力波形を得ているが、入力電圧Vi が、V
1 <Vi ≦V2 のレベル範囲にある状態において、ダイ
オード24が遮断状態から導通状態に移行する状態にお
いては、ダイオード24のインピーダンスの値が負荷抵
抗に対比して無視することができない値となり、図4
(a)の入力電圧Vi が電圧V2 に近接する状態におい
ては、動作時における合成出力負荷抵抗は鋭く変化する
ことができずに緩かに変化してゆく。このために、図4
(b)に見られるように、出力電圧の変化として、ニー
・ポイントを明確に設定することができないという欠点
がある。
【0009】
【課題を解決するための手段】本発明の非線形増幅器
は、所定の入力信号源に対応して、エミッタ抵抗により
相互のエミッタが連結される第1および第2のNPNト
ランジスタを含み、前記第2のNPNトランジスタのコ
レクタを出力端子として形成される差動増幅器と、高電
位直流電源と前記第1のNPNトランジスタのコレクタ
との間に挿入接続される定電流源と、前記高電位直流電
源と前記出力端子との間に直列接続される負荷抵抗と、
ベースが所定の定電圧源の正極側に共通接続され、エミ
ッタが共に前記第1のNPNトランジスタのコレクタに
共通接続されるとともに、コレクタがそれぞれ前記高電
位直流電源および前記出力端子に個別に接続される第3
および第4のNPNトランジスタと、エミッタが前記第
1のNPNトランジスタのコレクタに接続され、ベース
が前記第3および第4のNPNトランジスタのベースに
接続されるとともに、コレクタが接地電位に接続される
PNPトランジスタと、を備えて構成される。
【0010】
【実施例】次に、本発明について図面を参照して説明す
る。
【0011】図1は本発明の一実施例を示す回路図であ
る。図1に示されるように、本実施例は、入力信号源1
3に対応して、NPNトランジスタ2および3、定電流
源4および5、そして抵抗6により形成される差動増幅
器1と、NPNトランジスタ8および9、PNPトラン
ジスタ10および定電圧源11により形成される分流整
流回路7と、定電圧源12、ニー・ポイント電圧を設定
する定電流源14および負荷抵抗として機能する抵抗1
5とを備えて構成される。なお、NPNトランジスタ8
および9は分流回路を形成しており、両NPNトランジ
スタのエミッタ面積比を適当にすることによって、分流
比が設定される。また、図2(a)および(b)に示さ
れるのは、本実施例における動作特性を示す図であり、
図2(a)は、入力電圧Vi に対応するNPNトランジ
スタ3および9のコレクタ電流I3 およびI9 の電流変
化量を示しており、図2(b)は、入力電圧Vi に対応
する出力電圧Vo を示している。
【0012】図1において、抵抗6および15の抵抗値
をそれぞれR6 およびR15とし、NPNトランジスタ2
のコレクタ電流をIc2とし、定電流源4、5および14
の電流値をI4 、I5 およびI14とすると、図2(b)
を参照して、入力信号源13の入力電圧Vi が、0≦V
i <V1 のレベル範囲にあり、出力電圧がニー・ポイン
ト電圧V1 よりも低い場合には、NPNトランジスタ2
のコレクタ電流Ic2は次式にて表わされる。
【0013】 Ic2=Vi /R6 +I4 (<I14) …………………(3) 従って、Ic2とI14との差電流(I14−Ic2)は、PN
Pトランジスタ10を通して流れる。この時には、NP
Nトランジスタ8および9は遮断状態にあるために電流
は流れない。従って、NPNトランジスタ3を介して、
負荷抵抗を形成する抵抗15に流れる電流により、出力
端子51における出力電圧Vo は、次式にて与えられ
る。
【0014】 Vo =Vi (R15/R6 ) ………………………………(4) 即ち、入力電圧Vi が、0≦Vi <V1のレベル範囲に
ある場合においては、出力電圧Vo は(R15/R6 )を
比例常数とする形で変化してゆく(図2(b)参照)。
【0015】次に、入力電圧Vi が、Vi ≧V1 のレベ
ル範囲にあり、出力電圧がニー・ポイント電圧よりも高
くなる状態においては、NPNトランジスタ2のコレク
タ電流Ic2は、前述の(3)式と同様に次式にて表わさ
れる。
【0016】 Ic2=Vi /R6 +I4 (≧I14) …………………(6) 従って、Ic2とI14との差電流(Ic2−I14)は、次式
により表わされる。
【0017】 Icd−I14=(Vi /R6 +I4 )−(V1 /R6 +I4 ) =(Vi −V1 )/R6 …………………(7) この差電流(Icd−I13)は、NPNトランジスタ8お
よび9を通して流れることになる。今、nの値を1より
小さい数値とし、NPNトランジスタ8および9のエミ
ッタ・サイズ比をn:(1−n)とすると、NPNトラ
ンジスタ8および9のコレクタ電流をI8 およびI9
し、それぞれのコレクタ電流の変化量をΔI8 およびΔ
9 として、出力端子51における出力電圧Vo は、次
式により与えられる。
【0018】 ΔI8 =nVi /R6 ……………………………………(8) ΔI9 =(1−n)Vi /R6 …………………………(9) 従って、出力端子51における出力電圧Vo は、次式に
よって与えられる。
【0019】 Vo =Vi 15/R6 −R6 ΔI9 =Vi 15/R6 −(1−n)Vi 15/R6 =nVi 15/R6 …………………………………(10) 上式より明らかなように、入力電圧Vi が、Vi >V1
=R6 (I14−I4 )の領域にある場合には、電圧利得
はnR15/R6 となり、前述の入力電圧Vi が0≦Vi
<V1 のレベル範囲にある場合に比較して、電圧利得は
n(n<1)倍となり、電圧利得は低下する状態とな
る。即ち、図2(b)に見られるように、出力電圧Vo
はn(R15/R6 )を比例常数とする形で変化してゆ
く。本発明においては、ニー・ポイント電圧を与える定
電流値を境界として、出力端子側に、反転信号電流の
(1−n)倍の電流を帰還させて見掛け上の電圧利得を
変化させることにより、所望の出力信号波形が得られて
いる。
【0020】
【発明の効果】以上説明したように、本発明は、差動増
幅器の一方の増幅回路に直列に接続される分流整流回路
を設け、差動増幅器の出力側に直列接続される負荷抵抗
に流れる電流を、前記分流整流回路を介してニー・ポイ
ント電圧を越える入力電圧に対応して比例的に増大させ
ることにより見掛け上の電圧利得を低下させ、出力電圧
におけるニー・ポイントを明確に設定することができる
という効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す回路図である。
【図2】本実施例における動作特性を示す図である。
【図3】従来例を示す回路図である。
【図4】従来例における動作特性を示す図である。
【符号の説明】
1、16 差動増幅器 2、3、8、9、17、18 NPNトランジスタ 4、5、14、19、20 定電流源 6、15、21〜23 抵抗 7 分流整流回路 10、17、18 PNPトランジスタ 11、12、25、26 定電圧源 13、27 入力信号源 24 ダイオード

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 所定の入力信号源に対応して、エミッタ
    抵抗により相互のエミッタが連結される第1および第2
    のNPNトランジスタを含み、前記第2のNPNトラン
    ジスタのコレクタを出力端子として形成される差動増幅
    器と、 高電位直流電源と前記第1のNPNトランジスタのコレ
    クタとの間に挿入接続される定電流源と、 前記高電位直流電源と前記出力端子との間に直列接続さ
    れる負荷抵抗と、 ベースが所定の定電圧源の正極側に共通接続され、エミ
    ッタが共に前記第1のNPNトランジスタのコレクタに
    共通接続されるとともに、コレクタがそれぞれ前記高電
    位直流電源および前記出力端子に個別に接続される第3
    および第4のNPNトランジスタと、 エミッタが前記第1のNPNトランジスタのコレクタに
    接続され、ベースが前記第3および第4のNPNトラン
    ジスタのベースに接続されるとともに、コレクタが接地
    電位に接続されるPNPトランジスタと、 を備えることを特徴とする非線型増幅器。
JP26017391A 1991-10-08 1991-10-08 非線型増幅器 Expired - Lifetime JP2901397B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26017391A JP2901397B2 (ja) 1991-10-08 1991-10-08 非線型増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26017391A JP2901397B2 (ja) 1991-10-08 1991-10-08 非線型増幅器

Publications (2)

Publication Number Publication Date
JPH05102772A true JPH05102772A (ja) 1993-04-23
JP2901397B2 JP2901397B2 (ja) 1999-06-07

Family

ID=17344337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26017391A Expired - Lifetime JP2901397B2 (ja) 1991-10-08 1991-10-08 非線型増幅器

Country Status (1)

Country Link
JP (1) JP2901397B2 (ja)

Also Published As

Publication number Publication date
JP2901397B2 (ja) 1999-06-07

Similar Documents

Publication Publication Date Title
US4451800A (en) Input bias adjustment circuit for amplifier
JPH0682308B2 (ja) 電流源回路配置
GB2295288A (en) Wideband constant impedance amplifiers
JPH0225561B2 (ja)
US4251778A (en) Circuit with electrically controlled gain
JPS6154286B2 (ja)
US6339319B1 (en) Cascoded current mirror circuit
JP2901397B2 (ja) 非線型増幅器
JP2885552B2 (ja) 非線型増幅器
JP2897515B2 (ja) 電圧電流変換回路
JP3107590B2 (ja) 電流極性変換回路
JP3255226B2 (ja) 電圧制御増幅器
JPS6037484B2 (ja) 電流安定化回路
JPH03112214A (ja) 電圧比較回路
JPH0145766B2 (ja)
JP2623954B2 (ja) 利得可変増幅器
JP2614272B2 (ja) フィルター回路
JP2591853B2 (ja) クランプ回路
JP2865296B2 (ja) 利得制御装置
JPS58154911A (ja) 利得制御増幅器
JPS6167310A (ja) Agc増幅回路
JP2532900Y2 (ja) リミッタ回路
JP2703953B2 (ja) 電流増幅回路
JP2550241B2 (ja) フローティング電源回路
KR840001120B1 (ko) 증폭기

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990216